JP2017183398A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017183398A
JP2017183398A JP2016065743A JP2016065743A JP2017183398A JP 2017183398 A JP2017183398 A JP 2017183398A JP 2016065743 A JP2016065743 A JP 2016065743A JP 2016065743 A JP2016065743 A JP 2016065743A JP 2017183398 A JP2017183398 A JP 2017183398A
Authority
JP
Japan
Prior art keywords
magnetic substrate
semiconductor chip
substrate
semiconductor device
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016065743A
Other languages
English (en)
Inventor
悟 高久
Satoru Takaku
悟 高久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016065743A priority Critical patent/JP2017183398A/ja
Priority to US15/451,315 priority patent/US10109596B2/en
Publication of JP2017183398A publication Critical patent/JP2017183398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

【課題】半導体チップを容易に封止する半導体装置の製造方法を提供することである。【解決手段】実施形態の半導体装置の製造方法は、第１の面の端部に互いに対向する第１の側壁部及び第２の側壁部を有する第１の磁性体基板を基板上に設ける工程と、前記第１の側壁及び第２の側壁の間に前記第１の磁性体基板上に接着剤を介して半導体チップを設ける工程と、第２の面を有し、前記第２面上に樹脂が設けられた板状磁性体基板を前記第１の側壁及び前記第２の側壁上に接して設ける工程と、を有する。【選択図】図１

Description

本実施形態は、半導体装置及びその製造方法に関する。
半導体チップは、外部からの磁場の影響を受けることにより、動作時にノイズが生じてしまう。このため、外部磁場から半導体チップを保護する為に、２枚の高い透磁率を有する磁性体基板を用意し、半導体チップを囲むように配置している。
特開２００９−１８２１２４号公報
本発明が解決しようとする課題は、半導体チップを容易に封止する半導体装置の製造方法を提供することである。
上記課題を解決するために、実施形態の半導体装置の製造方法は、第１の面の端部に互いに対向する第１の側壁部及び第２の側壁部を有する第１の磁性体基板を基板上に設ける工程と、前記第１の側壁及び第２の側壁の間に前記第１の磁性体基板上に接着剤を介して半導体チップを設ける工程と、第２の面を有し、前記第２面上に樹脂が設けられた板状磁性体基板を前記第１の側壁及び前記第２の側壁上に接して設ける工程と、を有する。
第１の実施形態の半導体装置の製造方法の一部を示す平面図。 第１の実施形態の半導体装置を示す断面図 第１の実施形態の半導体装置を示す断面図。 第１の実施形態に係る半導体装置の製造工程のフローを示す図。 第１の実施形態に係る半導体装置の製造工程の一部を示す図。 第１の実施形態に係る半導体装置の製造工程の一部を示す図。 第１の実施形態に係る半導体装置の製造工程の一部を示す図。 第１の実施形態に係る半導体装置の製造工程の一部を示す図。 第１の実施形態に係る半導体装置の製造工程の一部を示す図。 第２の実施形態の半導体装置を示す平面図。 第２の実施形態に係る半導体装置の製造工程の一部を示す図。 第２の実施形態に係る半導体装置の製造工程の一部を示す図。 第２の実施形態に係る半導体装置の製造工程の一部を示す図。 第２の実施形態に係る半導体装置の製造工程の一部を示す図。 比較例の半導体装置を示す断面図。
（第１の実施形態）
図１及び図２を参照して第１の実施形態の半導体装置について説明する。図１は、第１の実施形態の半導体装置の製造方法の一部を示す平面図である。図１において、半導体チップ上に設けられた基板及び樹脂は、省略している。図２は、図１におけるＡ−Ａ’線における半導体装置の断面を示す断面図である。図３は、図１におけるＢ−Ｂ’線における半導体装置の断面を示す断面図である。ここで、Ａ−Ａ’線とＢ−Ｂ’線は例えば、互いに直行する方向である。また、本実施形態では、Ａ−Ａ’線の方向を長手方向し、Ｂ―Ｂ’線の方向を幅方向とする。
図１、図２及び図３に示すように、本実施形態の半導体装置１００は、基板１と、基板１上に接着フィルム２ａで固定されたＵ字型磁性体基板３と、Ｕ字型磁性体基板３上に設けられた半導体チップ４と、を有する。
基板１は、第１の方向を長手方向、第２の方向を幅方向とする長方形の形状を有する。セラミック、樹脂、表面が参加されたシリコン（（Ｓｉ）等の絶縁材を用いる。基板１の表面には、図示しない配線及びこの配線に接続されたコンタクト部が形成されている。各コンタクト部は、幅方向に所定のスペースを空けて形成されている。配線及びコンタクト部は、銅等の金属が用いて印刷、蒸着、その他の方法により形成されている。
Ｕ字型磁性体基板（下部シールド板）３は、矩形状の底部３ａを有し、底部３ａの端部に互いに対向する側壁部３ｂ及び３ｃを有する。側壁部３ｂ、３ｃ及び底部３aの厚みはほぼ一致しており、側壁部３ｂ及び３ｃの高さは同程度である。Ｕ字型磁性体基板としては、本実施形態において、磁性体合金をの板を折り曲げることによって、側壁部３ｂ及び３ｃを形成している。
Ｕ字型磁性体基板に用いる材料は、透磁率の高い材料であり、例えば、ＰＣパーマロイ（Ｎｉ−Ｍｏ，Ｃｕ−Ｆｅ）等の鉄を含む磁性合金を用いる。なお、本実施形態のいてＵ字型磁性体基板３の厚みは、５０μｍ〜１５０μｍ程度である。
半導体チップ４は、集積回路を含んでおり、本実施形態においては例えば複数のデータを磁気によって記憶する記憶デバイスが搭載されている。この記憶デバイスは、例えば、スピンの注入によってデータの書き込みを行い、トンネル磁気抵抗効果による抵抗の変化によって書き込まれたデータの判別を行うものでもよい。ただし、半導体チップとして異なる記憶デバイスを搭載することも可能であるし、記憶デバイス以外の構成を搭載することも可能である。半導体チップ４は長手方向及び幅方向とで、Ｕ字型磁性体基板３とほぼ同程度の幅かそれより狭い幅を有する。
半導体チップ４は接着フィルム２ｂを介してＵ字型磁性体基板３上に固定される。半導体チップ４は、Ｕ字型磁性体基板３の底部３ａと比較して長手方向及び幅方向に同等の長さかそれよりも短いものとする。半導体チップ４の上面には、複数のワイヤボンディング６が設けられ、ワイヤボンディング６の一端は半導体チップ４と接続している。ワイヤボンディング６の他端は、基板１のコンタクト部と接続している。このため、半導体チップ４は基板１と電気的に接続している。複数のボンディングワイヤ６は、例えば、幅方向に並んで設けられる。
板状磁性体基板８は、Ｕ字型磁性体基板３上に設けられ、側壁部３ｂ及び３ｃと接している。板状磁性体基板８の材料は、例えば、Ｕ字型磁性体基板と同様の材料である。このため、板状磁性体基板８の長手方向及び幅方向における幅及び厚みは、Ｕ字型磁性体基板３と同程度である。
板状磁性体基板（上部シールド板）８は、半導体チップ４の上面を覆っている。一方、Ｕ字型磁性体基板３は半導体チップ４の側面と下面を覆っている。また半導体チップ４は板状磁性体基板８とＵ字型磁性体基板の幅と同程度かそれよりも小さい。このため、板状磁性体基板８及びＵ字型磁性体基板３は、半導体チップ４の主要部分を好適に外部磁場から保護する。
封止膜は７ａは、Ｕ字型磁性体基板３及び板状磁性体基板８の間の領域を封止する。また、封止膜７ｂは、Ｕ字型磁性体基板３の外側の領域であって、基板１と板状磁性体基板８の間の領域を封止する。これにより、半導体チップ４及びボンディングワイヤ６を固定し、保護することができる。
[第１の実施形態に係る半導体装置の製造方法]
次に本実施形態の半導体装置の製造方法について説明する。図４は本実施形態の半導体装置の製造方法示すフローである。図５〜図９は、本実施形態の半導体装置の製造工程の一部を示す断面図である。
本実施形態に係る半導体装置の製造方法においては、先ず図５に示す通り、図基板１上にコンタクト部を形成し、基板１上にＵ字型磁性体基板３を設ける。Ｕ字型磁性体基板３は、接着フィルム２ａで基板１に固定される。
図６に示すように、半導体チップ４をＵ字型磁性体基板４上に設ける。半導体チップ４は、接着フィルム２ｂでＵ字型磁性体基板４に固定される。
図７に示すように、板状磁性体基板７上に封止膜７を設ける。板状磁性体基板７の長手方向および幅方向の辺の長さは、Ｕ字型磁性体基板３の底部３ａの辺よりも長いものとする。Ｕ字型磁性体基板３は、後述する封止膜７の接着材に接着されている。
封止膜７は、例えば、熱硬化性樹脂としてエポキシ樹脂、熱可塑性樹脂としてはアクリル樹脂、フィラーとしてSiO2を含む。封止膜７は、例えば、エポキシ樹脂を３０重量％、アクリル樹脂を２０重量％、フィラーは５０重量％含む。
本実施形態において、封止膜７の厚さの分布は板状磁性体基板上において概一定あるが、分布を有していても良い。この場合、封止膜７は、少なくとも、底部３ａに対応する領域よりも広い領域で、側壁部３ｂ及び３ｃの高さよりも厚い必要がある。これにより、半導体チップ４を封止することができる。ここで、側壁部３ｂ及び３ｃの高さとは、接着フィルム２ａに接するＵ字型磁性体基板３の底面からの高さをいう。
図８に示すように、封止膜７を設けた板状磁性体基板８を、Ｕ字状磁性体基板３の上方に用意し、その後、半導体チップ４を封止するように板状磁性体基板８を側壁部３ｂ及び３ｃに接触させる。つまり、磁性体基板８は側壁部３ｂ及び３ｃ上に接して搭載する。これにより、板状磁性体基板８を接触後、板状磁性体基板８の外側に封止膜７のはみ出し部７ｃが生じる。
図９に示すように、封止膜を硬化させた後、はみ出し部７ｃ、板状磁性体基板３及び基板１をダイシングし、半導体装置１００を個片化する。
ここで、比較例について説明する。
図１５は、比較例に係る半導体装置の製造方法の一部を示す断面図である。図１５にしめすように、比較例に係る半導体装置の製造方法は、半導体チップの厚さよりも高さが低い側壁部２３ｂ、ｃを有するＵ字型磁性体基板２３を設け、Ｕ字型磁性体基板２３上に半導体チップ４を設ける。次に、側壁部２３ｂ、ｃの上部に磁性体粒子２４を含む樹脂を塗布し、樹脂の上に、板状磁性体基板を設け、その後樹脂を硬化させる。板状磁性体基板を設ける工程後、半導体チップとＵ字型基板の側壁部２３ｂ、ｃの間から封止樹脂を塗布するが、ボンディングワイヤーがあることにより封止樹脂を十分に満たすことができず、ボイド１１が発生することがある。ボイド１１が発生することにより、半導体チップ４と基板との接合の信頼性を低下させる原因になる。
本実施形態に係る半導体装置の製造方法によれば、Ｕ字型磁性体基板３を設け、Ｕ字型磁性体基板３上に半導体チップ４を設け、Ｕ字型磁性体基板３及び半導体チップ４の上から、Ｕ字型基板３の側壁部３ｂ及び３ｃの高さより厚い封止膜７が設けられた板状磁性体基板８を設けて半導体装置を形成する。
（１） このため、比較例のように、半導体装置内に半導体チップ４を設けた後、半導体チップ４と側壁部４ｂ、４ｃの間から封止膜７を塗布する工程を必要がなく、また容易に封止することができる。
（２） また、半導体チップ４とＵ字型磁性体基板３の側壁部の間に封止膜を塗布する必要がないので、ボイド１１を発生させることもない。
（３） さらに、比較例のように、半導体チップとＵ字型磁性体基板のの側面部の間に封止膜を塗布した後、基板に接続するボンディングワイヤを含んだ半導体装置全体を樹脂で封止する必要がないため、半導体装置全体を封止する樹脂の分だけ、デバイス全体の厚さを薄くすることができる。つまり半導体装置の小型化が可能となる。
（４） 本実施形態において、Ｕ字型磁性体基板３の側壁部３ｂ及び３ｃと板状磁性体基板８が直接接する構造を有するので、比較例のように、高磁性体を含む接着材によりＵ字型磁性体基板と板状磁性体基板を固定する工程を必要としない。また、比較例と比較して、より安定にＵ字型磁性体基板と板状磁性体基板とを接続することができる。これにより、半導体チップ４を保護する磁性シールド効果を高めることができる。
なお、本実施形態では、Ｕ字型磁性体基板３及び板状磁性体基板８は、鉄を含む磁性合金を用いるがこれに限らない。例えば、ニッケル又はコバルトを含む磁性合金であってもよい。
（第２の実施形態）
次に第２の実施形態の半導体装置の製造方法について説明する。実施形態１において、１の半導体チップを封止して個別に半導体装置を作製する方法を示したが、本実施形態において、複数の半導体チップを同時に封止して、複数の半導体装置を作製する方法について示す。
図１０は、第２の実施形態の半導体装置の製造方法の一部を示す平面図である。図１０において、半導体チップ４上に設けられた板状磁性体基板及び封止膜は、省略している。図１１〜図１４は第２の実施形態の半導体装置の製造方法の一部を示す断面図である。図に示すように、基板上に第２の磁性体基板が設けられる。
まず、図１０及び図１１に示すように、基板１上に２つのＵ字型磁性体基板３を幅方向に並べて設ける。それぞれのＵ字型磁性体基板３は実施形態１と同様の方法で設けるものとする。次に、それぞれのＵ字型磁性体基板３上に半導体チップ４ｂ及び半導体チップ４ｃを設ける。半導体チップ４ｂ及び半導体チップ４ｃは、例えば、半導体チップ４ａと同様の構成を有するが、異なる構成を有していてもよい。また、半導体チップ３ｂ、４ｃを設ける方法は実施形態１と同様の方法を用いて行う。
次に、図１２に示すように、封止膜１７が設けられた第２の板状磁性体基板１８を用意する。第２の磁性体基板１８の幅方向における幅は、少なくとも、２つのＵ字型磁性体基板の幅方向における幅の和よりも広い。封止膜１７は、第１の実施形態の封止膜７と同様のものを用いる。
次に、図１３に示すように、封止膜１７により、複数の半導体チップ４及びボンディングワイヤ６等を封止する。複数の半導体チップ４及びボンディングワイヤ６等を封止する際、第２の磁性体基板１８をそれぞれの側壁部３ｂ及び３ｃに接触させて固定する。
次に、図１４に示すように、板状磁性体基板の端部及び、Ｕ字状磁性体基板ごとに個片化して半導体装置を作製する。
本実施形態の半導体装置の製造方法によれば、半導体チップ２枚分以上の幅を有する第２の板状磁性体基板１８に封止膜１７を設けた後、この第２の板状磁性体基板１８及び封止膜１７と用いて同時に複数の半導体チップを封止することにより、第１の実施形態の半導体製造方法と比較して、加工する工程が少なくすむ。つまり、半導体チップごとに板状磁性体基板を設ける工程やダイシングする回数が少なくすむ。
なお、本実施形態において、封止膜１７を用いて２つの半導体チップ４を封止したが、３以上の半導体チップを同時に封止してもよい。この場合において、例えば半導体チップ４及びＵ字型磁性体基板３の底部３ａの幅に対応した幅を有する第２の磁性体基板１８を用いる。
複数のＵ字型磁性体基板３においてそれぞれの底部３ａの幅が異なる場合は、それぞれのＵ字型磁性体基板３の底部３ａの幅の和以上の幅を有する第２の板状磁性体基板１８を用いるものとする。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲記載された発明とその均等の範囲に含まれる。
１ 基板
２ 接着フィルム
３ Ｕ字型磁性体基板（第１の磁性体基板、下部シールド板）
４ 半導体デバイス
６ ボンディングワイヤー
７ 封止膜（封止材）
８ 板状磁性体基板（第２の磁性体基板、上部シールド板）
１０ 半導体デバイス
１１ ボイド
２３ Ｕ字型磁性体基板
２４ 磁性体粒子
２５ ダイアタッチ材
１００、２００ 半導体装置

Claims (6)

  1. 第１の面の端部に互いに対向する第１の側壁部及び第２の側壁部を有する第１の磁性体基板を基板上に設ける工程と、
    前記第１の側壁及び第２の側壁の間に前記第１の磁性体基板上に接着剤を介して半導体チップを設ける工程と、
    第２の面を有し、前記第２面上に樹脂が設けられた板状磁性体基板を前記第１の側壁及び前記第２の側壁上に接して設ける工程と、
    を有する半導体装置の製造方法。
  2. 前記第２面上に設けられた樹脂の厚さは、前記第１の側壁部及び前記第２の側壁部の高さよりも厚い請求項１に記載の半導体装置の製造方法。
  3. 板状磁性体基板を設ける工程は、前記板状磁性体基板を前記第１の側壁及び前記第２の側壁上に接して搭載する工程と、前記搭載の後に前記樹脂を硬化する工程とを含み、
    前記樹脂を樹脂固めた後、半導体チップごとに個片化する工程と、
    を有する請求項１又は２に記載の半導体装置の製造方法。
  4. 前記半導体チップを設ける工程は、第１の半導体チップ及び第２の半導体チップを設ける工程であり、
    前記板状磁性体基板は、前記半導体チップの２以上の幅を有し、前記第１の半導体チップ及び前記第２の半導体チップ上に前記第１の板状磁性体基板を設けて前記第１の半導体チップ及び前記第２の半導体チップを封止する請求項１乃至３のいずれか1項に記載の半導体装置の製造方法。
  5. 基板と、
    前記基板の第１の面上に設けられ、端部に互いに対向する第１の側壁部及び第２の側壁部を有する第１の磁性体基板と、
    前記第１の磁性体基板上に接着剤を介して設けられた半導体チップと、
    前記第１の側壁部と、前記第２の側壁部とに直に接する第２の磁性体基板上と、
    前記半導体チップと前記基板とを接続するワイヤと、
    前記半導体チップと前記ワイヤを封止する封止材と、
    を有する半導体装置。
  6. 前記封止材は、基材フィルム、粘着剤及び接着材を含む請求項５に記載の半導体装置。
JP2016065743A 2016-03-29 2016-03-29 半導体装置及びその製造方法 Pending JP2017183398A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016065743A JP2017183398A (ja) 2016-03-29 2016-03-29 半導体装置及びその製造方法
US15/451,315 US10109596B2 (en) 2016-03-29 2017-03-06 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016065743A JP2017183398A (ja) 2016-03-29 2016-03-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017183398A true JP2017183398A (ja) 2017-10-05

Family

ID=59959797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016065743A Pending JP2017183398A (ja) 2016-03-29 2016-03-29 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10109596B2 (ja)
JP (1) JP2017183398A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
WO2020118031A1 (en) 2018-12-06 2020-06-11 Analog Devices, Inc. Integrated device packages with passive device assemblies
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015033396A1 (ja) * 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
WO2015033395A1 (ja) * 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
JP2015053450A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
JP4383768B2 (ja) 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP2005286212A (ja) 2004-03-30 2005-10-13 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ基板、表示装置及びｃａｄプログラム
JP2007042702A (ja) 2005-08-01 2007-02-15 Toshiba Corp 半導体装置
JP5435685B2 (ja) 2007-02-28 2014-03-05 ナミックス株式会社 封止用樹脂フィルム
JP2009182124A (ja) 2008-01-30 2009-08-13 Toshiba Corp プローブパッドおよびそれを用いた電子装置
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8952504B2 (en) * 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015033396A1 (ja) * 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
WO2015033395A1 (ja) * 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
JP2015053450A (ja) * 2013-09-09 2015-03-19 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20170287849A1 (en) 2017-10-05
US10109596B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
CN103715181B (zh) 半导体封装及其制造方法
US6906396B2 (en) Magnetic shield for integrated circuit packaging
JP2017183398A (ja) 半導体装置及びその製造方法
US20120193737A1 (en) Mram device and method of assembling same
CN105514054A (zh) 功率半导体装置
TW200929394A (en) Drop-mold conformable material as an encapsulation for an integrated circuit package system
US9365414B2 (en) Sensor package having stacked die
JP2011077108A (ja) 半導体装置
CN110021565B (zh) 具有芯片载体的至少部分暴露的内侧壁的包封式无引线封装
US20150069600A1 (en) Embedded Silver Nanomaterials into Die Backside to Enhance Package Performance and Reliability
TWI830269B (zh) 具有磁屏蔽層的裝置之製造方法
US8525336B2 (en) Semiconductor package and method of fabricating the same
JP6235598B2 (ja) 半導体装置及びその製造方法
US20100078796A1 (en) Semiconductor Device
JP2010050262A (ja) 半導体装置及びその製造方法
WO2014057765A1 (ja) 半導体装置及びその製造方法
US20170033058A1 (en) Structures and methods for semiconductor packaging
JP6189444B2 (ja) 半導体装置及びその製造方法
TWI452667B (zh) 具有空腔結構之半導體封裝元件及其封裝方法
JP2014187135A (ja) 半導体装置
WO2017216918A1 (ja) 半導体装置
JP6131875B2 (ja) 半導体パッケージ
JP2005217221A (ja) 半導体パッケージ及びその製造方法
JP2013069720A (ja) 半導体装置及びその製造方法
JP2011211149A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20170821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180907

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20180907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190712