CN103715181B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN103715181B
CN103715181B CN201310466401.1A CN201310466401A CN103715181B CN 103715181 B CN103715181 B CN 103715181B CN 201310466401 A CN201310466401 A CN 201310466401A CN 103715181 B CN103715181 B CN 103715181B
Authority
CN
China
Prior art keywords
semiconductor chip
winding
magnetic
semiconductor
inducer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310466401.1A
Other languages
English (en)
Other versions
CN103715181A (zh
Inventor
C.阿伦斯
K.埃利安
A.格拉斯
R.霍夫曼
J.波尔
H.托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103715181A publication Critical patent/CN103715181A/zh
Application granted granted Critical
Publication of CN103715181B publication Critical patent/CN103715181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及半导体封装及其制造方法。一种半导体封装包括半导体芯片、施加到所述半导体芯片的电感器。所述电感器包括至少一个绕组。用磁性材料填充所述至少一个绕组内的空间。

Description

半导体封装及其制造方法
技术领域
本发明总体地涉及半导体封装，并且更具体地涉及具有集成电感器的半导体封装及其制造方法。
背景技术
半导体芯片密封在模制化合物中以保护芯片不受环境影响从而确保可靠性和性能。在许多应用（诸如例如RF（射频）器件）中，电感器耦合到芯片并嵌入封装中。这样的封装可能变得大、复杂和昂贵。然而，电子器件的制造商和消费者两者都期望便宜的、尺寸减小的以及又具有增加的器件功能的器件。
由于这些以及其它的原因，存在对本发明的需要。
附图说明
附图被包括以提供公开内容的各方面的进一步理解，并被合并到本说明书中以及构成本说明书的部分。附图图示了公开内容的各方面并且与描述一起用来解释各方面的原理。其它方面和示例以及各方面的许多预期的优点将被容易地认识到，因为通过参考后面的详细描述它们变得更好理解。
附图的元件不一定相对于彼此按比例绘制。相似的附图标记指定对应的类似部分。
图1A和1B，统称为图1，在横截面图（图1A）和顶视图（图1B）中图示了具有磁性元件的半导体封装的示例；
图2A-2K，统称为图2，示意性地图示了用于产生图1A、1B的半导体封装的方法的示例；
图3A-3B，统称为图3，在横截面图（图3A）中和在部分平面内横截面图（图3B）中图示了具有带有多个孔的半导体芯片的半导体封装的示例；
图4A-4I，统称为图4，示意性地图示了用于产生图3A、3B的半导体封装的方法的示例；
图5A-5C，统称为图5，分别地在部分平面内横截面图中图示了半导体封装的示例；以及
图6A-6B，统称为图6，分别地在部分平面内横截面图中图示了半导体封装的示例。
具体实施方式
现在参考附图描述各方面和示例，其中通篇一般利用相似的附图标记指代相似的元件。在后面的描述中，为了解释的目的，阐述了许多特定的细节以提供公开内容的一个或多个方面的全面理解。然而，对于本领域技术人员来说可以显而易见的是，可以用更少程度的特定细节来实践公开内容的一个或多个方面。在其它实例中，已知的结构和元件被以示意的形式示出以便于描述公开内容的一个或多个方面。因此后面的描述不以限制的意义进行理解，并且范围由所附的权利要求限定。还应当注意的是，在图中各种层、片、腔或衬底的表示不一定按比例绘制。
在后面的详细描述中，对附图进行了参考，该附图形成该描述的部分，并且在附图中以图示的方式示出特定的示例。在这点上，参考所描述的（一个或多个）图的定向使用方向术语，诸如例如“上”、“下”、“顶”、“底”、“左边”、“右边”、“前侧”、“背侧”等。因为示例的部件能以多个不同的定向定位，所以方向术语用于图示的目的并且决不进行限制。应当理解的是，在不脱离如权利要求中限定的范围的情况下，可以利用其它的示例并且可以进行结构或逻辑的改变。
应当理解的是，在这里描述的各个示例的特征可以彼此组合，除非特别地另外注释。
如在本说明书中采用的，术语“耦合”和/或“电耦合”不意图表示元件必须直接地耦合在一起；在“耦合”或“电耦合”的元件之间可以提供介入元件。
下面进一步描述的半导体芯片可以是不同类型的，可以通过不同的技术制造并且可以包括例如集成电路、电光电路、机电电路（诸如例如MEMS（微机电系统））和/或无源电路。在这里描述的半导体芯片可以包括RF（射频）电路、控制电路、逻辑电路或微处理器。半导体芯片不需要由特定的半导体材料（例如Si、SiC、SiGe、GaAs）制造，并且此外可以包含不是半导体的无机和/或有机材料（诸如，例如分立无源材料、天线、绝缘体、塑料或金属）。
根据一个方面，提供了一种密封材料。密封材料可以至少部分地覆盖半导体芯片以形成密封体。密封材料可以基于聚合物材料，即可以包括由任何适当的硬质塑料、热塑性或热固性材料或层压料（预浸料）制成的基础材料（在后面也称为基质材料）。具体地说，可以使用基于环氧树脂的基质材料。基质材料可以包含填充材料（例如SiO2颗粒）以调整密封体的物理属性，诸如例如CTE（热膨胀系数）。密封材料可由非磁性材料组成。可替代地，密封材料可由磁性材料组成。具体地说，基质材料可以嵌入例如磁性颗粒的形式的磁性物质。磁性物质或颗粒可以由铁、镍和/或钼或者这些材料的混合物和/或合金制成。通过示例方式，在密封材料中可以包含铁、镍或钼粉末颗粒。颗粒可以涂覆有绝缘壳以避免短路。
在其沉积之后，密封材料可以通过热处理硬化。可以采用用于通过密封材料形成密封体的各种技术，例如压缩模制、传递模制、注射模制、粉末模制、液体模制、点胶或层压。
在沉积之后，密封材料可以被固化以形成固态密封体。电感器的至少一个绕组内的空间可以用磁性材料填充。根据应用，由磁性材料制成的绕组芯的相对磁导率（即磁性材料的磁导率与自由空间的磁导率之比）可以是高的（在60-150之间）、中等的（在20-60之间）和低的（在3-20之间）。电感器的电感可以多于一或数十μH。
根据一个示例，电感器集成在半导体芯片中。为这个目的，可以为半导体芯片的主表面提供用金属填充的绕组槽。
根据一个示例，电感器可以外部地附着到半导体芯片。为这个目的，表示线圈绕组的线可以被放置（例如沉积或线接合）在半导体芯片的主表面上。
在这些和其它示例中，电感器的绕组芯用可由嵌入磁性颗粒的基质材料组成的磁性材料填充。因此，磁性材料体的部分可以形成电感器的磁性绕组芯。进一步可能的是，磁性材料被设置在绕组外部，以便磁性元件和绕组内部和外部的磁性材料构成或形成磁性绕组芯的部分。
根据示例，在半导体芯片中形成一个中心孔，该中心孔包括绕组内的空间并且可以被形成为从半导体芯片的第一主面延伸到第二主面的通孔。还可能的是，至少一个另外的孔被形成在半导体芯片中，其也可以被形成为通孔。这个至少另外的孔也可以用磁性材料填充。在这种情况中，磁性材料也可以设置在孔外部，以便孔内部和外部的磁性材料构成或形成磁性绕组芯的部分。在这种情况中，先前设置的磁性元件将不是必要的。
磁性材料也可以设置在形成在半导体芯片中的一个或多个孔外部。在这些和其它示例中，电感器的绕组芯。
密封材料可以用于产生扇出（fan-out）型封装。在扇出型封装中，将半导体芯片连接到封装的外部接触焊盘的导线和/或外部接触焊盘中的至少一些横向地定位在半导体芯片的轮廓外部或者至少确实与半导体芯片的轮廓相交。因此，在扇出型封装中，半导体芯片的封装的外围外部部分通常地（附加地）用于将封装电接合到外部应用，诸如应用板等。包围半导体芯片的封装的该外部部分有效地扩大了封装关于半导体芯片覆盖区的接触面积，从而导致考虑到关于后续处理（例如第二级组装）的封装焊盘尺寸和间距的宽松约束。
具有导线（或导体轨迹或迹线）形状的一个或多个金属层可以被放置在半导体芯片和密封体之上。金属层可以例如用于产生电再分配结构。可以采用导线作为布线层以从半导体封装外部与半导体芯片进行电接触和/或与包含在半导体封装中的其它半导体芯片和/或部件进行电接触。导线可以将半导体芯片的接触焊盘耦合到外部接触焊盘。可以用任何期望的几何形状和任何期望的材料成分制造导线。任何期望的金属（例如铝、镍、钯、银、锡、金或铜）或金属合金可以用作材料。导线不需要是同质的或由仅一种材料制造，也就是说，包含在导线中的材料的各种成分和浓度是可能的。此外，导线可以布置在电绝缘层（诸如例如介电聚合物层）之上或之下或之间。
图1A以横截面示意性地图示了半导体封装100，并且图1B示出了半导体封装100的顶视图。图1A的横截面已沿图1B的虚线取得。半导体封装100包括半导体芯片10和被施加到半导体芯片10的电感器12，电感器12包括至少一个绕组14。至少一个绕组14内的空间16用磁性材料18填充。
更具体地，至少一个绕组14（在图1A中，通过示例方式，描绘了2个绕组）可以集成在半导体芯片10中。为了这个目的，一个或多个绕组槽可以在半导体芯片10的第一主面中生成。每一个绕组槽可以具有例如依赖于期望的电流负载和/或磁场强度和/或应用的任何期望的几何形状和尺度。通过示例方式，绕组槽的宽度可以是大约2μm、5μm、10μm或更多，并且绕组槽的深度可以例如是大约10μm、30μm、50μm或更多。可以获得例如10或更多的纵横比。绕组槽可以具有例如连续的、螺旋的延伸，并且因此绕组14可以具有例如连续的、螺旋的延伸。绕组14的平面图形状可以是圆形、多边形等。绕组14形成可用作电感（例如在RF器件中）、用作频率滤波器或用在任何其它适合应用中的线圈。此外，多个电感器12或线圈可以形成在半导体芯片10中或连接到半导体芯片10。
绕组槽可以用任何导电材料（例如金属或导电聚合物材料）填充。在一个实施例中，通过示例方式，绕组槽可以用铜或铝填充。
应当注意的是，可以为半导体芯片10提供芯片接触焊盘10A和10B。这样的芯片接触焊盘通常耦合到形成在半导体芯片10中的集成电路（未图示）和/或耦合到电感器12的绕组14。不言自明，形成在半导体芯片10中的集成电路通过芯片内部布线也可以电耦合到电感器12的绕组14。
半导体芯片10可以包括孔（例如通孔），该孔包括至少一个绕组14内的用磁性材料18填充的空间。因此，该孔可以从半导体芯片10的第一主面延伸到相对的第二主面，并且其可以位于绕组14的中心。此外，该孔可以具有任何期望的横截面形状，比如例如正方形或方形或圆形形状。
半导体封装100可以进一步包括位于距半导体芯片10一定距离处的至少一个磁性元件20。在半导体封装100的示例中，如图1A中所示，半导体封装100包括两个磁性元件20，每一个位于距半导体芯片10一定距离处以便磁性元件20以彼此相对的关系定位，其中半导体芯片10处于它们之间。磁性元件20可以以如下这样的方式定位：它们中的每一个与填充在至少一个绕组14内的空间16中的磁性材料18相结合构成磁性绕组芯的部分。磁性元件20可以由软磁材料（比如例如包括Fe、Ni、FeNi、FeSiB、Co、CoFe或铁氧体材料的软磁材料）组成。
半导体封装100可以进一步包括由密封材料形成的密封体30，该密封材料覆盖半导体芯片10的侧面。如在图1A、1B的半导体封装100的示例中示出的，密封体30可以以如下这样的方式布置：其仅覆盖半导体芯片10的侧面而不覆盖第一和第二主面。密封体30的密封材料可以由非磁性材料组成。
填充到至少一个绕组14内的空间中的磁性材料18可以包括软磁材料。具体地说，其可以包括嵌入磁性颗粒（比如软磁颗粒）的聚合物材料。聚合物材料可以被填充有铁氧体颗粒，比如Zn铁氧体颗粒。磁性颗粒可以具有微观尺寸或纳米观尺寸。
填充到至少一个绕组14内的空间16中的磁性材料18还可以以如下这样的方式延伸在半导体芯片10的第一和第二主面中的一个或两个之上：其部分地或完全地覆盖第一和第二主面中的一个或两个。在半导体封装100的示例中，如图1A中示出的并且如在图2A至2K中将清楚的，磁性材料18完全地覆盖半导体芯片10的第一主面和半导体芯片10的第二主面。此外，其在如图1A中示出的示例中完全地延伸在半导体封装100的下表面之上。
半导体封装100可以进一步包括具有至少一个结构化金属层41和一个聚合物层42的电再分配结构40，其中再分配结构40延伸在半导体芯片10的第一主面之上。电再分配结构40可以被布置为将每一个接触焊盘10A和10B与施加到再分配结构40的上表面上的焊球70电连接。如在图1B中示出的，作为示例，四个焊球70布置在再分配结构40的上表面上。
如在图1A的半导体封装100的示例中可以看到的，电再分配结构40可以以如下这样的方式布置：在半导体芯片10的第一主面之上延伸的磁性材料18与聚合物层42共面地布置，或者换句话说，磁性材料18和聚合物层42的上表面彼此共面并且磁性材料18和聚合物层42的下表面与半导体芯片10的第一主面共面。磁性材料18和磁性元件20可以一起形成如由具有箭头的两个虚线指示的磁性绕组芯。磁场线可以仅延伸通过磁性材料18和磁性元件20。
图2A-2K示意性地图示了用于制造如图1A、1B中示出的半导体封装100的方法。首先，在由半导体材料制成的晶片上制造多个半导体芯片10（诸如图2A中示出的半导体芯片）。半导体晶片可以包括其中可以嵌入集成电路的块状硅。每一个半导体芯片10的芯片接触焊盘10A和10B位于半导体晶片的第一主面上。可以经由芯片接触焊盘10A和10B电访问集成电路。芯片接触焊盘10A和10B可以由金属（例如铝或铜）制成，并且可以具有任何期望的形状和尺寸。通常，根据集成电路，为每个功能芯片区提供多个芯片接触焊盘10A和10B。在所谓的前端晶片处理期间在晶片级上形成集成电路以及芯片接触焊盘10A和10B。
可以在晶片级上在每个功能芯片区中形成绕组槽和孔15。绕组槽和孔15的产生可以以许多不同的方式实现，该不同的方式除其它之外还可以依赖于晶片的材料。例如，RIE（反应铁蚀刻）或电化学蚀刻可以用于产生绕组槽和孔15。代替电化学蚀刻或RIE蚀刻，可以采用用于产生槽和孔15的其它孔或槽形成技术。原理上，在微观力学中已知的所有形成方法（诸如例如钻孔、激光钻孔、超声钻孔或喷砂）都可以用于这个目的。
通过示例方式，晶片可以具有25-2000μm范围内的厚度，并且可选地，50-250μm范围内的厚度。孔15可以具有2-200μm范围内的直径，并且可选地，该直径具有30-100μm的范围，例如大约50μm。孔长度与孔直径之比（纵横比）可以处于2-1000的范围内，并且可选地，在例如5、10或甚至100之上的相对大的纵横比可以是可用的。应当注意的是，孔15可以是盲孔或通孔。通常，孔15确实至少在绕组槽内的空间中延伸。孔15的深度可以例如等于或大于绕组槽的深度。
导电材料被引入到绕组槽中以形成电感器12的绕组14（图1A）。在一个实施例中，可以通过流电（galvanic）电镀来引入导电材料，其中种子层可以沉积在布线槽中并且另外的层可以以流电方式沉积到种子层上。该另外的层可以由例如铜制成并且可以具有完全填充布线槽的厚度。作为流电电镀工艺的替代方案，可以使用无电电镀工艺，诸如无电镍-钯电镀。在本领域中无电电镀还被称为化学镀。此外，可以采用其它沉积方法（诸如物理汽相沉积（PVD）、化学汽相沉积（CVD）、溅射或印刷）以用导电材料来填充绕组槽。
然后，通过切割晶片并且由此获得多个半导体芯片10，可以将半导体晶片的功能芯片区单颗化成半导体芯片10。
为了封装半导体芯片10，如在图2A中图示的，可以提供（临时的）载体50。载体50可以是由刚性材料（例如金属、金属合金、硅、玻璃或塑料）制成的板。载体50可以具有至少一个平坦表面，并且胶带（未示出）（例如双面粘胶带）可以层压到载体50的该表面上。要制造的半导体器件的部件可以放置在这个胶带上。载体50的形状不限制为任何几何形状，例如载体50可以是圆形或正方形的。载体50可以具有任何适当的尺寸。因此，在载体50的基础上形成的模制体（通常被称为“模制再配置晶片”）可以例如是圆盘形的，具有例如200或300mm的直径，或者可以具有带有相同或其它横向尺度的任何其它形状（诸如多边形）。
半导体芯片10放置在载体50上，如图2A中示出的，其中示出了仅一个半导体芯片10。半导体芯片10可以固定在胶带上。可替代地，胶合材料或任何其它粘性材料或机械紧固装置（诸如夹紧器件或真空发生器）可以与载体50相关联并且用于固定半导体芯片10。半导体芯片10可以布置在载体50上的阵列中，其中邻近的半导体芯片10之间的间隔可以根据要制造的半导体封装的期望的覆盖区面积而确定。邻近的半导体芯片10之间的间隔可以例如在0.25mm和10mm之间的范围中。应当注意的是，遍及图2A-2K，仅图示了载体50和模制体的部分片段，也即是说在实践中，通常在载体50上放置远多于两个半导体芯片10（例如数十或多于百个的半导体芯片）。
因为半导体芯片10已在晶片接合中，所以它们以更大间隔再定位在载体50上。半导体芯片10可能已在相同的半导体晶片上制造，但是可替代地，可能已在不同的半导体晶片上制造。此外，半导体芯片10可以是物理上相同的，但也可以包含不同的集成电路和/或表示其它的部件。半导体芯片10可以布置在载体50之上，其中它们的包含芯片接触焊盘10A和10B的第一主面面向载体50。在这种情况中，第一主面以及芯片接触焊盘10A和10B可以与胶带或载体50直接接触。借助于拾取和放置（pick-and-place）机，可以将半导体芯片10放置到载体50上。
在将半导体芯片10附着到载体50上后，可以将磁性元件20放置到载体50上。磁性元件20可由软磁元件组成，软磁元件可以由Fe、Ni、FeNi、FeSiB、Co、CoFe或铁氧体材料制成。磁性元件20可以以彼此相对的关系放置在半导体芯片10的两个相对的横向侧上，并且放置得距半导体芯片10的相应侧面一定横向距离。
在将半导体芯片10和磁性元件20附着到载体50上后，如图2B中图示的，用形成模制体30的密封材料密封半导体芯片10和磁性元件20。密封材料可以部分地或完全地覆盖半导体芯片10的上主面并且还覆盖半导体芯片10的侧面，并且密封材料可以在所有侧上完全地覆盖磁性元件20。半导体芯片10之间的间隙也可以用密封材料填充。密封材料可以由传统的密封材料（比如例如环氧树脂材料）组成。例如，密封材料可以是硬质塑料或热固性模制材料。具体地说，密封材料可以由非磁性材料组成。
在固化之后，密封材料为半导体芯片10的阵列提供了稳定性。可以采用用于利用密封材料覆盖半导体芯片10的各种技术。例如，可以通过压缩模制、注射模制、粒化模制、粉末模制或液体模制来施加密封材料。
如在图2A和2B中示出的，可以选择半导体芯片10、孔15和磁性元件20的垂直尺寸，使得半导体芯片10的垂直尺寸大于磁性元件20的垂直尺寸并且孔15的垂直尺寸对应于磁性元件20的垂直尺寸。这在图2C中示出的下一个步骤中允许从上面部分地背向研磨（grindback）模制体30和半导体芯片10并且由此打开孔15。背向研磨向下执行到磁性元件20的上表面。可以以不同的方式进行研磨工艺，其中之一可以是机械抛光或化学-机械抛光（CMP）。
在下一个步骤中，如在图2D中示出的，磁性材料60覆盖在半导体芯片10的第二主面上并覆盖在模制体30上，并且填充到孔15中。用磁性材料60覆盖模制体30的整个背侧（特别地，整个再配置晶片）可以是可能的。可替代地，模制体30的意图制造到诸如在图1A中示出的半导体封装100的仅仅那些部分可以用磁性材料60覆盖。可以通过例如印刷、模板印刷、丝网印刷、喷墨印刷或其它适合的印刷技术施加磁性材料60。
此后，如在图2E中示出的，可以去除载体50并且可以倒置模制体30以在下一个步骤中制造电再分配结构40。
图2F和2G示出了在生成电再分配结构40的第一步骤之后模制体30的横截面表示（图2F）和模制体30的顶视图（图2G）。第一介电层42.1沉积到模制再配置晶片的全部表面上，随后在定位接触焊盘10A和10B的区域中打开第一介电层42.1并且然后用金属材料填充打开的部分，并且生成在金属化开口处开始并在模制体的边缘位置处结束的电迹线41。第一介电层42.1可以由聚合物（诸如聚酰亚胺）制造，并且它可以从气相沉积。第一介电层42.1中的开口可以例如通过使用光刻方法和/或蚀刻方法而产生。金属材料可以通过流电沉积而沉积到开口中，并且金属迹线41也可以通过流电沉积而制造。
图2H和2I示出了在制造电再分配结构40的第二步骤之后的结果。图2H示出了沿图2I的线H-H的横截面图。在第二步骤中，第二介电层42.2沉积到模制体的全部表面上。第二介电层42.2可以以与第一介电层42.1相同的方式制造。在沉积第二介电层42.2之后，在电迹线42.2的末端部分之上形成开口并且随后用金属材料填充开口。更进一步，大的正方形开口形成在第二介电层42.2和下面的第一介电层42.1中，其中在图2I中示出的顶视图中可以看到开口，并且开口以如下这样的方式生成：它暴露孔15和磁性元件20的上表面。
在下一个步骤中，如在图2J和2K中示出的，磁性材料60填充到大开口中以便生成磁性绕组芯。图2J示出了沿图2K的线J-J的横截面图。磁性材料60可以由用软磁颗粒填充的聚合物组成。在最终的步骤中，焊球70沉积到金属化开口上，从而导致如在图1A中已经示出的半导体封装。
图3A和3B在横截面图（图3A）中和在电感器的水平平面内的部分截面图（图3B）中示出了半导体封装的另一个示例。示出孔316.1和316.n的图3A的横截面图已沿图3B的线A-A取得。图3A和3B的半导体封装300类似于图1A、1B的半导体封装100，除了下面的区别。半导体封装300不包括以距半导体芯片的侧面一定横向距离设置的磁性元件20。取而代之，半导体封装300包括半导体芯片310，半导体芯片310包括多个孔316，其中该多个孔316包括一个中心孔316.1和非中心孔316.n。半导体封装300包括施加到半导体芯片310的电感器312，电感器312包括至少一个绕组314。中心孔316包括至少一个绕组314内的用磁性材料填充的空间。其它的非中心孔316.n也可以用磁性材料填充，由此生成如在图3A中由虚线指示的多个磁性绕组芯。半导体封装300还可以包括施加到半导体芯片310的第一主面上的密封体330和电再分配结构340以及施加到再分配结构340的暴露的金属化部分上的焊球370。
图4A-4I图示了用于制造半导体封装300的方法。因为制造工序类似于如上面结合图2A-2K概述的工序，所以在下面将仅概述区别。
在第一步骤中，产生多个半导体芯片310，其中每一个半导体芯片310包括接触焊盘310A和310B、包括至少一个绕组314的电感器312、以及多个槽316。如在图4A中示出的，多个半导体芯片310放置到载体350上。以这种方式提供再配置晶片。
在下一个步骤中，如图4B中示出的，半导体芯片310被密封材料覆盖以制造密封体330。密封材料可以再次由标准的非磁性密封材料组成。
在下一个步骤中，如图4C中示出的，从它的前表面部分地去除密封体330直到达到槽316，以便产生多个孔316，孔316包括中心孔316.1和多个非中心孔316.n。
在下一个步骤中，如图4D中示出的，由磁性材料360以如下这样的方式覆盖密封体330的前表面：孔316被填充有磁性材料360并且磁性材料360的层沉积到半导体芯片310和密封体330的前表面上。磁性材料360可以由嵌入磁性颗粒的聚合物材料组成。
在下一个步骤中，如图4E中示出的，去除载体350并且倒置密封体330。
在下一个步骤中，如图4F和4G中示出的，产生电再分配结构。这可以通过首先沉积第一介电层341.1并且在其中形成位于接触焊盘310A和310B之上的开口来进行。此后，可以用金属材料填充开口。此后，可以制造在第一介电层341.1上从金属化开口延伸到边缘部分的电迹线342。此后，可以将第二介电层341.2沉积到第一介电层341.1上，并且此后，可以在第二介电层341.2中在金属迹线342的末端部分之上形成开口。此后，可以去除孔316之上的介电层的中心部分。
在下一个步骤中，如图4H和4I中示出的，磁性材料460可以填充到介电层的空部分中，并且焊球370可以施加到再分配结构340的暴露的金属化部分上。
在图5A-C中图示了半导体封装的不同示例，每一个示出了在电感器的水平平面中的部分截面图。示例示出了用磁性材料填充的孔的不同布置。图5A示出了包括电感器312和一个中心孔316.1和第二孔316.2的第一示例，中心孔316.1包括电感器312内的空间，第二孔316.2横向地处于电感器旁边。图5B示出了电感器312、电感器312内的中心孔316.1和布置在正方形的角落上的四个非中心孔316.n。图5C示出了电感器312、中心孔316.1和在电感器312周围圆周布置的八个孔316.n。
图6A和6B示出了变压器的不同示例，每一个示出了在比如图3B、图4FG、和图5A-C的变压器的水平平面中的部分截面图。在图6A中示出的变压器400包括集成在半导体芯片410中的第一细长电感器412，其中电感器绕组414围绕用磁性材料填充的6个空间416。在相同的水平平面内，四个电感器422沿细长电感器412的长边布置。每一个电感器422由绕组424组成，其中绕组424围绕用磁性材料填充的一个空间426。在电感器412和422布置于其中的平面之上和之下，提供了与设置在孔416和426中的磁性材料邻接以便由此形成磁性绕组芯的磁性材料（未示出）。
如在图6B中描绘的变压器500与变压器400的不同仅在于：变压器400的孔416组合成用磁性材料填充的一个细长孔436。
虽然已关于一个或多个实施方式图示并描述了本发明，但在不脱离所附权利要求书的精神和范围的情况下，可以对图示的示例进行更改和/或修改。尤其针对由上面描述的部件或结构（组件、器件、电路、系统等）执行的各种功能，除非另外指示，用于描述这样的部件的术语（包括对“装置”的引用）意图对应于执行所描述部件的指定功能的任何部件或结构（例如其在功能上等效），即使在结构上与执行在这里图示的本发明示例性实施方式中的功能的所公开结构不等效。

Claims (20)

1.一种半导体封装，包括：
半导体芯片；
施加到所述半导体芯片的电感器，所述电感器包括至少一个绕组；以及
磁性材料，其中用所述磁性材料填充所述至少一个绕组内的空间,
位于距所述半导体芯片一定距离处的至少一个磁性元件，以便所述磁性材料和所述磁性元件构成磁性绕组芯的一部分，以及
由非磁性密封材料形成的密封体，所述非磁性密封材料覆盖所述半导体芯片的侧面。
2.根据权利要求1的半导体封装，其中所述空间包括所述半导体芯片中的孔。
3.根据权利要求1的半导体封装，其中所述半导体芯片包括多个孔，所述多个孔包括一个中心孔和多个非中心孔，其中所述中心孔包括所述至少一个绕组内的用磁性材料填充的空间。
4.根据权利要求3的半导体封装，其中所述多个孔中的每个孔用磁性材料填充。
5.根据权利要求3的半导体封装，其中所述非中心孔的至少部分关于所述中心孔对称地定位。
6.根据权利要求1的半导体封装，其中所述磁性材料包括被嵌入有磁性颗粒的聚合物材料。
7.根据权利要求1的半导体封装，其中所述磁性元件包括软磁材料。
8.根据权利要求1的半导体封装，进一步包括两个磁性元件，所述两个磁性元件以彼此相对的关系位于距所述半导体芯片一定距离处。
9.根据权利要求1的半导体封装，其中磁性材料也设置在所述至少一个绕组外部，以便所述绕组内的磁性材料和所述绕组外部的材料形成所述磁性绕组芯的至少一部分。
10.根据权利要求1的半导体封装，进一步包括电再分配结构，所述电再分配结构具有至少一个结构化金属层和一个聚合物层，所述再分配结构延伸在所述半导体芯片的主表面之上。
11.根据权利要求1的半导体封装，其中所述半导体芯片包括提供在主半导体芯片表面中的绕组槽，所述绕组槽用金属材料填充以形成所述至少一个绕组。
12.根据权利要求1的半导体封装，其中所述半导体封装包括变压器，所述变压器包括所述电感器和第二电感器，所述第二电感器包括第二绕组，其中所述第二绕组内的空间用所述磁性材料填充，并且其中所述电感器和所述第二电感器的磁性材料构成所述磁性绕组芯的一部分。
13.一种用于制造半导体封装的方法，所述方法包括：
提供半导体芯片，所述半导体芯片包括电感器，所述电感器具有至少一个绕组；
将磁性材料填充到所述至少一个绕组内的空间中；
在距所述半导体芯片一定距离处布置至少一个磁性元件以便所述磁性材料和所述磁性元件构成磁性绕组芯的一部分；和
由非磁性密封材料形成密封体，所述非磁性密封材料覆盖所述半导体芯片的侧面。
14.根据权利要求13的方法，其中所述半导体芯片包括多个孔，所述多个孔包括一个中心孔和至少一个非中心孔，所述方法进一步包括将所述磁性材料填充到所述中心孔和所述至少一个非中心孔中。
15.根据权利要求13的方法，进一步包括：
将多个半导体芯片施加到载体，每个半导体芯片包括电感器；
将所述非磁性密封材料沉积到所述多个半导体芯片上以形成所述密封体；以及
将所述密封体单颗化在至少两个半导体封装中。
16.根据权利要求13的方法，进一步包括：
提供包括多个功能芯片区的半导体晶片；
将具有至少一个绕组的电感器施加到每个功能芯片区；
将至少两个孔生成到每个功能芯片区中，所述孔中的一个包括所述绕组内的要用所述磁性材料填充的空间；以及
将晶片分离成半导体芯片。
17.一种半导体封装，包括：
半导体芯片；
集成在所述半导体芯片中的电感器，所述电感器包括至少一个绕组；
磁性材料，其中所述半导体芯片包括延伸通过所述绕组的孔，所述孔用所述磁性材料填充；
位于距所述半导体芯片一定距离处的至少一个磁性元件，以便所述磁性材料和所述磁性元件构成磁性绕组芯的一部分；以及
由非磁性密封材料形成的密封体，所述非磁性密封材料覆盖所述半导体芯片的侧面。
18.根据权利要求17的半导体封装，其中所述孔是从所述半导体芯片的第一主面延伸到所述半导体芯片的相对的第二主面的多个通孔中的一个。
19.根据权利要求17的半导体封装，进一步包括两个磁性元件，所述两个磁性元件位于距所述半导体芯片一定距离处并且以彼此相对的关系定位，以便所述磁性材料和所述磁性元件构成磁性绕组芯的部分。
20.根据权利要求17的半导体封装，其中所述磁性材料包括被嵌入有磁性颗粒的聚合物材料。
CN201310466401.1A 2012-10-09 2013-10-09 半导体封装及其制造方法 Active CN103715181B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/647740 2012-10-09
US13/647,740 2012-10-09
US13/647,740 US8952489B2 (en) 2012-10-09 2012-10-09 Semiconductor package and method for fabricating the same

Publications (2)

Publication Number Publication Date
CN103715181A CN103715181A (zh) 2014-04-09
CN103715181B true CN103715181B (zh) 2017-01-18

Family

ID=50337133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310466401.1A Active CN103715181B (zh) 2012-10-09 2013-10-09 半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US8952489B2 (zh)
CN (1) CN103715181B (zh)
DE (1) DE102013111157B4 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9870929B2 (en) * 2015-10-14 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Package structure, fan-out package structure and method of the same
DE102016114883B4 (de) 2015-11-04 2023-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer-Basierte Halbleiterstruktur mit Hohlraum
US9711443B2 (en) * 2015-11-14 2017-07-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
TW202404049A (zh) 2016-12-14 2024-01-16 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列(fpga)積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
CN116631989A (zh) 2019-06-14 2023-08-22 华为数字能源技术有限公司 一种封装模块及金属板
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167541A (ja) * 1997-08-26 1999-03-09 Toshiba Corp インダクタ装置
US6191468B1 (en) * 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
JP3851320B2 (ja) * 2004-03-25 2006-11-29 Ｔｄｋ株式会社 回路装置及びその製造方法
WO2006074477A2 (en) * 2005-01-10 2006-07-13 Ixys Corporation Integrated packaged device having magnetic components
US8120173B2 (en) * 2005-05-03 2012-02-21 Lockheed Martin Corporation Thin embedded active IC circuit integration techniques for flexible and rigid circuits
US7994608B2 (en) * 2005-08-24 2011-08-09 Infineon Technologies Ag Magnetically alignable integrated circuit device
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
JP2009260141A (ja) * 2008-04-18 2009-11-05 Panasonic Corp インダクタ素子を備えた半導体装置
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US20100230784A1 (en) * 2009-03-16 2010-09-16 Triune Ip Llc Semiconductor Packaging with Integrated Passive Componentry
US10107875B2 (en) * 2009-11-30 2018-10-23 Infineon Technologies Ag GMR sensor within molded magnetic material employing non-magnetic spacer
US8513771B2 (en) * 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8664745B2 (en) * 2010-07-20 2014-03-04 Triune Ip Llc Integrated inductor
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8470612B2 (en) * 2010-10-07 2013-06-25 Infineon Technologies Ag Integrated circuits with magnetic core inductors and methods of fabrications thereof
US8803283B2 (en) * 2012-09-27 2014-08-12 Intel Corporation Vertical meander inductor for small core voltage regulators

Also Published As

Publication number Publication date
US20140097514A1 (en) 2014-04-10
US8952489B2 (en) 2015-02-10
DE102013111157A1 (de) 2014-04-10
DE102013111157B4 (de) 2016-08-04
CN103715181A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
CN103715181B (zh) 半导体封装及其制造方法
CN106463496B (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
JP5405514B2 (ja) 狭体コイル・アイソレータ
US9461001B1 (en) Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US7361987B2 (en) Circuit device with at least partial packaging and method for forming
CN104051395B (zh) 芯片堆叠封装及其方法
CN103579205B (zh) 集成系统和制作该集成系统的方法
US20180063948A1 (en) Fan-out wafer level packages having preformed embedded ground plane connections
CN104701193B (zh) 具有片状重分布结构的电子组件
US6838776B2 (en) Circuit device with at least partial packaging and method for forming
CN209592023U (zh) 半导体器件
EP3483929B1 (en) Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
CN104347561A (zh) 具有无源器件的芯片封装
CN110010503A (zh) 形成半导体器件的方法以及半导体器件
US8513771B2 (en) Semiconductor package with integrated inductor
US10651898B2 (en) Vertical ferrite antenna including pre-fabricated connection members
CN102980917A (zh) 传感器装置及方法
CN107251206A (zh) 带有背侧传导板的无线电管芯封装
US9466413B2 (en) Die-to-die inductive communication devices and methods
US9786838B2 (en) Packages for integrated circuits and methods of packaging integrated circuits
CN109390239A (zh) 半导体封装件的制造方法
TW201639426A (zh) 單積層式電流隔離器總成
CN104485316A (zh) 半导体器件及其制造方法
CN102376539B (zh) 用于制造电路的方法和电路
JP2017183398A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant