DE102016114883B4 - Polymer-Basierte Halbleiterstruktur mit Hohlraum - Google Patents

Polymer-Basierte Halbleiterstruktur mit Hohlraum Download PDF

Info

Publication number
DE102016114883B4
DE102016114883B4 DE102016114883.0A DE102016114883A DE102016114883B4 DE 102016114883 B4 DE102016114883 B4 DE 102016114883B4 DE 102016114883 A DE102016114883 A DE 102016114883A DE 102016114883 B4 DE102016114883 B4 DE 102016114883B4
Authority
DE
Germany
Prior art keywords
cavity
encapsulation material
component
dielectric layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016114883.0A
Other languages
English (en)
Other versions
DE102016114883A1 (de
Inventor
Hung-Yi Kuo
Chen-Hua Yu
Hao-Yi Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/144,262 external-priority patent/US9953892B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016114883A1 publication Critical patent/DE102016114883A1/de
Application granted granted Critical
Publication of DE102016114883B4 publication Critical patent/DE102016114883B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Struktur, die Folgendes aufweist:einen Bauelement-Die (38);ein Verkapselungsmaterial (52), in dem der Bauelement-Die (38) verkapselt ist, wobei das Verkapselungsmaterial (52) eine Formmasse aufweist;einen Hohlraum (70) in dem Verkapselungsmaterial (52), wobei der Hohlraum das Verkapselungsmaterial (52) neben dem Bauelement-Die (38) durchdringt;eine leitfähige Spule (32), die das Verkapselungsmaterial (52) durchdringt, wobei die leitfähige Spule (32) den Hohlraum (70) umgibt und das Verkapselungsmaterial (52) Lücken zwischen benachbarten leitfähigen Strukturelementen der Spule (32) füllt; undeine Komponente (76), die in den Hohlraum eingebracht ist.

Description

  • HINTERGRUND
  • Im Zuge der Weiterentwicklung der Halbleitertechnologie werden Halbleiterchips/-Dies zunehmend kleiner. Gleichzeitig müssen mehr Funktionen in die Halbleiterchips integriert werden. Dementsprechend müssen bei den Halbleiterchips zunehmend größere Anzahlen von E/A-Kontaktinseln auf kleinere Flächen gepackt werden, und die Dichte der E/A-Kontaktinseln nimmt im Lauf der Zeit rasch zu. Infolgedessen wird das Verkapseln (Packaging) der Halbleiter-Dies immer schwieriger, wodurch die Produktionsausbeute des Packaging sinkt.
  • Herkömmliche Packaging-Techniken lassen sich in zwei Kategorien unterteilen. In der ersten Kategorie werden die Dies auf einem Wafer gekapselt, bevor sie zersägt werden. Diese Verkapselungstechnik hat einige vorteilhafte Merkmale, wie zum Beispiel ein größerer Durchsatz und geringere Kosten. Des Weiteren wird weniger Unterfüllung oder Formmasse benötigt. Jedoch hat diese Verkapselungstechnik auch Nachteile. Da die Dies immer kleiner werden und die jeweiligen Packages nur Fan-in-Packages sein können, sind die E/A-Kontaktinseln jedes Dies auf eine Region direkt über der Oberfläche des jeweiligen Dies beschränkt. Durch die begrenzten Flächen der Dies ist aufgrund der Beschränkung des Mittenabstands der E/A-Kontaktinseln die Anzahl der E/A-Kontaktinseln begrenzt. Wenn der Mittenabstand der Kontaktinseln verkleinert werden soll, so können Lötregionen einander überbrücken, wodurch es zu einem Schaltkreisausfall kommt. Des Weiteren müssen Lotperlen wegen der Notwendigkeit einer festen Perlengröße eine bestimmte Größe aufweisen, was wiederum die Anzahl der Lotperlen begrenzt, die auf der Oberfläche eines Dies gepackt werden können.
  • In der anderen Verkapselungskategorie werden Dies von Wafern abgesägt, bevor sie gekapselt werden. Ein vorteilhaftes Merkmal dieser Verkapselungstechnik ist die Möglichkeit des Ausbildens von Fan-out-Packages, was bedeutet, dass die E/A-Kontaktinseln auf einem Die auf eine größere Fläche als die des Dies umverteilt werden können, so dass die Anzahl der E/A-Kontaktinseln, die auf die Oberflächen der Dies gepackt werden können, vergrößert werden kann. Ein weiteres vorteilhaftes Merkmal dieser Verkapselungstechnik ist, dass „Known-good-Dies“ gekapselt und defekte Dies aussortiert werden, so dass keine Mühen und Kosten auf defekte Dies vergeudet werden.
  • Die US 2008/237828 A1 beschreibt eine Package-Struktur, wobei ein Chip in einer Öffnung eines Substrats angeordnet ist.
  • Die US 2014/0035154 A1 beschreibt ein Chip-Package, wobei ein Verkapselungsmaterial einen Chip mindestens teilweise umgibt und Kontakte des Chips von einer Vorderseite des Chips durch das Verkapselungsmaterial zu einer Seite des Chip-Packages geleitet werden, die der Vorderseite des Chips gegenüber liegt.
  • Die US 2013/0207230 A1 beschreibt eine Halbleiterstruktur mit mehreren leitfähigen Spulen, die miteinander verbunden sind und übereinander in unterschiedlichen Metallisierungsschichten angeordnet sind.
  • Die US 2015/0187710 A1 beschreibt ein Halbleiterbauelement mit verstärkten Umverteilungsschichten.
  • Die DE102008043517 A1 beschreibt ein Sensormodul mit einem Sensorelement, einem Gehäuse und einem Substrat, wobei das Sensorelement auf dem Substrat angeordnet ist und das Sensorelement zumindest teilweise in das Gehäuse eingebettet ist.
  • Die WO 2015/137936 A1 beschreibt ein mikroelektronisches Package mit einem passiven mikroelektronischen Bauelement, das in einem Package-Körper angeordnet ist. Das passive mikroelektronische Bauelement ist beispielsweise eine Induktivität.
  • Die DE 10 2013 111 157 A1 beschreibt ein Halbleiter-Package mit einem Halbleiterchip und einem auf dem Halbleiterchip angeordneten Induktor. Der Induktor enthält mindestens eine Wicklung. Ein Raum innerhalb der mindestens einen Wicklung wird mit einem magnetischen Material gefüllt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
    • 1 bis 17 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Herstellung einiger Packages gemäß einigen Ausführungsformen.
    • 18 veranschaulicht eine Querschnittsansicht eines Package, das ein Ferrit-Material enthält, das in einen Hohlraum eingesetzt ist, gemäß einigen Ausführungsformen.
    • 19A und 19B veranschaulichen die Draufsichten einiger Packages gemäß einigen Ausführungsformen.
    • 20 veranschaulicht einen Prozessfluss zum Herstellen eines Package gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sein können, so dass die ersten und zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugszahlen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und sieht nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Bauelements im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Ein Package mit einem Hohlraum, der ein Verkapselungsmaterial des jeweiligen Package durchdringen kann, und das Verfahren zum Herstellen des Package werden gemäß verschiedenen beispielhaften Ausführungsformen bereitgestellt. Es werden die Zwischenstufen zum Ausbilden des Package veranschaulicht. Es werden einige Variationen einiger Ausführungsformen besprochen. In allen verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden die gleichen Bezugszahlen zum Bezeichnen gleicher Elemente verwendet.
  • Die 1 bis 17 veranschaulichen die Querschnittsansichten und Draufsichten von Zwischenstufen bei der Bildung einiger Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die in den 1 bis 17 gezeigten Schritte sind auch schematisch in dem Prozessfluss 200 veranschaulicht, der in 20 gezeigt ist.
  • 1 veranschaulicht einen Träger 20 und eine Trennschicht 22, die über dem Träger 20 ausgebildet ist. Der Träger 20 kann ein Glasträger, ein Keramikträger oder dergleichen sein. Der Träger 20 kann in der Draufsicht eine runde Form haben und kann eine Größe eines Siliziumwafers haben. Zum Beispiel kann der Träger 20 einen Durchmesser von 8 Inch, einen Durchmesser von 12 Inch oder dergleichen haben. Die Trennschicht 22 kann aus einem polymerbasierten Material (wie zum Beispiel einem Licht-zu-Wärme-Umwandlungs (LTHC)-Material) gebildet werden, das zusammen mit dem Träger 20 von den darüberliegenden Strukturen, die in anschließenden Schritten ausgebildet werden, entfernt werden kann. Gemäß einigen Ausführungsformen der vorliegenden Erfindung besteht die Trennschicht 22 aus epoxidharzbasiertem Wärmetrennmaterial. Gemäß einigen Ausführungsformen der vorliegenden Erfindung besteht die Trennschicht 22 aus Ultraviolett (UV)-Leim. Die Trennschicht 22 kann in flüssiger Form aufgebracht und ausgehärtet werden. Gemäß alternativen Ausführungsformen der vorliegenden Erfindung ist die Trennschicht 22 ein Laminatfilm und wird auf den Träger 20 laminiert. Die Oberseite der Trennschicht 22 wird nivelliert und besitzt einen hohen Grad an Koplanarität.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird eine dielektrische Schicht 24 über der Trennschicht 22 gebildet. Der jeweilige Schritt ist als Schritt 202 in dem in 20 gezeigten Prozessfluss gezeigt. In dem Endprodukt kann die dielektrische Schicht 24 als eine Passivierungsschicht verwendet werden, um die darüberliegenden metallischen Strukturelemente vor den negativen Auswirkungen von Feuchtigkeit und anderen schädlichen Substanzen zu isolieren. Die dielektrische Schicht 24 kann aus einem Polymer gebildet werden, das auch ein lichtempfindliches Material sein kann, wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 24 aus einem oder mehreren anorganischen Materialien gebildet, die ein Nitrid, wie zum Beispiel Siliziumnitrid, ein Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertes Phosphosilikatglas (BPSG) oder dergleichen sein können. Gemäß weiteren alternativen Ausführungsformen der vorliegenden Offenbarung wird keine Dielektrikumschicht 24 ausgebildet. Dementsprechend ist die dielektrische Schicht 24 mit Strichlinien gezeigt, um anzudeuten, dass sie ausgebildet werden kann, aber nicht muss.
  • 2 und 3 veranschaulichen das Ausbilden von leitfähigen Strukturelementen 32, die im Folgenden als Durchgangsleiter bezeichnet werden, da sie das Verkapselungsmaterial 52 (6) durchdringen, das in anschließenden Schritten aufgebracht wird. Wie in 2 zu sehen, wird eine Keimschicht 26 über der dielektrischen Schicht 24 zum Beispiel durch physikalisches Aufdampfen (Physical Vapor Depositon, PVD) oder Metallfolienlaminierung gebildet. Die Keimschicht 26 kann aus Kupfer, Aluminium, Titan oder Mehrfachschichten davon gebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die Keimschicht 26 eine (nicht gezeigte) Titanschicht und eine (nicht gezeigte) Kupferschicht über der Titanschicht. Gemäß alternativen Ausführungsformen enthält die Keimschicht 26 eine einzelne Kupferschicht.
  • Ein Photoresist 28 wird über der Keimschicht 26 aufgebracht und wird dann strukturiert. Der jeweilige Schritt ist ebenfalls als Schritt 202 in dem in 20 gezeigten Prozessfluss gezeigt. Infolge dessen werden Öffnungen 30 in dem Photoresist 28 ausgebildet, durch die einige Abschnitte der Keimschicht 26 frei liegen.
  • Wie in 2 gezeigt, werden Durchgangsleiter 32 in Öffnungen 30 durch Plattieren ausgebildet, bei dem es sich um Elektroplattieren oder chemisches Plattieren. Der jeweilige Schritt ist als Schritt 204 in dem in 20 gezeigten Prozessfluss gezeigt. Die Durchgangsleiter 32 werden auf die frei gelegten Abschnitte der Keimschicht 26 plattiert. Die Durchgangsleiter 32 können Kupfer, Aluminium, Wolfram, Nickel oder Legierungen davon enthalten. Zu den Formen der Durchgangsleiter 32 in der Draufsicht gehören - ohne darauf beschränkt zu sein - Spiralen, Ringe, Rechtecke, Quadrate, Kreise und dergleichen in Abhängigkeit von der vorgesehenen Funktion der Durchgangsleiter 32. Die Höhen der Durchgangsleiter 32 werden durch die Dicke des anschließend angeordneten Bauelement-Dies 38 (3) bestimmt, wobei die Höhen der Durchgangsleiter 32 gemäß verschiedenen Ausführungsformen mindestens so groß sind wie die Dicke des Bauelement-Dies 38.
  • Nach dem Plattieren der Durchgangsleiter 32 wird der Photoresist 28 entfernt, und die resultierende Struktur ist in 3 gezeigt. Die Abschnitte der Keimschicht 26 (2), die zuvor durch den Photoresist 28 bedeckt waren, liegen frei. Dann wird ein Ätzschritt ausgeführt, um die frei gelegten Abschnitte der Keimschicht 26 zu entfernen, wobei das Ätzen ein anisotropes oder ein isotropes Ätzen sein kann. Die Abschnitte der Keimschicht 26, die von Durchgangsleitern 32 überlappt werden, bleiben hingegen ungeätzt. In dieser Beschreibung werden die übrig bleibenden darunterliegenden Abschnitte der Keimschicht 26 als die unteren Abschnitte der Durchgangsleiter 32 angesehen. Wenn die Keimschicht 26 aus einem Material gebildet wird, das ähnlich oder gleich dem Material der jeweiligen darüberliegenden Durchgangsleiter 32 ist, so kann die Keimschicht 26 mit den Durchgangsleitern 32 verschmelzen, ohne dass eine erkennbare Grenzfläche dazwischen besteht. Dementsprechend sind in den anschließenden Zeichnungen keine Keimschichten 26 gezeigt. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung bestehen erkennbare Grenzflächen zwischen der Keimschicht 26 und den darüberliegenden plattierten Abschnitten der Durchgangsleiter 32.
  • Die Form der Durchgangsleiter 32 in der Draufsicht richtet sich nach ihrer - und wird bestimmt durch ihre - vorgesehene Funktion. Gemäß einigen beispielhaften Ausführungsformen, in denen Durchgangsleiter 32 zum Herstellen einer Induktivität verwendet werden, können die veranschaulichten Durchgangsleiter 32 Teil einer Spule sein. 19A und 19B veranschaulichen die Draufsichten einiger Induktivitäten gemäß einigen beispielhaften Ausführungsformen. In 19A bilden Durchgangsleiter 32 mehrere konzentrische Ringe, wobei die äußeren Ringe die inneren Ringe umgeben. Die Ringe haben Durchbrüche, um die äußeren Ringe mit den inneren Ringen über Brücken 36 verbinden zu können, und die mehreren Ringe sind der Reihe nach mit zwei Ports 34 verbunden. In 19B sind Durchgangsleiter 32 Abschnitte einer integrierten Spirale, die ebenfalls Ports 34 haben. Obgleich 19B veranschaulicht, dass der linke Port 34 von dem Bauelement-Die 38 getrennt ist, kann der linke Port 34 gemäß einigen Ausführungsformen auch mit dem Bauelement-Die 38 verbunden sein.
  • 4 veranschaulicht das Platzieren des Bauelement-Dies 38 über dem Träger 20. Der jeweilige Schritt ist als Schritt 206 in dem in 20 gezeigten Prozessfluss gezeigt. Der Bauelement-Die 38 kann an der dielektrischen Schicht 24 durch einen Die-Attach-Film (DAF) 40 angehaftet werden, der ein Klebefilm ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der Bauelement-Die 38 ein Zentrale-Verarbeitungseinheit (CPU)-Die, ein Mikrocontroller (MCU)-Die, ein Eingabe/Ausgabe (EA)-Die, ein Basisband (BB)-Die oder ein Anwendungsprozessor (AP)-Die. Obgleich ein einzelner Bauelement-Die 38 veranschaulicht ist, können auch mehr Bauelement-Dies über der dielektrischen Schicht 24 platziert werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung erfolgt das Ausbilden des Package auf Wafer-Ebene. Dementsprechend können mehrere Bauelement-Dies, die mit dem Bauelement-Die 38 identisch sind, auf dem Träger 20 platziert werden und werden als ein Array zugewiesen, das mehrere Reihen und Spalten hat.
  • Der Bauelement-Die 38 kann ein Halbleitersubstrat 42 enthalten, das ein Siliziumsubstrat sein kann. IC-Bauelemente 44 werden auf dem Halbleitersubstrat 42 ausgebildet. IC-Bauelemente 44 können aktive Bauelemente, wie zum Beispiel Transistoren und Dioden, und/oder passive Vorrichtungen, wie zum Beispiel Widerstände, Kondensatoren, Induktivitäten oder dergleichen, sein. Der Bauelement-Die 38 kann Metallpföstchen 46 enthalten, die elektrisch mit IC-Bauelementen 44 gekoppelt sind. Die Metallpföstchen 46 können in der dielektrischen Schicht 48 eingebettet sein, die zum Beispiel aus PBO, Polyimid oder BCB gebildet werden kann. Die Passivierungsschicht 50 ist ebenfalls veranschaulicht, wobei sich Metallpföstchen 46 in die Passivierungsschicht 50 hinein erstrecken können. Die Passivierungsschicht 50 kann Siliziumnitrid, Siliziumoxid oder Mehrfachschichten davon enthalten.
  • Als Nächstes wird, wie in 5 zu sehen, Verkapselungsmaterial 52 auf den Bauelement-Die 38 gekapselt oder vergossen. Der jeweilige Schritt ist als Schritt 208 in dem in 20 gezeigten Prozessfluss gezeigt. Das Verkapselungsmaterial 52 füllt die Lücken zwischen benachbarten Durchgangsleitern 32 und die Lücken zwischen den Durchgangsleitern 32 und dem Bauelement-Die 38. Das Verkapselungsmaterial 52 kann ein Polymer-basiertes Material enthalten und kann eine Formmasse, eine Formunterfüllung, ein Epoxid und/oder ein Harz enthalten. Die Oberseite des Verkapselungsmaterials 52 ist höher als die oberen Enden der Metallpföstchen 46.
  • In einem anschließenden Schritt, wie in 6 gezeigt, wird ein Planarisierungsprozess, wie zum Beispiel ein Chemisch-Mechanischer Polier (CMP)-Prozess oder ein Schleifprozess, ausgeführt, um die Oberseite des Verkapselungsmaterials 52 zu reduzieren, bis Durchgangsleiter 32 und Metallpföstchen 46 frei liegen. Der jeweilige Schritt ist ebenfalls als Schritt 210 in dem in 20 gezeigten Prozessfluss gezeigt. Aufgrund der Planarisierung sind die oberen Enden der Durchgangsleiter 32 im Wesentlichen bündig (koplanar) mit den Oberseiten der Metallpföstchen 46 und sind im Wesentlichen koplanar mit der Oberseite des Verkapselungsmaterials 52.
  • In den beispielhaften Prozessschritten, wie oben besprochen, sind die Durchgangsleiter 32 so ausgebildet, dass sie das Verkapselungsmaterial 52 durchdringen. Des Weiteren sind die Durchgangsleiter 32 mit dem Bauelement-Die 38 koplanar. Gemäß einigen anderen Ausführungsformen der vorliegenden Offenbarung wird kein Durchgangsleiter gebildet, der das Verkapselungsmaterial 52 durchdringt.
  • 7 bis 11 veranschaulichen das Ausbilden vorderseitiger RDLs und der jeweiligen dielektrischen Schichten. Wie in 7 zu sehen, wird die dielektrische Schicht 54 ausgebildet. Der jeweilige Schritt ist als Schritt 212 in dem in 20 gezeigten Prozessfluss gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 54 aus einem Polymer gebildet, wie zum Beispiel PBO, Polyimid oder dergleichen. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 54 aus einem anorganischen Material gebildet, wie zum Beispiel Siliziumnitrid, Siliziumoxid oder dergleichen. Öffnungen 56 werden in der dielektrischen Schicht 54 (zum Beispiel durch Belichtung und Entwicklung) ausgebildet, um Durchgangsleiter 32 und Metallpföstchen 46 freizulegen. Die Öffnungen 56 können durch einen Fotolithografieprozess ausgebildet werden.
  • Als Nächstes werden, wie in 8 zu sehen, Umverteilungsleitungen (Redistribution Lines, RDLs) 58 ausgebildet, die mit Metallpföstchen 46 und Durchgangsleitern 32 verbunden werden. Der jeweilige Schritt ist als Schritt 214 in dem in 20 gezeigten Prozessfluss gezeigt. RDLs 58 können auch Metallpföstchen 46 und Durchgangsleiter 32 miteinander verbinden. Außerdem können RDLs 58 dafür verwendet werden, die Brücke 36 (19A) der Induktivität 33 zu bilden. Die RDLs 58 enthalten metallische Leiterbahnen (metallische Leitungen) über der dielektrischen Schicht 54 und Durchkontaktierungen, die sich in die dielektrische Schicht 54 hinein erstrecken. Die Durchkontaktierungen in den RDLs 58 sind mit Durchgangsleitern 32 und Metallpföstchen 46 verbunden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält das Ausbilden von RDLs 58 das Bilden einer Deck-Keimschicht aus Kupfer, das Ausbilden und Strukturieren einer Maskenschicht über der Deck-Keimschicht aus Kupfer, das Ausbilden einer Plattierung zum Bilden der RDLs 58, das Entfernen der Maskenschicht und das Ätzen der Abschnitte der Deck-Keimschicht aus Kupfer, die nicht durch RDLs 58 bedeckt sind. Die RDLs 58 können aus einem Metall oder einer Metalllegierung gebildet werden, die Aluminium, Kupfer, Wolfram und/oder Legierungen davon enthält.
  • Wie in 9 zu sehen, wird gemäß einigen Ausführungsformen die dielektrische Schicht 60 über der in 8 gezeigten Struktur gebildet, gefolgt vom Ausbilden von Öffnungen 62 in der dielektrischen Schicht 60. Einige Abschnitte der RDLs 58 werden somit frei gelegt. Der jeweilige Schritt ist als Schritt 216 in dem in 20 gezeigten Prozessfluss gezeigt. Die dielektrische Schicht 60 kann unter Verwendung eines Materials ausgebildet werden, das aus den gleichen in Frage kommenden Materialien zum Herstellen der dielektrischen Schicht 54 ausgewählt ist.
  • Als Nächstes werden, wie in 10 gezeigt, RDLs 64 in der dielektrischen Schicht 60 ausgebildet. Der jeweilige Schritt ist ebenfalls als Schritt 216 in dem in 20 gezeigten Prozessfluss gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält das Ausbilden der RDLs 64 das Bilden einer Deck-Keimschicht aus Kupfer, das Ausbilden und Strukturieren einer Maskenschicht über der Deck-Keimschicht aus Kupfer, das Ausbilden einer Plattierung zum Bilden der RDLs 64, das Entfernen der Maskenschicht und das Ätzen der Abschnitte der Deck-Keimschicht aus Kupfer, die nicht durch RDLs 64 bedeckt sind. Die RDLs 64 können ebenfalls aus einem Metall oder einer Metalllegierung gebildet werden, die Aluminium, Kupfer, Wolfram und/oder Legierungen davon enthält. Es versteht sich, dass in den veranschaulichten beispielhaften Ausführungsformen zwar zwei Schichten von RDLs (58 und 64) ausgebildet werden, dass aber die RDLs jede beliebige Anzahl von Schichten haben können, wie zum Beispiel eine Schicht oder mehr als zwei Schichten.
  • 11 und 12 veranschaulichen das Ausbilden der dielektrischen Schicht 66 und von elektrischen Verbindern 68 gemäß einigen beispielhaften Ausführungsformen. Der jeweilige Schritt ist als Schritt 218 in dem in 20 gezeigten Prozessfluss gezeigt. Wie in 11 zu sehen, wird die dielektrische Schicht 66 zum Beispiel mittels PBO, Polyimid oder BCB ausgebildet. Öffnungen 59 werden in der dielektrischen Schicht 66 ausgebildet, um die darunterliegenden metallischen Kontaktinseln frei zu legen, die Teile der RDLs 64 sind. Gemäß einigen Ausführungsform werden Lötmetallisierungen (Under-Bump Metallurgies, UBMs, nicht gezeigt) so ausgebildet, dass sie sich in die Öffnung 59 in der dielektrischen Schicht 66 hinein erstrecken.
  • Dann werden elektrische Verbinder 68 gebildet, wie in 12 gezeigt. Das Ausbilden von elektrischen Verbindern 68 kann das Platzieren von Lotperlen auf den frei gelegten Abschnitten der UBMs und das anschließende Wiederaufschmelzen der Lotperlen enthalten. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält das Ausbilden von elektrischen Verbindern 68 das Ausführen eines Plattierungsschrittes zum Ausbilden der Lotregionen über den frei gelegten metallischen Kontaktinseln in den RDLs 64 und das anschließende Wiederaufschmelzen der Lotregionen. Die elektrischen Verbinder 68 können ebenfalls Metallpföstchen oder Metallpföstchen und Lotkappen enthalten, die ebenfalls durch Plattieren gebildet werden können. In dieser Beschreibung wird die Struktur, die die dielektrische Schicht 24 und die darüberliegende Struktur in Kombination enthält, als Package 100 bezeichnet, das ein Verbund-Wafer ist, der mehrere Bauelement-Dies 38 enthält.
  • Als Nächstes wird das Package 100 zum Beispiel durch Projizieren eines UV-Lichts oder eines Laserstrahls auf die Trennschicht 22 von dem Träger 20 entbondet, dergestalt, dass sich die Trennschicht 22 unter der Wärme des UV-Lichts oder des Laserstrahls zersetzt. Das Package 100 wird auf diese Weise von dem Träger 20 entbondet. Das resultierende Package 100 ist in 13 gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung bleibt in dem resultierenden Package 100 die dielektrische Schicht 24 als ein unterer Teil des Package 100 und schützt die Durchgangsleiter 32. Die dielektrische Schicht 24 kann eine Deckschicht ohne Durchgangsöffnung darin sein. Gemäß alternativen Ausführungsformen wird keine dielektrische Schicht 24 ausgebildet, und die Unterseiten des Verkapselungsmaterials 52 und der Durchgangsleiter 32 liegen nach dem Entbonden frei. Ein rückseitiges Schleifen kann (aber muss nicht) ausgeführt werden, um einen DAF 40 zu entfernen, wenn er wird verwendet, so dass die Unterseiten der Durchgangsleiter 32 koplanar mit der Unterseite des Bauelement-Dies 38 sind. Die Unterseite des Bauelement-Dies 38 kann auch die Unterseite des Halbleitersubstrats 42 sein.
  • In einem anschließenden Schritt, wie in 14A gezeigt, wird ein Hohlraum 70 ausgebildet. Der jeweilige Schritt ist als Schritt 220 in dem in 20 gezeigten Prozessfluss gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der Hohlraum 70 durch Laserbohren gebildet. Gemäß alternativen Ausführungsformen wird der Hohlraum 70 durch Bohren unter Verwendung eines Bohraufsatzes gebildet. Gemäß weiteren Ausführungsformen der vorliegenden Offenbarung wird der Hohlraum 70 durch Schneiden unter Verwendung eines Schneidblattes gebildet. Dementsprechend kann die Form des Hohlraums 70 in der Draufsicht in Abhängigkeit vom vorgesehenen Verwendungszweck des Hohlraums 70 eine kreisrunde Form, eine rechteckige (wie zum Beispiel eine quadratische) Form, ein Polygon oder eine sonstige Form sein, wie in den anschließenden Schritten besprochen wird. Da der Hohlraum 70 mittels eines Lasers, eines Bohraufsatzes oder einer Schneidklinge ausgebildet werden kann, können die Seitenwände 70C des Hohlraums vertikal sein, und die obere Abmessung W1 ist gleich der unteren Abmessung W2. Gemäß alternativen Ausführungsformen sind die Seitenwände 70C gerade und geneigt, zum Beispiel mit einem Neigungswinkel α im Bereich zwischen etwa 45 Grad und etwa 135 Grad. Dementsprechend kann die obere Abmessung W1 größer oder kleiner als die untere Abmessung W2 sein. Der optimale Neigungswinkel α und die optimalen Breiten W1 und W2 werden durch die Form und Größe der Komponente bestimmt, die in anschließenden Schritten in dem Hohlraum 70 angeordnet wird.
  • Gemäß einigen beispielhaften anspruchsgemäßen Ausführungsformen der vorliegenden Offenbarung, wie in den 19A und 19B gezeigt, wird der Hohlraum 70 von dem oder den Durchgangsleitern 32 in der Induktivität 33 umgeben, wie durch den Hohlraum 70A veranschaulicht. Gemäß alternativen nicht anspruchsgemäßen Ausführungsformen, wie durch den Hohlraum 70B dargestellt, wird der Hohlraum 70 nicht von der Induktivität 33 umgeben. Gemäß einigen beispielhaften Ausführungsformen gibt es mehrere Hohlräume in jedem Package 100, wobei einige Hohlräume (wie zum Beispiel 70A) von Durchgangsleitern 32 umgeben werden und einige andere (wie zum Beispiel 70B) nicht von Durchgangsleitern 32 umgeben werden.
  • Wir kehren zu 14A zurück. Gemäß einigen beispielhaften Ausführungsformen durchdringt der Hohlraum 70 das Verkapselungsmaterial 52 und durchdringt des Weiteren die dielektrischen Schichten 54, 60 und 66. Der Hohlraum 70 kann die dielektrische Schicht 24 durchdringen, dergestalt, dass der Hohlraum 70 ein Durchgangsloch bildet, das das gesamte Package 100 durchdringt. Gemäß einigen anderen Ausführungsformen, wie in 14B gezeigt, durchdringt der Hohlraum 70 das Verkapselungsmaterial 52, während die dielektrische Schicht 24 nicht von dem Hohlraum 70 durchdrungen wird. Gemäß alternativen nicht anspruchsgemäßen Ausführungsformen durchdringt der Hohlraum 70 die dielektrischen Schichten 54, 60 und 66 und erstreckt sich bis zu einer Zwischenebene zwischen der Oberseite 52A und der Unterseite 52B des Verkapselungsmaterials 52. Strichlinien 72 veranschaulichen die jeweilige Unterseite. Der Hohlraum 70 kann auch eine planare Unterseite haben, die von einer geneigten Unterseite umgeben ist, wie ebenfalls durch Strichlinien 72 veranschaulicht ist.
  • Das Package 100 wird dann gemäß einigen Ausführungsformen der vorliegenden Offenbarung vereinzelt, und das Package 100 wird in mehrere Packages 100' zersägt, die miteinander identisch sind. 15 veranschaulicht ein beispielhaftes Package 100'. Gemäß einigen beispielhaften Ausführungsformen wird die Komponente 76 in den Hohlraum 70 eingesetzt. Der jeweilige Schritt ist als Schritt 222 in dem in 20 gezeigten Prozessfluss gezeigt. Gemäß einigen beispielhaften Ausführungsformen, wie in 15 gezeigt, wird eine Kamera 76, die eine Linse 78 enthält, in dem Hohlraum 70 angeordnet. Eine Linie 80 repräsentiert die elektrische Verdrahtung der Kamera 76 gemäß einigen Ausführungsformen. Der Montagemechanismus der eingesetzten Komponente 76 im Package 100' ist nicht gezeigt und kann zum Beispiel durch Adhäsion, Schrauben oder dergleichen erreicht werden. Die Komponente 76 kann in dem Hohlraum 70 ohne Verwendung von Befestigungskomponenten wie zum Beispiel Klebstoff, Klemmen und Schrauben fixiert werden. Zum Beispiel kann durch sorgfältiges Bemessen der Größen des Hohlraums 70 und der Komponente 76 die Komponente 76 in das Verkapselungsmaterial 52 hineingequetscht und damit gesichert werden. Oder anders ausgedrückt: Es ist möglich, die Kamera 76 zu entfernen, ohne das Package 100' zu beschädigen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält die eingesetzte Komponente 76 einen ersten Abschnitt, der sich auf einer Ebene mit dem Verkapselungsmaterial 52 befindet, und einen zweiten Abschnitt, der sich auf einer Ebene mit den darüberliegenden dielektrischen Schichten 54/60/66 befindet. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist die gesamte eingesetzte Komponente 76 niedriger als die - oder liegt auf einer Ebene mit der - Oberseite des Verkapselungsmaterials 52. Dementsprechend befindet sich die eingesetzte Komponente 76 vollständig innerhalb des Verkapselungsmaterials 52 und enthält keinen Abschnitt, der sich auf einer Ebene mit den darüberliegenden dielektrischen Schichten 54/60/66 befindet.
  • Gemäß einigen Ausführungsformen ist die eingesetzte Komponente 76 ein Ferrit-Material, das ebenfalls in dem Hohlraum 70 angeordnet wird, wie in 18 gezeigt. Das Ferrit-Material 76 kann gemäß einigen Ausführungsformen Mangan-Zink, Nickel-Zink oder dergleichen enthalten. Das Ferrit-Material 76 hat vergleichsweise niedrige Verluste bei hohen Frequenzen und wird als der Kern der Induktivität 33 verwendet (siehe auch die 19A und 19B), der Teil eines drahtlosen Ladegerätes oder einer modusgeschalteten Stromversorgung sein kann.
  • 16 und 17 veranschaulichen den Montageprozess des Package 100' gemäß einigen beispielhaften Ausführungsformen. Der jeweilige Schritt ist als Schritt 224 in dem in 20 gezeigten Prozessfluss gezeigt. 16 veranschaulicht die Bondung des Package 100' an die Package-Komponente 110 zum Beispiel durch elektrische Verbinder 68. Die Package-Komponente 110 kann eine gedruckte Leiterplatte (Printed Circuit Board, PCB), ein Interposer, ein Package-Substrat oder dergleichen sein. Gemäß alternativen Ausführungsformen ist das Package 100' elektrisch mit einer (nicht gezeigten) flexiblen PCB verbunden, die den Hohlraum 70 und die Komponente 76 überlappen oder seitwärts verbunden sein kann.
  • 17 veranschaulicht ein Produkt, in dem das Package 100' und die Package-Komponente 110 in einem Gehäuse 82 angeordnet sind. Das Gehäuse 82 kann zum Beispiel das Gehäuse eines Mobiltelefons, eines Tablet-Computers oder eines PC sein. Der veranschaulichte Abschnitt des Gehäuses 82 ist ein unterer Teil, und das Gehäuse 82 enthält des Weiteren einen oberen darüberliegenden Teil und (nicht gezeigte) Abschnitte links und rechts von dem Package 100' und der Package-Komponente 110. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein Fenster 84 gebildet, um die Kamera 76 auszurichten, wobei das Fenster 84 aus einem durchsichtigen Material gebildet wird, wie zum Beispiel Glas, Kunststoff oder dergleichen. Die Linse 78 kann somit das Licht empfangen, das durch das Fenster 84 hereinkommt. Sowohl die Komponente 76 als auch das Verkapselungsmaterial 52 können mit dem Gehäuse 82 in Kontakt stehen oder können von dem Gehäuse 82 um einen kleinen Spalt beabstandet sein.
  • In der beispielhaften Struktur, wie in 17 gezeigt, ist eine Induktivität 33 als ein Beispiel veranschaulicht. Gemäß einigen nicht anspruchsgemäßen Ausführungsformen ist die Induktivität 33 nicht ausgebildet, während die Kamera 76 (oder irgendein anderes eingesetztes Objekt) in dem Verkapselungsmaterial 52 fixiert ist.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Merkmale. Durch Bilden eines Hohlraums in dem Verkapselungsmaterial eines Package kann eine Komponente in das Verkapselungsmaterial eingesetzt werden. Dementsprechend braucht die Komponente nicht über das Verkapselungsmaterial herauszuragen, und darum wird die Dicke des resultierenden Produkts verringert.
  • Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Die abhängigen Patentansprüche geben weitere Ausführungsformen der Erfindung wieder.

Claims (20)

  1. Struktur, die Folgendes aufweist: einen Bauelement-Die (38); ein Verkapselungsmaterial (52), in dem der Bauelement-Die (38) verkapselt ist, wobei das Verkapselungsmaterial (52) eine Formmasse aufweist; einen Hohlraum (70) in dem Verkapselungsmaterial (52), wobei der Hohlraum das Verkapselungsmaterial (52) neben dem Bauelement-Die (38) durchdringt; eine leitfähige Spule (32), die das Verkapselungsmaterial (52) durchdringt, wobei die leitfähige Spule (32) den Hohlraum (70) umgibt und das Verkapselungsmaterial (52) Lücken zwischen benachbarten leitfähigen Strukturelementen der Spule (32) füllt; und eine Komponente (76), die in den Hohlraum eingebracht ist.
  2. Struktur nach Anspruch 1, die des Weiteren Folgendes aufweist: mehrere dielektrische Schichten (54, 60, 66) über dem Verkapselungsmaterial (52); und Umverteilungsleitungen (58, 64) in den mehreren dielektrischen Schichten (54, 60, 66), wobei der Hohlraum (70) des Weiteren die mehreren dielektrische Schichten (54, 60, 66) durchdringt, wobei der Hohlraum eine Seitenwand (70C) aufweist, die sich von einer Oberseite einer obersten Schicht der mehreren dielektrischen Schichten (54, 60, 66) zu einer Unterseite des Verkapselungsmaterials (52) erstreckt.
  3. Struktur nach Anspruch 2, die des Weiteren Folgendes aufweist: eine Lotregion (68) an einer Oberseite der mehreren dielektrischen Schichten (54, 60, 66); und eine Package-Komponente (110), die an die Lotregion (68) gebondet ist.
  4. Struktur nach einem der vorangehenden Ansprüche, wobei der Hohlraum (70) geneigte Seitenwände hat, die weder senkrecht noch parallel zu einer Oberseite und einer Unterseite des Verkapselungsmaterials (52) verlaufen.
  5. Struktur nach einem der vorangehenden Ansprüche, wobei die Komponente (76) ein Ferrit-Material aufweist, das in dem Hohlraum (70) angeordnet ist.
  6. Struktur nach einem der Ansprüche 1 bis 4, wobei die Komponente (76) eine Kamera aufweist, die in dem Hohlraum (70) angeordnet ist.
  7. Struktur nach einem der vorangehenden Ansprüche, die des Weiteren Folgendes aufweist: eine dielektrische Schicht (24), die unter dem Verkapselungsmaterial (52) liegt, wobei der Hohlraum (70) des Weiteren die dielektrische Schicht durchdringt.
  8. Struktur, die ein Package aufweist, das Folgendes aufweist: einen Bauelement-Die (38); ein Verkapselungsmaterial (52), in dem der Bauelement-Die (38) verkapselt ist; eine Induktivität (33), die eine Spule (32) aufweist, die einen Abschnitt aufweist, der sich von einer Oberseite zu einer Unterseite des Verkapselungsmaterials (52) erstreckt; mindestens eine dielektrische Schicht (54, 60, 66) über dem Verkapselungsmaterial (52) und dem Abschnitt der Spule (32); mehrere Umverteilungsleitungen (58, 64) in der mindestens einen dielektrischen Schicht (54, 60, 66), wobei die Induktivität elektrisch (33) mit dem Bauelement-Die (38) durch die mehreren Umverteilungsleitungen (58, 64) gekoppelt ist; einen Hohlraum (70), wobei der Hohlraum das Verkapselungsmaterial (52) und die mindestens eine dielektrische Schicht (54, 60, 66) durchdringt, und wobei die Spule den Hohlraum umgibt; und eine Komponente, die in dem Hohlraum angeordnet ist.
  9. Struktur nach Anspruch 8, wobei sich der Hohlraum (70) von einer Oberseite einer obersten Schicht in der mindestens einen dielektrischen Schicht (54, 60, 66) zur Unterseite des Verkapselungsmaterials (52) erstreckt.
  10. Struktur nach Anspruch 8 oder 9, wobei der Hohlraum (70) Seitenwände (70C) hat, die senkrecht zu der Oberseite und der Unterseite des Verkapselungsmaterials (52) verlaufen.
  11. Struktur nach Anspruch 8 oder 9, wobei der Hohlraum (70) geneigte Seitenwände hat, die weder senkrecht noch parallel zu der Oberseite und der Unterseite des Verkapselungsmaterials (52) verlaufen.
  12. Struktur nach einem der Ansprüche 8 bis 11, wobei die Komponente (76) ein Ferrit-Material ist.
  13. Struktur nach einem der Ansprüche 8 bis 12, wobei die Komponente (76) eine Kamera ist.
  14. Struktur nach einem der Ansprüche 8 bis 13, die des Weiteren eine gedruckte Leiterplatte (110) aufweist, die an das Package gebondet ist, wobei die gedruckte Leiterplatte den Hohlraum (70) bedeckt.
  15. Verfahren, das Folgendes umfasst: Verkapseln eines Bauelement-Dies (38) und eines leitfähigen Strukturelements (32) in einem Verkapselungsmaterial (52); Planarisieren einer Oberseite des Bauelement-Dies (38) zu einer Oberseite des Verkapselungsmaterials (52) sowie zu einer Oberseite des leitfähigen Strukturelements (32), sodass das leitfähige Strukturelement das Verkapselungsmaterial durchdringt; Ausbilden mindestens einer dielektrischen Schicht (54, 60, 66) über dem Verkapselungsmaterial (52) und dem Bauelement-Die (38); Ausbilden mehrerer Umverteilungsleitungen (58, 64) in der mindestens einen dielektrischen Schicht (54, 60, 66), wobei die mehreren Umverteilungsleitungen elektrisch mit dem Bauelement-Die (38) gekoppelt sind; Entfernen eines Abschnitts des Verkapselungsmaterials (52) und der mindestens einen dielektrischen Schicht (54, 60, 66), um einen Hohlraum (70) zu bilden, der die mindestens eine dielektrische Schicht und das Verkapselungsmaterial durchdringt, wobei das leitfähige Strukturelement (32) den Hohlraum (70) umgibt, und wobei das leitfähige Strukturelement (32) dazu eingerichtet ist, eine Induktivität oder einen Teil einer Induktivität zu bilden; und Einsetzen einer Komponente (76) in den Hohlraum (70).
  16. Verfahren nach Anspruch 15, wobei das Einsetzen der Komponente (76) das Einsetzen eines Ferrit-Materials in den Hohlraum (70) umfasst.
  17. Verfahren nach Anspruch 15, wobei das Einsetzen der Komponente (76) das Einsetzen einer Kamera in den Hohlraum (70) umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei das Verkapselungsmaterial (52) eine Formmasse aufweist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Ausbilden des Hohlraums (70) einen Bohrprozess umfasst, der einen Bohrer, Laserbohren oder Schneiden mit einem Schneidblatt umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 18, wobei der Bauelement-Die (38) und das Verkapselungsmaterial (52) Teile eines Package sind, und wobei das Verfahren des Weiteren das Bonden einer Package-Komponente (110) an das Package umfasst.
DE102016114883.0A 2015-11-04 2016-08-11 Polymer-Basierte Halbleiterstruktur mit Hohlraum Active DE102016114883B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562250807P 2015-11-04 2015-11-04
US62/250,807 2015-11-04
US15/144,262 2016-05-02
US15/144,262 US9953892B2 (en) 2015-11-04 2016-05-02 Polymer based-semiconductor structure with cavity

Publications (2)

Publication Number Publication Date
DE102016114883A1 DE102016114883A1 (de) 2017-05-04
DE102016114883B4 true DE102016114883B4 (de) 2023-08-03

Family

ID=58546122

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114883.0A Active DE102016114883B4 (de) 2015-11-04 2016-08-11 Polymer-Basierte Halbleiterstruktur mit Hohlraum

Country Status (1)

Country Link
DE (1) DE102016114883B4 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237828A1 (en) 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
DE102008043517A1 (de) 2008-11-06 2010-05-12 Robert Bosch Gmbh Sensormodul und Verfahren zur Herstellung eines Sensormoduls
US20130207230A1 (en) 2012-02-14 2013-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US20140035154A1 (en) 2012-08-02 2014-02-06 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
DE102013111157A1 (de) 2012-10-09 2014-04-10 Infineon Technologies Ag Halbleiter-Package und Verfahren zu dessen Herstellung
US20150187710A1 (en) 2011-12-30 2015-07-02 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
WO2015137936A1 (en) 2014-03-12 2015-09-17 Intel Corporation Microelectronic package having a passive microelectronic device disposed within a package body

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237828A1 (en) 2007-03-30 2008-10-02 Advanced Chip Engineering Technology Inc. Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
DE102008043517A1 (de) 2008-11-06 2010-05-12 Robert Bosch Gmbh Sensormodul und Verfahren zur Herstellung eines Sensormoduls
US20150187710A1 (en) 2011-12-30 2015-07-02 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
US20130207230A1 (en) 2012-02-14 2013-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip ferrite bead inductor
US20140035154A1 (en) 2012-08-02 2014-02-06 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
DE102013111157A1 (de) 2012-10-09 2014-04-10 Infineon Technologies Ag Halbleiter-Package und Verfahren zu dessen Herstellung
WO2015137936A1 (en) 2014-03-12 2015-09-17 Intel Corporation Microelectronic package having a passive microelectronic device disposed within a package body

Also Published As

Publication number Publication date
DE102016114883A1 (de) 2017-05-04

Similar Documents

Publication Publication Date Title
DE102016100274B4 (de) Verfahren und packages für struktur eines dreidimensionalen chip-stackings
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102013104369B4 (de) Einbetten von Materialien mit niedrigem k-Wert in Antennen
DE102015116822B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102018102085B3 (de) Halbleiter-Bauelement und Verfahren
DE102014112860A1 (de) Ringstrukturen in Vorrichtungs-Die
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102018106434B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102012103784A1 (de) Chipgehäusemodul für einen Chip und Verfahren zum Bilden eines Chipgehäusemoduls
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final