DE102013111157B4 - Halbleiter-Package und Verfahren zu dessen Herstellung - Google Patents

Halbleiter-Package und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102013111157B4
DE102013111157B4 DE102013111157.2A DE102013111157A DE102013111157B4 DE 102013111157 B4 DE102013111157 B4 DE 102013111157B4 DE 102013111157 A DE102013111157 A DE 102013111157A DE 102013111157 B4 DE102013111157 B4 DE 102013111157B4
Authority
DE
Germany
Prior art keywords
magnetic
winding
semiconductor
semiconductor chip
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013111157.2A
Other languages
English (en)
Other versions
DE102013111157A1 (de
Inventor
Klaus Elian
Jens Pohl
Horst Theuss
Renate Hofmann
Alexander Glas
Carsten Ahrens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013111157A1 publication Critical patent/DE102013111157A1/de
Application granted granted Critical
Publication of DE102013111157B4 publication Critical patent/DE102013111157B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Halbleiter-Package (100), das Folgendes umfasst: einen Halbleiterchip (10); einen auf dem Halbleiterchip aufgebrachten Induktor (12), wobei der Induktor mindestens eine Wicklung umfasst; und ein magnetisches Material (18), wobei ein Raum innerhalb der mindestens einen Wicklung mit dem magnetischen Material gefüllt ist, und ein magnetisches Element (20), das in einem Abstand von dem Halbleiterchip (10) angeordnet ist, sodass das magnetische Material (18) und das magnetische Element (20) einen Teil eines magnetischen Wicklungskerns darstellen.

Description

  • ERFINDUNGSGEBIET
  • Die Erfindung betrifft allgemein Halbleiter-Packages und insbesondere ein Halbleiter-Package mit einem integrierten Induktor und ein Verfahren zu dessen Herstellung.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterchips werden in einer Formmasse gekapselt, um die Chips vor Einwirkungen aus der Umgebung zu schützen, um Zuverlässigkeit und Leistung sicherzustellen. Bei vielen Anwendungen, wie etwa zum Beispiel HF-Einrichtungen (HF – Hochfrequenz), werden Induktoren an die Chips gekoppelt und in die Packages eingebettet. Solche Packages können groß, kompliziert und aufwendig werden. Sowohl die Hersteller als auch die Verbraucher von Elektronikeinrichtungen wünschen sich jedoch Einrichtungen, die preiswert und von reduzierter Größe sind und dennoch eine vergrößerte Einrichtungsfunktionalität besitzen.
  • DE 10 2011 084 014 A1 zeigt ein Halbleiter-Package mit einem darin gekapselten Chip. Der Chip weist eine Induktorspule in und/oder über einem Substrat des Chips auf. Gräben in dem Substrat benachbart zur Induktorspule sind mit einem magnetischen Füllmaterial gefüllt.
  • Aus diesen und weiteren Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Aspekten der Offenbarung zu vermitteln, und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Aspekte der Offenbarung und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Aspekten. Andere Aspekte und Beispiele und viele der beabsichtigten Vorteile von Aspekten lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1A und 1B, kollektiv 1, veranschaulichen eine Ausführungsform eines Halbleiter-Package mit magnetischen Elementen in einer Querschnittsansicht (1A) und einer Draufsicht (1B);
  • die 2A–2K, kollektiv 2, veranschaulichen schematisch eine Ausführungsform eines Verfahrens zum Herstellen eines Halbleiter-Package von 1A, 1B;
  • die 3A–3B, kollektiv 3, veranschaulichen ein Beispiel eines Halbleiter-Package mit einem Halbleiterchip mit mehreren Löchern in einer Querschnittsansicht (3A) und einer Querschnittsteilansicht in der Ebene (3B);
  • die 4A–4I, kollektiv 4, veranschaulichen schematisch ein Beispiel eines Verfahrens zum Herstellen eines Halbleiter-Package von 3A, 3B;
  • die 5A–5C, kollektiv 5, veranschaulichen Beispiele von Halbleiter-Packages in jeweiligen Querschnittsteilansichten in der Ebene; und
  • die 6A–B, kollektiv 6, veranschaulichen Beispiele von Halbleiter-Packages in jeweiligen Querschnittsteilansichten in der Ebene.
  • AUSFÜHRLICHE BESCHREIBUNG VON VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Aspekte und Beispiele werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen allgemein durchweg zur Bezugnahme auf gleiche Elemente verwendet werden. In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Offenbarungen zu vermitteln. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Offenbarung zu erleichtern. Es sei auch angemerkt, dass die Darstellungen der verschiedenen Schichten, Folien, Hohlräume oder Substrate in den Figuren nicht notwendigerweise maßstabsgetreu gezeichnet sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen spezifische Beispiele zur Veranschaulichung gezeigt sind. In dieser Hinsicht wird Richtungsterminologie wie etwa ”oberer”, ”unterer”, ”oben”, ”unten”, ”links”, ”rechts”, ”vorne”, ”hinten” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Beispielen in einer Reihe verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keinerlei Weise beschränkend.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Beispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt”, wie sie in dieser Patentschrift verwendet werden, sollen nicht bedeuten, dass die Elemente direkt aneinander gekoppelt sein müssen; dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Die weiter unten beschriebenen Halbleiterchips können von unterschiedlichen Arten sein, können über verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische Schaltungen, elektrooptische Schaltungen, elektromechanische Schaltungen, wie etwa zum Beispiel MEMS (Micro-Electro-Mechanical System – mikroelektromechanisches System), und/oder passive Elemente beinhalten. Die hierin beschriebenen Halbleiterchips können HF-Schaltungen, Steuerschaltungen, Logikschaltungen oder Mikroprozessoren enthalten. Die Halbleiterchips können aus einem spezifischen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, hergestellt sein, können jedoch auch aus jedem anderen Halbleitermaterial hergestellt sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise diskrete passive Elemente, Antennen, Isolatoren, Kunststoffe oder Metalle.
  • Gemäß einem Aspekt wird ein Kapselungsmaterial bereitgestellt. Das Kapselungsmaterial kann den Halbleiterchip mindestens teilweise bedecken, um einen Kapselungskörper auszubilden. Das Kapselungsmaterial kann auf einem Polymermaterial basieren, d. h., es kann ein Basismaterial (im Folgenden auch als Matrixmaterial bezeichnet) umfassen, das aus einem entsprechenden duroplastischen, thermoplastischen oder wärmehärtenden Material oder Laminat (Prepreg) besteht. Insbesondere kann ein auf Epoxidharz basierendes Matrixmaterial verwendet werden. Das Matrixmaterial kann ein Füllmaterial, z. B. SiO2-Partikel, enthalten, um physikalische Eigenschaften des Kapselungskörpers, wie etwa z. B. den Wärmeausdehnungskoeffizienten, einzustellen. Das Kapselungsmaterial kann aus einem unmagnetischen Material bestehen. Alternativ kann das Kapselungsmaterial aus einem magnetischen Material bestehen. Insbesondere kann das Matrixmaterial eine magnetische Substanz, zum Beispiel in Form von magnetischen Partikeln, einbetten. Die magnetische Substanz oder die magnetischen Partikel können aus Eisen, Nickel und/oder Molybdän oder Mischungen und/oder Legierungen dieser Materialien bestehen. Beispielsweise können Eisen-, Nickel- oder Molybdänpulverpartikel in dem Kapselungsmaterial enthalten sein. Die Partikel können mit einer isolierenden Schale beschichtet sein, um Kurzschlüsse zu vermeiden.
  • Das Kapselungsmaterial kann nach seiner Abscheidung durch eine Wärmebehandlung gehärtet werden. Verschiedene Techniken können eingesetzt werden, um den Kapselungskörper durch das Kapselungsmaterial auszubilden, beispielsweise Formpressen, Pressspritzen, Spritzgießen, Pulversintern, Liquid Molding, Dispensieren oder Laminieren.
  • Nach der Abscheidung kann das Kapselungsmaterial gehärtet werden, um den festen Kapselungskörper auszubilden. Der Raum innerhalb der mindestens einen Wicklung des Induktors kann mit einem magnetischen Material gefüllt werden. Die relative magnetische Permeabilität (d. h. das Verhältnis der Permeabilität des magnetischen Materials zu der Permeabilität des freien Raums) des aus dem magnetischen Material hergestellten Wicklungskerns kann je nach der Anwendung hoch (zwischen 60–150), mittel (zwischen 20–60) und niedrig (zwischen 3–20) sein. Die Induktanz des Induktors kann mehr als ein oder Dutzende μH betragen.
  • Gemäß einem Beispiel ist der Induktor in den Halbleiterchip integriert. Dazu kann eine Hauptoberfläche des Halbleiterchips mit einem mit Metall gefüllten Wicklungsgraben versehen werden.
  • Gemäß einem Beispiel kann der Induktor extern an den Halbleiterchip angebracht werden. Dazu können Spulwicklungen darstellende Drähte auf einer Hauptoberfläche des Halbleiterchips platziert werden (z. B. abgeschieden oder drahtgebondet).
  • Bei diesen und weiteren Beispielen ist der Wicklungskern des Induktors mit dem magnetischen Material gefüllt, das aus einem Matrixmaterial bestehen kann, in das magnetische Partikel eingebettet sind. Somit kann ein Teil des Körpers aus magnetischem Material den magnetischen Wicklungskern des Induktors bilden. Es ist weiterhin möglich, dass magnetisches Material außerhalb der Wicklung angeordnet ist, sodass magnetische Materialien innerhalb und außerhalb der Wicklung und die magnetischen Elemente einen Teil eines magnetischen Wicklungskerns darstellen oder bilden.
  • Gemäß einem Beispiel ist ein zentrales Loch in dem Halbleiterchip ausgebildet, das den Raum innerhalb der Wicklung umfasst und als ein Durchgangsloch ausgebildet sein kann, das sich von einer ersten Hauptfläche zu einer zweiten Hauptfläche des Halbleiterchips erstreckt. Es ist auch möglich, dass mindestens ein weiteres Loch in dem Halbleiterchip ausgebildet ist, das ebenfalls als ein Durchgangsloch ausgebildet sein kann. Dieses mindestens eine weitere Loch kann ebenfalls mit dem magnetischen Material gefüllt sein. Auch in diesem Fall kann magnetisches Material außerhalb der Löcher angeordnet sein, sodass magnetische Materialien innerhalb und außerhalb der Löcher einen Teil eines magnetischen Wicklungskerns darstellen oder bilden. In diesem Fall wären keine zuvor angeordneten magnetischen Elemente notwendig.
  • Das magnetische Material kann auch außerhalb des oder der in den Halbleiterchips ausgebildeten Löchern ausgebildet sein. Bei diesen und anderen Beispielen bildet das magnetische Material mindestens einen Teil eines magnetischen Wicklungskerns des Induktors.
  • Das Kapselungsmaterial kann verwendet werden, um Packages vom Fan-out-Typ herzustellen. Bei einem Package vom Fan-out-Typ befinden sich mindestens einige der externen Kontaktpads und/oder Leitungen, die den Halbleiterchip mit externen Kontaktpads des Package verbinden, seitlich außerhalb des Umrisses des Halbleiterchips oder schneiden zumindest den Umriss des Halbleiterchips. Somit wird bei Packages vom Fan-out-Typ ein peripher äußerer Teil des Package des Halbleiterchips in der Regel (zusätzlich) zum elektrischen Verbinden des Package mit externen Anwendungen, wie etwa Anwendungsplatinen usw., verwendet. Dieser äußere Teil des Package, der den Halbleiterchip umgibt, vergrößert effektiv den Kontaktbereich des Package bezüglich der Grundfläche des Halbleiterchips, was zu gelockerten Beschränkungen bezüglich Packagepadgröße und Teilung bezüglich späterer Verarbeitung, zum Beispiel Montage auf der zweiten Ebene, führt.
  • Eine oder mehrere Metallschichten mit der Gestalt von Leitungen (oder Leiterbahnen) können über dem Halbleiterchip und dem Kapselungskörper platziert werden. Die Metallschichten können beispielsweise zum Herstellen einer elektrischen Umverdrahtungsstruktur verwendet werden. Die Leitungen können als Verdrahtungsschichten verwendet werden, um von außerhalb des Halbleiter-Package einen elektrischen Kontakt mit dem Halbleiterchip herzustellen und/oder einen elektrischen Kontakt mit anderen Halbleiterchips und/oder in dem Halbleiter-Package enthaltenen Komponenten herzustellen. Die Leitungen können Kontaktpads des Halbleiterchips an die externen Kontaktpads koppeln. Die Leitungen können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Jedes gewünschte Metall, beispielsweise Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer oder Metalllegierungen können als das Material verwendet werden. Die Leitungen brauchen nicht homogen oder nur aus einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in den Leitungen enthaltenen Materialien sind möglich. Zudem können die Leitungen über oder unter oder zwischen elektrisch isolierenden Schichten wie etwa zum Beispiel dielektrischen Polymerschichten angeordnet sein.
  • 1A veranschaulicht schematisch ein Halbleiter-Package 100 im Querschnitt und 1B zeigt eine Draufsicht auf das Halbleiter-Package 100. Der Querschnitt von 1A wurde entlang der gestrichelten Linie von 1B genommen. Das Halbleiter-Package 100 enthält einen Halbleiterchip 10 und einen auf dem Halbleiterchip 10 aufgebrachten Induktor 12, wobei der Induktor 12 mindestens eine Wicklung 14 umfasst. Ein Raum 16 innerhalb der mindestens einen Wicklung 14 ist mit einem magnetischen Material 18 gefüllt.
  • Insbesondere kann die mindestens eine Wicklung 14 (beispielsweise sind in 1A 2 Wicklungen dargestellt) in den Halbleiterchip 10 integriert werden. Dazu können eine oder mehrere Wicklungsgräben in einer ersten Hauptfläche des Halbleiterchips 10 generiert werden. Jeder einzelne der Wicklungsgräben kann eine beliebige gewünschte Geometrie und Abmessungen aufweisen, beispielsweise in Abhängigkeit von der gewünschten Stromlast und/oder der Magnetfeldstärke und/oder der Anwendung. Beispielhaft kann eine Breite eines Wicklungsgrabens etwa 2 μm, 5 μm, 10 μm oder mehr und eine Tiefe eines Wicklungsgrabens z. B. etwa 10 μm, 30 μm, 50 μm oder mehr betragen. Es kann ein Seitenverhältnis von z. B. 10 oder mehr erhalten werden. Der Wicklungsgraben und somit die Wicklungen 14 können z. B. eine kontinuierliche, spiralförmige Erstreckung aufweisen. Die Draufsichtsgestalt einer Wicklung 14 kann kreisförmig, vieleckig usw. sein. Die Wicklungen 14 bilden eine Spule, die als eine Induktanz, z. B. in HF-Einrichtungen, als ein Frequenzfilter oder in beliebigen anderen geeigneten Anwendungen verwendet werden kann. Weiterhin können mehrere Induktoren 12 oder Spulen in dem Halbleiterchip 10 ausgebildet oder mit ihm verbunden sein.
  • Der Wicklungsgraben kann mit einem beliebigen elektrisch leitenden Material gefüllt werden, z. B. einem Metall oder einem elektrisch leitenden Polymermaterial. Bei einer Ausführungsform kann der Wicklungsgraben beispielhaft mit Kupfer oder Aluminium gefüllt werden.
  • Es ist anzumerken, dass der Halbleiterchip 10 mit Chipkontaktpads 10A und 10B ausgestattet sein kann. Solche Chipkontaktpads sind in der Regel an eine in dem Halbleiterchip 10 ausgebildete, nicht dargestellte integrierte Schaltung und/oder die Wicklungen 14 des Induktors 12 gekoppelt. Selbstverständlich kann eine in dem Halbleiterchip 10 ausgebildete integrierte Schaltung auch durch chipinterne Verdrahtung elektrisch an die Wicklungen 14 des Induktors 12 gekoppelt sein.
  • Der Halbleiterchip 10 kann ein Loch, z. B. ein Durchgangsloch, umfassen, das den Raum innerhalb der mindestens einen Wicklung 14 umfasst, der mit dem magnetischen Material 18 gefüllt ist. Das Loch kann sich somit von einer ersten Hauptfläche zu einer gegenüberliegenden zweiten Hauptfläche des Halbleiterchips 10 erstrecken, und es kann sich in einer Mitte der Wicklungen 14 befinden. Zudem kann das Loch eine beliebige gewünschte Querschnittsgestalt aufweisen, wie etwa z. B. eine quadratische oder kreisförmige Gestalt.
  • Das Halbleiter-Package 100 umfasst weiterhin mindestens ein magnetisches Element 20, das sich in einem Abstand von dem Halbleiterchip 10 befindet. Bei dem Beispiel eines Halbleiter-Package 100, wie in 1A gezeigt, umfasst das Halbleiter-Package 100 zwei magnetische Elemente 20, wobei sich jedes einzelne in einem Abstand von dem Halbleiterchip 10 befindet, sodass sich die magnetischen Elemente 20 in einer entgegengesetzten Beziehung zueinander mit dem Halbleiterchip 10 dazwischen befinden. Die magnetischen Elemente 20 sind derart angeordnet, dass jedes einzelne von ihnen in Kombination mit dem in dem Raum 16 innerhalb der mindestens einen Wicklung 14 gefüllten magnetischen Material 18 einen Teil eines magnetischen Wicklungskerns darstellt. Die magnetischen Elemente 20 können aus einem weichmagnetischen Material bestehen, z. B. einem weichmagnetischen Material, das Fe, Ni, FeNi, FeSiB, Co, CoFe oder ein Ferritmaterial umfasst.
  • Das Halbleiter-Package 100 kann weiterhin einen aus einem Kapselungsmaterial ausgebildeten Kapselungskörper 30 umfassen, wobei das Kapselungsmaterial Seitenflächen des Halbleiterchips 10 bedeckt. Wie in dem Beispiel eines Halbleiter-Package 100 von 1A, 1B gezeigt, kann der Kapselungskörper 30 derart ausgelegt sein, dass er nur die Seitenflächen des Halbleiterchips 10 und nicht die erste und zweite Hauptfläche bedeckt. Das Kapselungsmaterial des Kapselungskörpers 30 kann aus einem unmagnetischen Material bestehen.
  • Das in den Raum innerhalb der mindestens einen Wicklung 14 gefüllte magnetische Material 18 kann ein weichmagnetisches Material umfassen. Insbesondere kann es ein Polymermaterial umfassen, in das magnetische Partikel wie etwa weichmagnetische Partikel eingebettet sind. Das Polymermaterial kann mit Ferritpartikeln wie etwa Zn-Ferrit-Partikeln gefüllt sein. Die magnetischen Partikel können eine mikroskopische oder nanoskopische Größe aufweisen.
  • Das in den Raum 16 innerhalb der mindestens einen Wicklung 14 gefüllte magnetische Material 18 könnte sich auch über eine oder beide der ersten und zweiten Hauptfläche des Halbleiterchips 10 derart erstrecken, dass es eine oder beide der ersten und zweiten Hauptfläche ganz oder teilweise bedeckt. Bei dem Beispiel eines Halbleiter-Package 100, wie in 1A gezeigt und wie in 2A bis 2K deutlich wird, bedeckt das magnetische Material 18 die erste Hauptfläche des Halbleiterchips 10 und die zweite Hauptfläche des Halbleiterchips 10. Zudem erstreckt es sich vollständig über eine untere Oberfläche des Halbleiter-Package 100 in dem Beispiel, wie in 1A gezeigt.
  • Das Halbleiter-Package 100 kann weiterhin eine elektrische Umverdrahtungsstruktur 40 mit mindestens einer strukturierten Metallschicht 41 und einer Polymerschicht 42 umfassen, wobei sich die Umverdrahtungsstruktur 40 über die erste Hauptfläche des Halbleiterchips 10 erstreckt. Die elektrische Umverdrahtungsstruktur 40 kann so ausgelegt sein, dass sie jedes einzelne der Kontaktpads 10A und 10B mit Lotkugeln 70 elektrisch verbindet, die auf einer oberen Oberfläche der Umverdrahtungsstruktur 40 aufgebracht sind. Wie in 1B gezeigt, sind die vier Lotkugeln 70 als ein Beispiel auf der oberen Oberfläche der Umverdrahtungsstruktur 40 angeordnet.
  • Wie in dem Beispiel eines Halbleiter-Package 100 von 1A zu sehen ist, kann die elektrische Umverdrahtungsstruktur 40 derart ausgelegt sein, dass sich das über der ersten Hauptfläche des Halbleiterchips 10 erstreckende magnetische Material 18 koplanar zu der Polymerschicht 42 angeordnet ist oder, mit anderen Worten, die oberen Oberflächen des magnetischen Materials 18 und der Polymerschicht 42 zueinander koplanar sind und untere Oberflächen des magnetischen Materials 18 und der Polymerschicht 42 mit der ersten Hauptfläche des Halbleiterchips 10 koplanar sind. Das magnetische Material 18 und die magnetischen Elemente 20 bilden zusammen einen magnetischen Wicklungskern, wie durch die beiden gestrichelten Linien mit Pfeilen angezeigt. Es kann auch vorgesehen sein, dass die magnetischen Feldlinien sich nur durch das magnetische Material 18 und die magnetischen Elemente 20 erstrecken.
  • 2A–2K veranschaulichen schematisch ein Verfahren zum Herstellen eines Halbleiter-Package 100, wie in 1A, 1B gezeigt. Zuerst werden mehrere Halbleiterchips 10, wie etwa die in 2A gezeigten, auf einem aus einem Halbleitermaterial hergestellten Wafer hergestellt. Der Halbleiter-Wafer kann Volumensilizium enthalten, in das integrierte Schaltungen eingebettet sein können. Chipkontaktpads 10A und 10B jedes einzelnen der Halbleiterchips 10 befinden sich auf einer ersten Hauptfläche des Halbleiter-Wafers. Auf die integrierten Schaltungen kann über die Chipkontaktpads 10A und 10B elektrisch zugegriffen werden. Die Chipkontaktpads 10A und 10B können aus einem Metall, beispielsweise Aluminium oder Kupfer, hergestellt sein und können eine beliebige gewünschte Gestalt und Größe besitzen. In der Regel ist je nach der integrierten Schaltung jedes funktionelle Chipgebiet mit mehreren Chipkontaktpads 10A und 10B versehen. Die integrierten Schaltungen und die Chipkontaktpads 10A und 10B werden während der sogenannten Frontend-Waferverarbeitung auf Waferebene ausgebildet.
  • Wicklungsgräben und Löcher 15 können in jedem funktionellen Chipgebiet auf Waferebene ausgebildet werden. Die Produktion der Wicklungsgräben und Löcher 15 kann auf viele unterschiedliche Weisen bewirkt werden, die unter anderem von dem Material des Wafer abhängen. Beispielsweise kann RIE (Reactive Ion Etching-Reaktives Ionenätzen) oder elektrochemisches Ätzen verwendet werden, um die Wicklungsgräben und Löcher 15 zu erzeugen. Anstelle des elektrochemischen Ätzens oder des RIE-Ätzens können andere Loch- oder Grabenausbildungstechniken für die Herstellung der Gräben und Löcher 15 eingesetzt werden. Beispielsweise können zu diesem Zweck alle in der Mikromechanik bekannten Ausbildungsverfahren verwendet werden, wie etwa beispielsweise Bohren, Laserbohren, Ultraschallbohren oder Sandstrahlen.
  • Beispielhaft kann der Wafer eine Dicke im Bereich von 25–2000 μm und optional innerhalb des Bereichs von 50–250 μm besitzen. Die Löcher 15 können einen Durchmesser innerhalb des Bereichs von 2–200 μm und optional innerhalb des Bereichs von 30–100 μm, z. B. 40–60 μm oder etwa 50 μm, besitzen. Das Verhältnis von Lochlänge zu Lochdurchmesser (Seitenverhältnis) kann innerhalb des Bereichs von 2–1000 liegen, und optional können relativ große Seitenverhältnisse über z. B. 5, 10 oder sogar 100 verfügbar sein. Es ist anzumerken, dass das Loch 15 ein Sackloch oder ein Durchgangsloch sein kann. In der Regel erstreckt sich das Loch 15 zumindest in einem Raum innerhalb des Wicklungsgrabens. Die Tiefe des Lochs 15 kann z. B. größer oder gleich der Tiefe des Wicklungsgrabens sein.
  • Ein elektrisch leitendes Material wird in den Wicklungsgraben eingeführt, um die Wicklungen 14 des Induktors 12 auszubilden (1A). Bei einer Ausführungsform kann das elektrisch leitende Material durch galvanisches Plattieren eingeführt werden, wobei eine Keimschicht in dem Verdrahtungsgraben abgeschieden werden kann und eine weitere Schicht galvanisch auf der Keimschicht abgeschieden werden kann. Die weitere Schicht kann z. B. aus Kupfer bestehen und kann eine Dicke besitzen, um den Verdrahtungsgraben vollständig zu füllen. Als Alternative zum galvanischen Plattierungsprozess kann ein stromloser Plattierungsprozess wie etwa eine stromlose Nickel-Palladium-Plattierung verwendet werden. Stromlose Plattierung wird in der Technik auch als chemische Plattierung bezeichnet. Weiterhin können andere Abscheidungsverfahren wie etwa physikalische Abscheidung aus der Dampfphase (PVD), chemische Abscheidung aus der Dampfphase (CVD), Sputtern oder Drucken verwendet werden, um den Wicklungsgraben mit einem elektrisch leitenden Material zu füllen.
  • Die funktionellen Chipgebiete des Halbleiter-Wafer können dann zu den Halbleiterchips 10 vereinzelt werden, indem der Wafer zersägt wird und dadurch mehrere Halbleiterchips 10 erhalten werden.
  • Um die Halbleiterchips 10 zu kapseln, kann ein (temporärer) Träger 50 vorgesehen sein, wie in 2A dargestellt. Der Träger 50 kann eine Platte sein, die aus einem starren Material besteht, beispielsweise einem Metall, einer Metalllegierung, Silizium, Glas oder Kunststoff. Der Träger 50 kann mindestens eine flache Oberfläche besitzen, und ein nicht gezeigtes Klebeband, beispielsweise ein doppelseitiges Klebeband, kann auf diese Oberfläche des Trägers 50 laminiert werden. Komponenten des herzustellenden Halbleiterbauelements können auf diesem Klebeband platziert werden. Die Gestalt des Trägers 50 ist nicht auf irgendeine geometrische Gestalt beschränkt, beispielsweise kann der Träger 50 rund oder quadratisch sein. Der Träger 50 kann eine beliebige angemessene Größe besitzen. Somit kann der gegossene Körper (oftmals auch als „gegossener rekonfigurierter Wafer” bezeichnet), der auf der Basis des Trägers 50 ausgebildet wird, z. B. scheibenförmig sein mit einem Durchmesser von z. B. 200 oder 300 mm, oder kann eine beliebige andere Gestalt wie etwa eine vieleckige Gestalt mit den gleichen oder anderen seitlichen Abmessungen besitzen.
  • Die Halbleiterchips 10 werden auf dem Träger 50 platziert, wie in 2A gezeigt, wo nur ein Halbleiterchip 10 gezeigt ist. Der Halbleiterchip 10 kann auf dem Klebeband fixiert werden. Alternativ kann ein Klebstoffmaterial oder irgendein anderes adhäsives Material oder mechanisches Befestigungsmittel (wie etwa eine Klemmeinrichtung oder ein Vakuumgenerator) mit dem Träger 50 assoziiert sein und zum Fixieren des Halbleiterchips 10 verwendet werden. Die Halbleiterchips 10 können auf dem Träger 50 in einem Array angeordnet sein, wobei der Abstand zwischen benachbarten Halbleiterchips 10 gemäß der gewünschten Grundfläche des herzustellenden Halbleiter-Package bestimmt werden kann. Der Abstand zwischen benachbarten Halbleiterchips 10 kann z. B. im Bereich von 0,25 mm und 10 mm liegen. Es ist anzumerken, dass in allen 2A–2K nur eine Teilsektion eines Trägers 50 und des gegossenen Körpers dargestellt ist, d. h., in der Praxis werden in der Regel viel mehr als zwei Halbleiterchips 10 (z. B. einige dutzende oder mehr als hundert davon) auf dem Träger 50 platziert.
  • Die Halbleiterchips 10 werden auf dem Träger 50 in größeren Beabstandungen neu angeordnet, als sie sich zuvor in der Waferverbindung befunden haben. Die Halbleiterchips 10 können auf ein und demselben Halbleiter-Wafer hergestellt worden sein, können aber alternativ auf verschiedenen, gleichen oder ungleichen Halbleiter-Wafern hergestellt worden sein. Zudem können die Halbleiterchips 10 physisch identisch ausgebildet sein, können aber auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen. Die Halbleiterchips 10 können über dem Träger 50 angeordnet sein, wobei ihre ersten Hauptflächen die Chipkontaktpads 10A und 10B, die dem Träger 50 zugewandt sind, enthalten. In diesem Fall können die ersten Hauptflächen und die Chipkontaktpads 10A und 10B mit dem Klebeband oder dem Träger 50 in direktem Kontakt stehen. Die Halbleiterchips 10 können mittels einer Pick-and-Place-Maschine auf dem Träger 50 platziert werden.
  • Nach dem Anbringen der Halbleiterchips 10 auf dem Träger 50 werden magnetische Elemente 20 auf dem Träger 50 platziert. Die magnetischen Elemente 20 können aus weichmagnetischen Elementen bestehen, die aus Fe, Ni, FeNi, FeSiB, Co, CoFe oder Ferritmaterialien hergestellt sind. Die magnetischen Elemente 20 können in einer entgegengesetzten Beziehung zueinander auf zwei gegenüberliegenden seitlichen Seiten des Halbleiterchips 10 und in einem seitlichen Abstand von jeweiligen Seitenflächen der Halbleiterchips 10 platziert sein.
  • Nach dem Anbringen der Halbleiterchips 10 und der magnetischen Elemente 20 auf dem Träger 50 werden sie unter Ausbildung eines gegossenen Körpers 30 mit einem Kapselungsmaterial gekapselt, wie in 2B dargestellt. Das Kapselungsmaterial kann die oberen Hauptflächen der Halbleiterchips 10 und auch die Seitenflächen der Halbleiterchips 10 ganz oder teilweise bedecken, und das Kapselungsmaterial kann die magnetischen Elemente 20 auf allen Seiten vollständig bedecken. Die Spalte zwischen den Halbleiterchips 10 können ebenfalls mit dem Kapselungsmaterial gefüllt werden. Das Kapselungsmaterial kann aus einem herkömmlichen Kapselungsmaterial wie z. B. einem Epoxidharzmaterial bestehen. Beispielsweise kann das Kapselungsmaterial eine duroplastische oder wärmehärtende Formmasse sein. Insbesondere kann das Kapselungsmaterial aus einem unmagnetischen Material bestehen.
  • Nach dem Härten liefert das Kapselungsmaterial dem Array aus Halbleiterchips 10 Stabilität. Verschiedene Techniken können eingesetzt werden, um die Halbleiterchips 10 mit dem Kapselungsmaterial zu bedecken. Das Kapselungsmaterial kann beispielsweise durch Formpressen, Spritzgießen, Granulatgießen, Pulversintern oder -gießen oder Liquid Molding aufgebracht werden.
  • Wie in 2A und 2B gezeigt, können die vertikalen Größen der Halbleiterchips 10, der Löcher 15 und der magnetischen Elemente 20 derart gewählt werden, dass die vertikale Größe der Halbleiterchips 10 größer ist als die vertikale Größe der magnetischen Elemente 20 und die vertikale Größe der Löcher 15 der vertikalen Größe der magnetischen Elemente 20 entspricht. Dies gestattet in einem nächsten Schritt, der in 2C gezeigt ist, den Formkörper 30 und den Halbleiterchip 10 von oben teilweise zurückzuschleifen, und dadurch die Löcher 15 zu öffnen. Das Zurückschleifen wird hinunter bis zu den oberen Oberflächen der magnetischen Elemente 20 durchgeführt. Der Schleifprozess kann auf unterschiedliche Weisen erfolgen, von denen eine mechanisches Polieren oder chemisch-mechanisches Polieren (CMP) sein kann.
  • Im nächsten Schritt wird, wie in 2D gezeigt, ein magnetisches Material 60 auf den zweiten Hauptflächen der Halbleiterchips 10 und auf dem gegossenen Körper 30 aufgebracht und in die Löcher 15 gefüllt. Es kann möglich sein, die ganze Rückseite des gegossenen Körpers 30, insbesondere den ganzen rekonfigurierten Wafer, mit dem magnetischen Material 60 zu bedecken. Alternativ können nur jene Teile des gegossenen Körpers 30 mit dem magnetischen Material 60 bedeckt werden, die zu Halbleiter-Packages 100 wie etwa dem in 1A gezeigten hergestellt werden sollen. Das magnetische Material 60 kann z. B. durch Drucken, Schablonendruck, Siebdruck, Tintenstrahldruck oder andere geeignete Drucktechnologien aufgebracht werden.
  • Danach kann, wie in 2E gezeigt, der Träger 50 entfernt werden und der gegossene Körper 30 kann zum Herstellen einer elektrischen Umverdrahtungsstruktur 40 im nächsten Schritt mit der Oberseite nach unten gedreht werden.
  • Die 2F und 2G zeigen eine Querschnittsdarstellung des gegossenen Körpers 30 (2F) und eine Draufsicht auf den gegossenen Körper 30 (2G) nach einem ersten Schritt des Generierens einer elektrischen Umverdrahtungsstruktur 40. Eine erste Dielektrikumsschicht 42.1 wird auf der ganzen Oberfläche des gegossenen rekonfigurierten Wafer abgeschieden, wonach die erste Dielektrikumsschicht 42.1 in Bereichen geöffnet wird, wo sich die Kontaktpads 10A und 10B befinden, und dann werden die geöffneten Abschnitte mit einem metallischen Material gefüllt und elektrische Bahnen 41 werden generiert, die an den metallisierten Öffnungen beginnen und an Kantenpositionen des gegossenen Körpers enden. Die erste Dielektrikumsschicht 42.1 kann aus einem Polymer wie etwa Polyimid hergestellt werden und kann aus einer Gasphase abgeschieden werden. Die Öffnungen in der ersten Dielektrikumsschicht 42.1 können beispielsweise durch Einsatz von photolithographischen Verfahren und/oder Ätzverfahren hergestellt werden. Das metallische Material kann durch galvanische Abscheidung in den Öffnungen abgeschieden werden, und auch die metallischen Bahnen 41 können durch galvanische Abscheidung hergestellt werden.
  • Die 2H und 2I zeigen das Ergebnis nach dem zweiten Schritt der Fabrikation der elektrischen Umverdrahtungsstruktur 40. 2H zeigt eine Querschnittsansicht entlang der Linie H-H von 2I. Im zweiten Schritt wird eine zweite Dielektrikumsschicht 42.2 auf der ganzen Oberfläche des gegossenen Körpers abgeschieden. Die zweite Dielektrikumsschicht 42.2 kann auf die gleiche Weise wie die erste Dielektrikumsschicht 42.1 hergestellt werden. Nach dem Abscheiden der zweiten Dielektrikumsschicht 42.2 werden Öffnungen über Endabschnitten der elektrischen Bahnen 42.2 ausgebildet, und danach werden die Öffnungen mit einem metallischen Material gefüllt. Weiterhin wird eine große quadratische Öffnung in der zweiten Dielektrikumsschicht 42.2 und der darunter liegenden ersten Dielektrikumsschicht 42.1 ausgebildet, wobei die Öffnung in der in 2I gezeigten Draufsicht zu sehen ist, und die Öffnung wird derart generiert, dass sie die oberen Oberflächen der magnetischen Elemente 20 und des Lochs 15 exponiert.
  • In einem nächsten Schritt wird, wie in 2J und 2K gezeigt, ein magnetisches Material 60 in die großen Öffnungen gefüllt, sodass magnetische Wicklungskerne generiert werden. 2J zeigt eine Querschnittsansicht entlang der Linie J-J von 2K. Das magnetische Material 60 kann aus einem mit weichmagnetischen Partikeln gefüllten Polymer bestehen. In einem letzten Schritt werden Lotkugeln 70 auf den metallisierten Öffnungen abgeschieden, was zu einem Halbleiter-Package führt, wie bereits in 1A gezeigt.
  • Die 3A und 3B zeigen ein weiteres Beispiel eines Halbleiter-Package in einer Querschnittsansicht (3A) und einer Teilschnittansicht (3B) innerhalb einer horizontalen Ebene des Induktors. Die Querschnittsansicht von 3A, die die Löcher 316.1 und 316.n zeigt, wurde entlang der Linie A-A von 3B genommen. Das Halbleiter-Package 300 der 3A und 3B ist ähnlich dem Halbleiter-Package 100 der 1A, 1B mit Ausnahme der folgenden Unterschiede. Das Halbleiter-Package 300 umfasst keine in einem seitlichen Abstand zu Seitenflächen des Halbleiterchips angeordnete magnetische Elemente 20. Stattdessen umfassen das Halbleiter-Package 300 einen Halbleiterchip 310, der mehrere Löcher 316 umfasst, wobei die mehreren Löcher 316 ein zentrales Loch 316.1 und nicht-zentrale Löcher 316.n umfassen. Das Halbleiter-Package 300 umfasst einen auf den Halbleiterchip 310 aufgebrachten Induktor 312, wobei der Induktor 312 mindestens eine Wicklung 314 umfasst. Das zentrale Loch 316 umfasst einen Raum innerhalb der mindestens einen Wicklung 314, der mit einem magnetischen Material gefüllt ist. Die anderen nicht-zentralen Löcher 316.n können ebenfalls mit dem magnetischen Material gefüllt sein, wodurch mehrere magnetische Wicklungskerne generiert werden, wie durch die gestrichelten Linien in 3A angezeigt. Das Halbleiter-Package 300 kann auch einen Kapselungskörper 330 und eine elektrische Umverdrahtungsstruktur 340 umfassen, auf eine erste Hauptfläche des Halbleiterchips 310 aufgebracht, und Lotkugeln 370, auf exponierte metallisierte Abschnitte der Umverdrahtungsstruktur 340 aufgebracht.
  • Die 4A–4I veranschaulichen ein Verfahren zum Herstellen des Halbleiter-Package 300. Da die Fabrikationsprozedur der Prozedur wie oben in Verbindung mit 2A–2K umrissen ähnlich ist, werden nachfolgend nur die Unterschiede umrissen.
  • Im ersten Schritt werden mehrere Halbleiterchips 310 produziert, wobei jeder einzelne der Halbleiterchips 310 Kontaktpads 310A und 310B, einen Induktor 312, der mindestens eine Wicklung 314 umfasst, und mehrere Gräben 316 umfasst. Die mehreren Halbleiterchips 310 werden auf einem Träger 350 platziert, wie in 4A gezeigt. Auf diese Weise wird ein rekonfigurierter Wafer bereitgestellt.
  • In einem nächsten Schritt werden, wie in 4B gezeigt, die Halbleiterchips 310 mit einem Kapselungsmaterial bedeckt, um einen Kapselungskörper 330 herzustellen. Das Kapselungsmaterial kann wiederum aus einem standardmäßigen unmagnetischen Kapselungsmaterial bestehen.
  • In einem nächsten Schritt wird, wie in 4C gezeigt, der Kapselungskörper 330 teilweise von seiner Frontoberfläche entfernt, bis die Gräben 316 erreicht sind, sodass mehrere Löcher 316 produziert werden, wobei die Löcher 316 ein zentrales Loch 316.1 und mehrere nicht-zentrale Löcher 316.n umfassen.
  • In einem nächsten Schritt wird, wie in 4D gezeigt, eine Frontoberfläche des Kapselungskörpers 330 derart mit einem magnetischen Material 360 bedeckt, dass die Löcher 316 mit dem magnetischen Material 360 gefüllt sind und eine Schicht des magnetischen Materials 360 auf der Frontoberfläche der Halbleiterchips 310 und des Kapselungskörpers 330 abgeschieden ist. Das magnetische Material 360 kann aus einem magnetische Partikel einbettenden Polymermaterial bestehen.
  • In einem nächsten Schritt wird, wie in 4E gezeigt, der Träger 350 entfernt und der Kapselungskörper 330 wird mit der Oberseite nach unten gedreht.
  • In einem nächsten Schritt wird, wie in 4F und 4G gezeigt, eine elektrische Umverdrahtungsstruktur produziert. Dies kann dadurch geschehen, dass zuerst eine erste Dielektrikumsschicht 341.1 abgeschieden und darin Öffnungen ausgebildet werden, die sich über den Kontaktpads 310A und 310B befinden. Danach können die Öffnungen mit einem metallischen Material gefüllt werden. Danach können elektrische Bahnen 342 hergestellt werden, die sich von den metallisierten Öffnungen zu Kantenabschnitten auf der ersten Dielektrikumsschicht 341.1 erstrecken. Danach kann eine zweite Dielektrikumsschicht 341.2 auf der ersten Dielektrikumsschicht 341.1 abgeschieden werden, und danach können Öffnungen in der zweiten Dielektrikumsschicht 341.2 über Endabschnitten der metallischen Bahnen 342 ausgebildet werden. Danach kann ein zentraler Abschnitt der Dielektrikumsschichten über den Löchern 316 entfernt werden.
  • In einem nächsten Schritt kann, wie in 4H und 4I gezeigt, ein magnetisches Material 460 in den leeren Abschnitt der Dielektrikumsschichten gefüllt werden und Lotkugeln 370 können auf exponierten metallisierten Abschnitten der Umverdrahtungsstruktur 340 aufgebracht werden.
  • In 5A–C sind verschiedene Beispiele von Halbleiter-Packages dargestellt, wobei jedes einzelne eine Teilschnittansicht in einer horizontalen Ebene des Induktors zeigt. Die Beispiele zeigen verschiedene Anordnungen von mit einem magnetischen Material gefüllten Löchern. 5A zeigt ein erstes Beispiel, das den Induktor 312 und ein zentrales Loch 316.1, das einen Raum innerhalb des Induktors 312 umfasst, und ein zweites Loch 316.2 seitlich neben dem Induktor umfasst. 5B zeigt den Induktor 312, ein zentrales Loch 316.1 innerhalb des Induktors 312 und vier nicht-zentrale Löcher 316.n, auf den Ecken eines Quadrats angeordnet. 5C zeigt den Induktor 312, ein zentrales Loch 316.1 und acht Löcher 316.n, um den Umfang des Induktors 312 herum angeordnet.
  • Die 6A und 6B zeigen verschiedene Beispiele von Transformatoren, die jeweils eine Teilschnittansicht in einer horizontalen Ebene des Transformators zeigen, wie 3B, 4F–G und 5A–C. Der in 6A gezeigte Transformator 400 umfasst einen in einen Halbleiterchip 410 integrierten ersten länglichen Induktor 412, wobei die Induktorwicklungen 414 sechs Räume 416 umgeben, die mit einem magnetischen Material gefüllt sind. Innerhalb der gleichen horizontalen Ebene sind vier Induktoren 422 entlang einer langen Seite des länglichen Induktors 412 angeordnet. Jeder einzelne der Induktoren 422 besteht aus Wicklungen 424, wobei die Wicklungen 424 einen Raum 426 umgeben, der mit einem magnetischen Material gefüllt ist. Über und unter der Ebene, in der die Induktoren 412 und 422 angeordnet sind, ist nicht gezeigtes magnetisches Material vorgesehen, das mit dem in den Löchern 416 und 426 angeordneten magnetischen Material zusammenhängt, sodass dadurch magnetische Wicklungskerne ausgebildet werden.
  • Der Transformator 500, wie in 6B dargestellt, unterscheidet sich von dem Transformator 400 nur dadurch, dass die Löcher 416 des Transformators 400 mit einem mit magnetischem Material gefüllten länglichen Loch 436 kombiniert sind.
  • Wenngleich die Erfindung bezüglich einer oder mehrerer Implementierungen dargestellt und beschrieben worden ist, können an den dargestellten Beispielen Abänderungen und/oder Modifikationen vorgenommen werden. In besonderer Hinsicht auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten oder Strukturen (Baugruppen, Einrichtungen, Schaltungen, Systeme usw.) durchgeführt werden, sollen die verwendeten Ausdrücke (einschließlich einer Bezugnahme auf ein ”Mittel”), die zum Beschreiben solcher Komponenten verwendet werden, sofern nicht etwas anderes angegeben, einer beliebigen Komponente oder Struktur entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (die z. B. funktionell äquivalent ist).

Claims (22)

  1. Halbleiter-Package (100), das Folgendes umfasst: einen Halbleiterchip (10); einen auf dem Halbleiterchip aufgebrachten Induktor (12), wobei der Induktor mindestens eine Wicklung umfasst; und ein magnetisches Material (18), wobei ein Raum innerhalb der mindestens einen Wicklung mit dem magnetischen Material gefüllt ist, und ein magnetisches Element (20), das in einem Abstand von dem Halbleiterchip (10) angeordnet ist, sodass das magnetische Material (18) und das magnetische Element (20) einen Teil eines magnetischen Wicklungskerns darstellen.
  2. Halbleiter-Package (100) nach Anspruch 1, wobei der Raum ein Loch in dem Halbleiterchip (10) umfasst.
  3. Halbleiter-Package (100) nach Anspruch 1 oder 2, weiterhin umfassend ein aus einem Kapselungsmaterial ausgebildeten Kapselungskörper (30), wobei das Kapselungsmaterial Seitenflächen des Halbleiterchips (10) bedeckt.
  4. Halbleiter-Package (100) nach Anspruch 3, wobei das Kapselungsmaterial ein unmagnetisches Material aufweist.
  5. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) mehrere Löcher umfasst, einschließlich einem zentralen Loch und mehreren nicht-zentralen Löchern, wobei das zentrale Loch den Raum innerhalb der mindestens einen Wicklung umfasst, der mit dem magnetischen Material gefüllt ist.
  6. Halbleiter-Package (100) nach Anspruch 5, wobei jedes Loch der mehreren Löcher mit dem magnetischen Material gefüllt ist.
  7. Halbleiter-Package (100) nach Anspruch 5 oder 6, wobei mindestens ein Teil der nicht-zentralen Löcher bezüglich des zentralen Lochs symmetrisch angeordnet ist.
  8. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, wobei das magnetische Material ein Polymermaterial umfasst, in das magnetische Partikeln eingebettet sind.
  9. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, wobei das magnetische Element (20) ein weichmagnetisches Material umfasst.
  10. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, weiterhin umfassend zwei magnetische Elemente, die in einem Abstand von dem Halbleiterchip in einer entgegengesetzten Beziehung zueinander angeordnet sind.
  11. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, wobei magnetisches Material auch außerhalb der mindestens einen Wicklung angeordnet ist, sodass das magnetische Material in der Wicklung und das Material außerhalb der Wicklung mindestens einen Teil eines magnetischen Wicklungskerns bilden.
  12. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, weiterhin umfassend eine elektrische Umverdrahtungsstruktur (40) mit mindestens einer strukturierten Metallschicht und einer Polymerschicht, wobei sich die Umverdrahtungsstruktur (40) über einer Hauptoberfläche des Halbleiterchip (10) erstreckt.
  13. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) einen in einer Halbleiterchiphauptoberfläche vorgesehenen Wicklungsgraben umfasst, wobei der Wicklungsgraben mit einem Metallmaterial gefüllt ist, um die mindestens eine Wicklung auszubilden.
  14. Halbleiter-Package (100) nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Package einen Transformator umfasst, der den Induktor und einen zweiten Induktor umfasst, wobei der zweite Induktor eine zweite Wicklung umfasst, wobei ein Raum innerhalb der zweiten Wicklung mit dem magnetischen Material gefüllt ist und wobei die magnetischen Materialien des Induktors und des zweiten Induktors einen Teil eines magnetischen Wicklungskerns darstellen.
  15. Verfahren zum Herstellen eines Halbleiter-Package (100), wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleiterchips (10), wobei der Halbleiterchip einen Induktor (12) umfasst, wobei der Induktor mindestens eine Wicklung aufweist; Füllen eines magnetischen Materials (18) in einen Raum in der mindestens einen Wicklung; und Anordnen eines magnetischen Elements (20) in einem Abstand von dem Halbleiterchip (10), sodass das magnetische Material (18) und das magnetische Element (20) einen Teil eines magnetischen Wicklungskerns darstellen.
  16. Verfahren nach Anspruch 15, wobei der Halbleiterchip (10) mehrere Löcher umfasst, einschließlich einem zentralen Loch und mindestens einem nicht-zentralen Loch, wobei das Verfahren weiterhin das Füllen des magnetischen Materials (18) in das zentrale Loch und das mindestens eine nicht-zentrale Loch umfasst.
  17. Verfahren nach Anspruch 15 oder 16, das weiterhin Folgendes umfasst: Bereitstehen von mehr als dem einen Halbleiterchip; Aufbringen der mehreren Halbleiterchips auf einen Träger (50), wobei jeder Halbleiterchip (10) einen Induktor (12) enthält; Abscheiden eines unmagnetischen Kapselungsmaterials auf den mehreren Halbleiterchips, um einen Kapselungskörper (30) auszubilden; und Vereinzeln des Kapselungskörpers zu mindestens zwei Halbleiter-Packages.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Bereitstellen des einen oder der mehreren Halbleiterchips Folgendes umfasst: Bereitstehen eines Halbleiter-Wafers, der mehrere funktionale Chipgebiete umfasst; Aufbringen des Induktors (12) mit mindestens einer Wicklung auf jedes funktionale Chipgebiet; Generieren von mindestens zwei Löchern in jedes funktionale Chipgebiet, wobei eines der Löcher den Raum innerhalb der mit dem magnetischen Material zu füllenden Wicklung umfasst; und Trennen des Wafers in Halbleiterchips (10).
  19. Halbleiter-Package (100), das Folgendes umfasst: einen Halbleiterchip (10); einen in den Halbleiterchip integrierten Induktor (12), wobei der Induktor mindestens eine Wicklung umfasst; ein magnetisches Material (18), wobei der Halbleiterchip ein Loch umfasst, das sich durch die Wicklung erstreckt, wobei das Loch mit dem magnetischen Material gefüllt ist; und zwei in einem Abstand von dem Halbleiterchip und in einer entgegengesetzten Beziehung zueinander angeordnete magnetische Elemente (20), sodass das magnetische Material und die magnetischen Elemente Teile von magnetischen Wicklungskernen darstellen.
  20. Halbleiter-Package (100) nach Anspruch 19, wobei das Loch eines von mehreren Durchgangslöchern ist, das sich von einer ersten Hauptfläche des Halbleiterchips (10) zu einer gegenüberliegenden zweiten Hauptfläche des Halbleiterchips erstreckt.
  21. Halbleiter-Package (100) nach Anspruch 19 oder 20, weiterhin umfassend einen aus einem unmagnetischen Kapselungsmaterial ausgebildeten Kapselungskörper (30), wobei das Kapselungsmaterial Seitenflächen des Halbleiterchips bedeckt.
  22. Halbleiter-Package (100) nach einem der Ansprüche 19 bis 21, wobei das magnetische Material (18) ein Polymermaterial umfasst, in das magnetische Partikel eingebettet sind.
DE102013111157.2A 2012-10-09 2013-10-09 Halbleiter-Package und Verfahren zu dessen Herstellung Active DE102013111157B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/647,740 2012-10-09
US13/647,740 US8952489B2 (en) 2012-10-09 2012-10-09 Semiconductor package and method for fabricating the same

Publications (2)

Publication Number Publication Date
DE102013111157A1 DE102013111157A1 (de) 2014-04-10
DE102013111157B4 true DE102013111157B4 (de) 2016-08-04

Family

ID=50337133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013111157.2A Active DE102013111157B4 (de) 2012-10-09 2013-10-09 Halbleiter-Package und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US8952489B2 (de)
CN (1) CN103715181B (de)
DE (1) DE102013111157B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9870929B2 (en) * 2015-10-14 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Package structure, fan-out package structure and method of the same
DE102016114883B4 (de) 2015-11-04 2023-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Polymer-Basierte Halbleiterstruktur mit Hohlraum
US9711443B2 (en) * 2015-11-14 2017-07-18 Intel Corporation Magnetic alignment for flip chip microelectronic devices
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
CN116631989A (zh) * 2019-06-14 2023-08-22 华为数字能源技术有限公司 一种封装模块及金属板
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
CN113044802A (zh) * 2021-04-13 2021-06-29 北京航空航天大学 Mems器件真空封装结构及其制造工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011084014A1 (de) * 2010-10-07 2012-04-12 Infineon Technologies Ag Integrierte Schaltungen mit Magnetkerninduktoren und Verfahren zum Herstellen derselben

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167541A (ja) * 1997-08-26 1999-03-09 Toshiba Corp インダクタ装置
US6191468B1 (en) * 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
JP3851320B2 (ja) * 2004-03-25 2006-11-29 Ｔｄｋ株式会社 回路装置及びその製造方法
WO2006074477A2 (en) * 2005-01-10 2006-07-13 Ixys Corporation Integrated packaged device having magnetic components
US8120173B2 (en) * 2005-05-03 2012-02-21 Lockheed Martin Corporation Thin embedded active IC circuit integration techniques for flexible and rigid circuits
WO2007023327A1 (en) * 2005-08-24 2007-03-01 Infineon Technologies Ag Magnetically alignable semiconductor chip and rewiring substrate and a method for magnetically aligning the semiconductor chip and the rewiring substrate
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
JP2009260141A (ja) * 2008-04-18 2009-11-05 Panasonic Corp インダクタ素子を備えた半導体装置
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US20100230784A1 (en) * 2009-03-16 2010-09-16 Triune Ip Llc Semiconductor Packaging with Integrated Passive Componentry
US10107875B2 (en) * 2009-11-30 2018-10-23 Infineon Technologies Ag GMR sensor within molded magnetic material employing non-magnetic spacer
US8513771B2 (en) * 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8664745B2 (en) * 2010-07-20 2014-03-04 Triune Ip Llc Integrated inductor
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
US8803283B2 (en) * 2012-09-27 2014-08-12 Intel Corporation Vertical meander inductor for small core voltage regulators

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011084014A1 (de) * 2010-10-07 2012-04-12 Infineon Technologies Ag Integrierte Schaltungen mit Magnetkerninduktoren und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
DE102013111157A1 (de) 2014-04-10
US8952489B2 (en) 2015-02-10
US20140097514A1 (en) 2014-04-10
CN103715181A (zh) 2014-04-09
CN103715181B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
DE102013111157B4 (de) Halbleiter-Package und Verfahren zu dessen Herstellung
DE102011050228B4 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages mit Induktionsspule
DE102011084014B4 (de) Halbleiterbauelemente mit Magnetkerninduktoren und Verfahren zum Herstellen derselben
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102013108352B4 (de) Integriertes System
DE102011000836B4 (de) Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102011122923B3 (de) Induktor und Verfahren zur Herstellung einer Schaltung mit demselben
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102018130254A1 (de) Halbleiterpakete und -verfahren zur bildung derselben
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102012108305A1 (de) Sensorbauelement und Verfahren
DE102012107696A1 (de) Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014111829A1 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102010037292A1 (de) Anordnung und Herstellungsverfahren
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102010036978A1 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE102013114155B4 (de) Verfahren zum Herstellen einer Chipanordnung und Chipanordnungen
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative