KR100723032B1 - 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 - Google Patents
고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 Download PDFInfo
- Publication number
- KR100723032B1 KR100723032B1 KR1020050098595A KR20050098595A KR100723032B1 KR 100723032 B1 KR100723032 B1 KR 100723032B1 KR 1020050098595 A KR1020050098595 A KR 1020050098595A KR 20050098595 A KR20050098595 A KR 20050098595A KR 100723032 B1 KR100723032 B1 KR 100723032B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- horizontal
- metal layer
- vertical
- Prior art date
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 50
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 238000000206 photolithography Methods 0.000 claims description 38
- 238000007747 plating Methods 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 230000013011 mating Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000010949 copper Substances 0.000 description 14
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical group [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000007667 floating Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- -1 gold ions Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
인덕터는 상하로 관통하는 복수의 비아 홀을 포함하며 절연 특성을 갖는 기판, 비아 홀에 충진되는 수직 도선부 및 기판의 상면 및 저면에서 각각 다른 수직 도선부를 연결하여 수직 도선부와 함께 하나의 코일 구조를 형성하는 수평 도선부를 포함한다. 코일 구조가 기판 상에서 평면 구조를 갖지 않고, 기판을 통과하는 입체 구조를 갖기 때문에 우수한 품질 계수를 갖는 인덕터를 제작할 수가 있다. 또한, 코일 구조가 기판에 부분적으로 수용되어 있기 때문에 내구성을 가지며, 인덕터를 포함하는 기판은 패키징 커버로 사용함으로써 패키징을 동시에 구현할 수도 있다.
인덕터, 패키징
Description
도 1은 종래의 IC 소자에 사용되는 인덕터를 설명하기 위한 사진이다.
도 2는 본 발명의 일 실시예에 따른 인덕터를 설명하기 사시도이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인덕터의 제조방법을 설명하기 위한 부분 절개 사시도들이다.
도 9는 본 발명의 일 실시예에 따른 인덕터를 설명하기 사시도이다.
도 10 내지 도 17은 본 발명의 일 실시예에 따른 인덕터 및 인턱터의 제조방법을 설명하기 단면도들이다.
도 18은 본 발명의 일 실시예에 따른 인덕터 및 패키징 구조를 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 인덕터 및 패키징 구조를 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100：인덕터 110：기판
120：수직 도선부 130：제1 수평 도선부
140：제2 수평 도선부 150：전극부
200：패키징 구조 210：베이스 기판
220：소자 300：인덕터
310：상부 기판 314：캐버티
320：수직 도선부 330, 340：제1 및 제2 수평 도선부
본 발명은 인덕터(inductor)에 관한 것이다. 보다 자세하게는, 본 발명은 미세한 크기 및 고효율성을 가지는 나선형 인덕터 및 그 인덕터의 제조방법에 관한 것이며, 고효율 인덕터를 패키징 요소로 이용한 소자 패키지 구조에 관한 것이다.
인덕터는 저항, 콘덴서, 전자관, 트랜지스터, 전원 등과 함께 전기회로를 이루는 가장 중요한 부품 가운데 하나로서, 구리나 알루미늄 등을 나사 모양으로 여러 번 감은 권선(coil) 구조를 갖는다. 인덕터는 전류의 변화량에 비례해 전압을 유도함으로써 전류의 급격한 변화를 억제하는 기능을 한다. 이때 회로에 흐르고 있는 전류의 변화에 따라 전자기유도로 생기는 역기전력(逆起電力)의 비율, 또는 권선에 흐르는 시간의 변화량과 권선에 발생하는 기전력의 비를 인덕턴스(inductance)라고 한다. 인덕터의 기호는 자기적인 결합을 뜻하는 링키지(linkage)의 머리글자를 따서 알파벳 'L'로 표시한다.
인덕터에 전류가 흐르고 있을 때 인덕터의 한쪽을 갑자기 끊어 버리면, 전류 는 순식간에 0이 되면서 매우 높은 전압이 발생하고, 이로 인해 끊어진 회로 부위에는 스파크가 일어난다. 이런 원리를 이용해 인덕터는 각종 전자제품, 발진회로, 전원회로의 전류저장소자 등에서 전류의 급격한 변화를 막고, 전기 잡음을 걸러내는 필터 등으로 사용된다.
일반적으로 집적회로(IC)나 통신용 MMIC에서도 인덕터가 사용되고 있다. 특히, 최근에는 SoC(System on Chip) 관련 기술이 등장하면서 여러 소자를 하나의 칩에 단일화하는 패키징 기술이 개발되고 있고, 이에 미세한 구조를 가지면서도 제조 비용이 저렴하고 우수한 특성을 가지는 인덕터가 필요로 되고 있다.
도 1은 종래의 IC 소자에 사용되는 인덕터를 설명하기 위한 사진이다.
도 1을 참조하면, 종래의 인덕터는 기판 상에서 부양된 구조를 가지며, 대략 사각형의 코일 구조를 갖는다. 평면 상에서 코일 구조를 구현하기 위해서 코일 구조 중 일부는 상하로 이격된 구조를 가지며 교차하고 있다.
이 외에도 칩 상에서는 다양한 구조의 인덕터가 제공될 수 있다. 하지만, 종래의 인덕터들은 설계공간 활용도에 대비하여 낮은 품질 계수(Quality factor; Q)를 가지며, 코일 구조를 갖기 때문에 다른 소자에 비해 제작이 어렵다. 특히, 하나의 웨이퍼 상에 여러 소자를 구현해야 하는 경우, 인덕터에 의해서 다른 소자를 함께 만드는 공정 자체가 어려워질 수 있으며, 소자의 패키징 구현 시에도 어려움이 있다. 또한, 도 1에 나타난 바와 같이, 인덕터의 코일 구조는 이격된 공간을 갖기 때문에 고난이도의 공정이 필요로 하고, 구조물을 부양하기 위한 습식 식각을 진행할 때에도 점착이 발생하는 문제점이 있다. 게다가, 부양된 구조물은 외부의 충격으로부터 파손되기가 쉬워 낮은 견고성이 문제가 되기도 한다.
본 발명은 상술한 문제점을 극복하기 위한 것으로서, 본 발명의 일 목적은 초소형화를 구현할 수 있으며 우수한 특성을 가지는 인덕터 및 그 제조방법을 제공하는 것이다.
본 발명의 일 목적은 설계공간 활용도에 대비하여 높은 품질 계수를 가지며, 제작이 쉬우면서도 저렴한 인덕터 및 그 제조방법을 제공하는 것이다.
본 발명의 일 목적은 외부의 충격에 대해서 내구성을 가지며, 패키징 및 칩 설계가 용이한 인덕터 및 그 제조방법을 제공하는 것이다.
본 발명의 일 목적은 인덕터와 다른 소자와의 병행이 용이하며 인덕터의 설치와 함께 패키징이 동시에 완료되는 인덕터 및 패키징 구조를 제공하는 것이다.
상술한 본 발명의 목적들을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 인덕터는 기판을 입체적으로 통과하는 수평 도선부 및 수직 도선부를 포함한다. 인덕터를 제조하기 위해서, 우선적으로 복수의 비아 홀(via hole)을 형성하며, 비아 홀에 도전성 재질을 충진하여 기판의 상하를 전기적으로 연결하는 수직 도선부를 형성한다. 여기서, 기판은 수직 도선부 및 수평 도선부에 대해 절연 특성을 갖는 것이 바람직하며, 이를 위해서 고저항성 실리콘(HRS)을 재질로 사용하던지 기판의 표면에 별도의 절연 처리를 할 수가 있다.
수직 도선부를 형성한 후, 상하로 노출되는 수직 도선부의 단부를 수평 도선부로 연결할 수 있다. 수평 도선부는 수직 도선부를 연결하여 하나의 코일 구조를 형성하기 위한 것으로서, 일반적으로 서로 대향하는 수직 도선부를 차례로 번갈아 가면서 연결하여 거의 사각의 단면을 갖는 코일 구조를 형성할 수가 있다. 비아 홀이 균일한 간격을 두고 2열로 배치되면, 기판의 상면 및 저면에서 각각 수평 도선부는 평행 구조를 갖는다. 하지만, 비아 홀 간의 간격이 불규칙한 경우에는 수평 도선부는 평행이 아닌 이와 유사한 구조로 형성될 수도 있다.
앞서 언급한 바와 같이, 수직 도선부 및 수평 도선부에 의해서 하나의 코일 구조를 형성할 수 있으며, 코일 구조는 그 양 단을 동일 또는 다른 기판의 회로와 연결하여 인덕터로서 기능할 수가 있다. 인덕터는 기판을 몸체로 이용하여 입체 구조를 형성하기 때문에, 외부 충격에 대해서 안정된 구조를 가지며, 설계공간 활용도에 대비하여 높은 품질 계수를 얻을 수가 있고, 고난이도의 공정을 요구하지 않기 때문에 저렴하면서도 간단하게 제작할 수가 있다. 특히, 상기 인덕터의 기판을 패키징의 커버로 이용하면, 인덕터의 장착과 함께 패키징을 완료할 수 있기 때문에 패키징 설계를 매우 용이하게 할 수도 있다.
수평 도선부를 형성하기 위해서는 증착, 스퍼터링 등과 같이 종래의 방법을 사용할 수가 있다. 수직 도선부 형성은 도금을 이용한 방법을 사용하고 있으며, 도금을 이용한 인덕터의 제조방법을 다음과 같다.
우선, 고저항성 재질로 이루어진 기판의 저면에 하부 시드 금속층을 형성한다. 기판은 수직 및 수평 도선부와 직접 접하기 때문에 전기적으로 절연 특성을 갖는 것이 좋으며, 이 중 고저항 실리콘과 같은 고저항성 재질을 이용할 수 있다.
건식 식각 공정을 이용하여 기판의 상면으로부터 하부 시드 금속층까지 기판을 식각하여 복수의 비아 홀을 2열로 형성한다. 여기서, 2열이라 함은 서로 평행하게 직선으로 배열되는 경우 외에도 직선은 아니더라도 지그재그인 경우와 같이 대략 열을 맞추어 배치된 경우도 포함한다고 할 것이다. 비아 홀을 형성한 다음, 하부 시드 금속층을 매개로 하는 전해 도금을 이용하여 비아 홀 내에 수직 도선부를 형성할 수 있다. 대체로 Cu(구리), Au(금)를 이용하여 도금을 수행할 수 있으며, 도금 금속으로는 주로 구리로 채우고 도금이 가능한 금속은 모두 가능하며 하부 시드 금속층에서부터 비아 홀 내로 성장하여 비아 홀 입구까지 도달할 수 있다. 경우에 따라서는, 도금 금속을 성장시킨 후, CMP(chemical mechanical polishing) 공정 등을 통해 기판 및 도금 금속의 상부를 제거하는 평탄화 공정을 수행할 수도 있다.
제1 수평 도선부도 도금으로 형성하기 위해서 기판의 상면에도 역시 상부 시드 금속층을 형성하고, 사진 식각 공정을 통해서 상부 시드 금속층의 상면에 제1 수평 도선부를 형성하기 위한 제1 사진 식각 패턴을 제작한다. 이때, 제1 사진 식각 패턴은 2열로 배치된 수직 도선부 중 서로 대향하는 2개를 짝지어 차례로 연결하는 패턴 공간을 가질 수 있다. 제1 사진 식각 패턴을 형성한 후, 전해 도금을 통해 상부 시드 금속층 상에 제1 수평 도선부를 형성한다. 그리고, 제1 사진 식각 패턴을 제거하여 제1 수평 도선부 주변을 정리할 수 있으며, 제1 사진 식각 패턴이 제거됨에 따라 그 하부에서 노출되는 상부 시드 금속층을 제거하여 제1 수평 도선 부를 전기적으로 분리시킬 수가 있다.
역시, 제2 수평 도선부를 형성하기 위해서 상기와 같이 도금이 진행될 수 있다. 다만, 이미 하부 시드 금속층이 있기 때문에 하부 시드 금속층을 이용하여 제2 수평 도선부를 형성할 수 있다. 제2 수평 도선부는 수직 도선부 중 제1 수평 도선부에 의해서 연결되지 않은 2개를 짝지어 차례로 연결함으로써 수직 도선부 및 수평 도선부를 하나로 연결하는 코일 구조를 제공할 수 있다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 인덕터를 설명하기 사시도이다.
도 2를 참조하면, 인덕터(100)는 기판(110), 수직 도선부(120), 수평 도선부(130, 140) 및 전극부(150)를 포함한다. 수직 도선부(120)는 기판(110)의 몸체를 관통하여 상면 및 저면에서 노출되며, 수평 도선부(130, 140)는 노출된 수직 도선부(120)를 전기적으로 연결하여 하나의 코일 구조(105)를 제공한다.
기판(110)은 수직 도선부(120) 및 수평 도선부(130, 140)와 직접 접촉을 하기 때문에 절연 특성을 갖는 것이 바람직하다. 본 실시예에서는 기판(110)이 고저항 실리콘으로 형성되어 절연 특성이 있지만, 다르게는 표면에 절연 처리를 하여 절연 특성을 가질 수도 있다. 기판(110)에는 여러 개의 비아 홀(112)이 2열로 형성되며, 각 비아 홀(112)은 기판(110)의 몸체를 상하로 관통하는 구조를 갖는다.
수직 도선부(120)는 도금 또는 증착 등의 방법을 통해서 비아 홀(112) 내에 충진된다. 도금으로 형성하는 경우, 수직 도선부(120)는 구리(Cu) 또는 금(Au)을 재질로 이용하며, 기판(110) 내에서 규칙적인 간격을 형성하며 나란하게 제공될 수 있다.
또한, 수직 도선부(120)는 수평 도선부(130, 140)에 의해서 전기적으로 연결된다. 도시된 바에 따르면, 상면에 있는 수평 도선부(130)는 2열로 배치된 수직 도선부(120) 중 서로 대향하면서 비스듬히 마주보는 수직 도선부와 짝지어 연결한다. 반면, 저면에 있는 수평 도선부(140)는 바로 마주보는 수직 도선부(120)를 짝지어 연결한다. 따라서, 여러 개의 수직 도선부(120)가 수평 도선부(130, 140)에 의해서 하나로 연결되며, 수직 도선부(120) 및 수평 도선부(130, 140)가 하나의 코일 구조(105)를 형성한다. 수평 도선부(130, 140) 역시 도금 또는 증착 등의 방법에 의해서 만들어질 수 있으며, 도금의 경우 구리(Cu) 또는 금(Au) 등을 재질로 형성될 수 있다. 수평 도선부(130, 140)는 수직 도선부(120)를 연결하여 코일 구조(105)를 형성하며, 수직 도선부(120)를 차례로 번갈아 가면서 연결하여 거의 사각의 단면을 갖는 코일 구조(105)를 형성한다.
코일 구조(105)의 양단에는 전극부(150)가 제공된다. 전극부(150)는 인덕터를 동일 또는 외부 기판에 있는 회로와 연결하기 위한 것으로서, 상면에 노출되어 있다. 본 실시예에서는 전극부(150)가 상면에 노출되어 있지만, 기판을 통과하는 비아 전극을 형성하여 하부의 회로와 연결될 수 있으며, 코일 구조(105)의 단부에서 연장 형성된 연장 전극을 형성하여 다른 회로와 연결될 수 있다.
이하 첨부된 도면을 참조하면, 인덕터의 제조방법을 구체적으로 설명한다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 인덕터의 제조방법을 설명하기 위한 부분 절개 사시도들이다.
도 3을 참조하면, 고저항성 재질로 이루어진 기판(110)이 제공되며, 기판(110)에는 상하로 관통하는 복수의 비아 홀(112)이 형성되어 있다. 또한, 비아 홀(112)은 2열로 배치되어 있으며, 서로 동일한 개수로 형성되어 서로 마주보며, 균일한 간격으로 형성되어 있다. 기판(110)에 비아 홀(112)을 형성하기 위해서는 주로 사진 식각 패턴 공정 및 건식 식각 공정이 사용될 수 있으며, 이때 사진 식각 패턴을 마스크로 이용하여 건식 식각이 진행될 수 있다.
본 실시예에서는 기판(110)이 고저항 실리콘을 이용하여 형성되기 때문에 절연 특성을 갖지만, 다르게는 산화막을 형성하는 방법과 같이 다른 절연 처리를 하여 기판(110)이 절연 특성을 갖도록 할 수도 있다.
도 4를 참조하면, 비아 홀(112) 내에 도전성 재질을 충진하여 수직 도선부(120)를 형성한다. 수직 도선부(120)를 형성하기 위해서 도금방법을 이용하여 수직 도선부(120)를 성형할 수가 있다. 도 4에서 점선으로 나타난 부분이, 평탄화하기 이전의 형상이라 할 수 있다.
도 5를 참조하면, 기판(110)의 상부에 제1 절연 패턴(182)을 형성한다. 제1 절연 패턴(182)은 기판(110)의 상면에서 비스듬히 인접한 수직 도선부(120)를 연결하는 제1 수평 도선부(130)에 대응하는 패턴 공간을 가지며, 코일 구조의 양단에 형성되는 전극부(150)에 대응하는 패턴 공간을 갖는다.
제1 수평 도선부(130)를 형성하기 위한 패턴 공간은 거의 평행하게 배치되며, 그에 따라 제1 수평 도선부(130)도 기판(110)의 상면에서 평행하게 제공된다. 도 6을 참조하면, 제1 절연 패턴(182)을 마스크로 이용하여 기판의 상면에 도전성 재질로 이루어진 제1 수평 도선부(130)가 형성된다. 제1 절연 패턴(182)의 패턴 공간에 따라 제1 수평 도선부(130)가 형성되며, 제1 수평 도선부(130)에 의해서 수직 도선부(120)의 윗부분이 전기적으로 연결된다. 제1 수평 도선부(130)는 증착, 또는 도금 등과 같이 다양한 방법에 의해서 형성될 수 있다.
도 7을 참조하면, 기판(110)의 하부에 제2 절연 패턴(184)을 형성한다. 제2 절연 패턴(184)은 기판(110)의 저면에서 서로 마주보는 수직 도선부(120)를 연결하는 제2 수평 도선부(140)에 대응하는 패턴 공간을 가진다. 제2 수평 도선부(140)를 형성하기 위한 패턴 공간은 거의 평행하게 배치되며, 그에 따라 제2 수평 도선부(140)도 기판(110)의 저면에서 평행하게 제공된다.
도 8을 참조하면, 제2 절연 패턴(184)을 마스크로 이용하여 기판의 저면에 도전성 재질로 이루어진 제2 수평 도선부(140)가 형성된다. 제2 절연 패턴(184)의 패턴 공간에 따라 제2 수평 도선부(140)가 형성되며, 제2 수평 도선부(140)에 의해서 수직 도선부(120)의 윗부분이 전기적으로 연결된다. 제2 수평 도선부(140)는 증착 또는 도금 등과 같이 다양한 방법에 의해서 형성될 수 있다.
제2 수평 도선부(140)를 형성한 후, 제2 절연 패턴(184)을 제거하여 제2 수평 도선부(140)의 주변을 정리할 수 있으며, 경우에 따라서는 기판(110)의 상면 또는 저면에 보호 코팅층을 형성하여 수평 도선부를 보호할 수도 있다.
도 9는 본 발명의 일 실시예에 따른 인덕터를 설명하기 사시도이다.
도 9를 참조하면, 인덕터(101)는 도 2의 인덕터(100)와 비교하여 그라운드 전극(154, 156)을 더 포함하며, 그 외의 구성은 거의 동일하여 반복되는 설명은 생략한다. 그라운드 전극(154, 156)은 기판(100)의 상하면에 각각 형성된다. 상면에 있는 그라운드 전극(154)은 코일 구조(105)를 형성하는 수평 도선부(130)의 단부와 연결되어 있다. 경우에 따라서는, 상부의 그라운드 전극(154)과 하부의 그라운드 전극(156)이 서로 전기적으로 연결될 수 있으며, 이들 그라운드 전극(154, 156) 중 하나가 외부의 회로 또는 접지와 연결될 수 있다.
인덕터(100)는 기판(110), 수직 도선부(120), 수평 도선부(130, 140) 및 전극부(152, 142, 156)를 포함한다. 수직 도선부(120)는 기판(110)의 몸체를 관통하여 상면 및 저면에서 노출되며, 수평 도선부(130, 140)는 노출된 수직 도선부(120)를 전기적으로 연결하여 하나의 코일 구조(105)를 제공한다.
기판(110)은 수직 도선부(120) 및 수평 도선부(130, 140)와 직접 접촉을 하기 때문에 절연 특성을 갖는 것이 바람직하며, 본 실시예에서는 고저항 실리콘을 이용하여 형성된다. 또한, 기판(110)에는 여러 개의 비아 홀(112)이 2열로 형성된다. 수직 도선부(120)는 도금 또는 증착 등의 방법을 통해서 비아 홀(112) 내에 충진되며, 수직 도선부(120)는 수평 도선부(130, 140)에 의해서 전기적으로 연결된다. 도시된 바에 따르면, 여러 개의 수직 도선부(120)가 수평 도선부(130, 140)에 의해서 하나로 연결되며, 수직 도선부(120) 및 수평 도선부(130, 140)가 하나의 코일 구조(105)를 형성한다. 상기 코일 구조(105)는 거의 사각의 단면을 갖는다.
도 10 내지 도 17은 본 발명의 일 실시예에 따른 인덕터 및 인턱터의 제조방법을 설명하기 단면도들이다.
참고로, 본 실시예에 따른 인덕터도 도 2 내지 도 8에 도시된 기판과 같이 입체된 형상을 갖는다. 다만, 도 10 내지 도 17에 도시된 단면도들은 입체 구조를 평면 구조로 개략화한 것으로서, 공정의 순서를 참고하여 이해될 수 있다.
도 10을 참조하면, 상부 기판(310)은 후술할 베이스 기판(210)을 덮은 커버로서 내부의 소자(220)를 밀봉할 수 있다(도 18 참조). 상부 기판(310) 고저항성 실리콘을 이용하여 형성되어 절연 특성을 가지며, 하부에는 소자를 수용하기 위한 캐버티(cavity)(314)가 형성된다. 캐버티(314)를 형성하기 위해서는 TMAH(Tetra-Methyl Ammonium Hydroxide) 등을 이용하여 습식 식각을 수행할 수 있으며, 습식 식각의 조절을 통해서 캐버티(314)의 높이를 조절할 수 있다.
또한, 캐버티(314)를 형성한 후, 상부 기판(310)의 저면에 하부 시드 금속층(384)을 형성한다. 하부 시드 금속층(384)은 전해 도금의 기지층으로서, 보통 Cr/Au 또는 Ti/Cu를 사용할 수 있다.
도 11을 참조하면, 비아 홀(312)을 형성하기 위해 사진 식각 패턴(371)을 형성한다. 사진 식각 패턴(371)은 통상의 과정을 통해서 제작될 수 있으며, 비아 홀(312)을 2열 배치하기 위한 패턴을 포함한다. 도시되어 있지는 않지만, 2열로 배치된 비아 홀(312)은 서로 동일한 개수로 형성되어 서로 마주보며, 균일한 간격으로 형성되어 있다.
상부 기판(310) 상에 사진 식각 패턴(371)을 형성한 후, 사진 식각 패턴 (371)을 마스크로 이용하여 건식 식각 공정을 수행한다. 건식 식각 공정으로 통해서 수직 식각을 할 수 있으며, 이를 통해 상부 기판(310)을 수직하게 관통하는 비아 홀(312)을 형성할 수가 있다. 비아 홀(312)을 형성하기 위한 식각은 하부 시드 금속층(384)이 노출될 때까지 진행된다. 비아 홀(312)을 형성한 다음, 사진 식각 패턴(371)을 제거한다.
본 실시예에서는 상부 기판(310)이 고저항 실리콘을 이용하여 형성되기 때문에 절연 특성을 갖지만, 다르게는 산화막을 형성하는 방법과 같이 다른 절연 처리를 하여 상부 기판(310)이 절연 특성을 갖도록 할 수도 있다.
도 12를 참조하면, 비아 홀(312) 내에 도전성 재질을 충진하여 수직 도선부(320)를 형성한다. 수직 도선부(320)를 형성하기 위해서 도금 방법이 사용될 수가 있다. 다만, 본 실시예에서는 전해 도금을 이용한 방법을 사용하여, 하부 시드 금속층(384)을 매개로 구리(Cu), 또는 금(Au)의 전기 도금을 진행할 수 있다.
금 이온이 포함된 용액에 상부 기판(310)을 담근 후, 하부 시드 금속층(384)을 전원에 연결하여 도금을 진행할 수 있다. 비아 홀(312) 내에서 도금 금속이 성장하여 비아 홀(312)을 채울 수 있다. 구리(Cu), 또는 금(Au)을 이용하여 비아 홀(312)을 충진시킨 후에는, 상부 기판(310) 및 도금 금속의 상부를 평탄화 공정을 통해 부분적으로 제거할 수 있다. 상기 과정을 통해서 비아 홀(312) 내에 수직 도선부(320)를 형성할 수 있다.
도 13을 참조하면, 수직 도선부(320)를 형성한 후, 상부 기판(310) 상에 상부 시드 금속층(382)을 형성한다. 상부 시드 금속층(382) 역시 Cr/Au 또는 Ti/Cu 를 사용하여 형성된다.
상부 시드 금속층(382) 위에 제1 사진 식각 패턴(372)을 형성한다. 제1 사진 식각 패턴(372)은 제1 수평 도선부를 성형하기 위한 것으로서, 도 5의 제1 절연 패턴(182)과 유사한 형상으로 형성될 수가 있다. 제1 사진 식각 패턴(372)은 상부 기판(310)의 상면에서 비스듬히 인접한 수직 도선부(320)를 연결하며, 이에 대응하는 패턴 공간을 갖는다. 다만, 제1 절연 패턴(182)에서는 증착 등의 방법을 통해서 수평 도선부를 형성하였지만, 본 실시예에서는 전해 도금을 이용하며 제1 사진 식각 패턴(372)에 의해서 노출된 부분에서 제1 수평 도선부(330)가 형성된다.
도 14를 참조하면, 제1 수평 도선부(330)를 형성한 후, 제1 사진 식각 패턴(372) 및 제1 사진 식각 패턴(372)의 하부에 있던 상부 시드 금속층(382)을 제거한다. 상부 시드 금속층(382)은 제거되어 상부 시드 패턴(383)만 남으며, 상부 시드 패턴(383)은 제1 수평 도선부(330) 및 상부 기판(310) 사이에 개재되어 있다.
도 15를 참조하면, 하부 시드 금속층(384) 아래에 제2 사진 식각 패턴(374)을 형성한다. 제2 사진 식각 패턴(374)은 제2 수평 도선부를 성형하기 위한 것으로서, 도 7의 제2 절연 패턴(184)과 유사한 형상으로 형성될 수가 있다. 도 16을 포함하며, 제2 사진 식각 패턴(374)을 이용하여 제2 수평 도선부(340)에 해당하는 영역에만 도금 금속을 성장시킬 수 있다. 전해 도금을 통해 제2 수평 도선부(340)를 형성할 수 있으며, 제2 수평 도선부(340)에 의해서 수직 도선부(320) 및 제1 수평 도선부(330)가 하나로 연결되어 코일 구조를 형성한다.
도 17을 참조하면, 제2 수평 도선부(340)를 형성한 후, 제2 사진 식각 패턴 (374) 및 제2 사진 식각 패턴(374)의 하부에 있던 하부 시드 금속층(384)을 제거한다. 하부 시드 금속층(384)은 제거되어 하부 시드 패턴만 남으며, 하부 시드 패턴은 제2 수평 도선부(340) 및 상부 기판(310) 사이에 개재되어 있다.
참고로, 본 실시예에서는 전해 도금을 이용하기 때문에, 시드 금속층을 도금을 수행한 후에서야 시드 금속층을 패턴에 따라 제거한다. 하지만, 무전해 도금을 수행하는 경우에는 시드 금속층의 패터닝하여 시드 금속 패턴을 형성하고, 시드 금속 패턴을 매개로 도금 금속을 성장시킬 수도 있다.
도 18은 본 발명의 일 실시예에 따른 인덕터 및 패키징 구조를 설명하기 위한 단면도이다. 참고로, 도 10 내지 도 17의 과정에 의해서 제조된 인덕터(300)는 패키징 구조(200)에 장착될 수 있다.
도 18을 참조하면, 인덕터(300)는 소자(220)를 포함하는 베이스 기판(210) 상에 장착된다. 상부 기판(310) 및 베이스 기판(210)의 외곽은 밀봉부(360)에 의해서 밀봉된 상태를 유지하며, 그 내부는 소자들(220)과 인덕터(300)를 연결하기 위한 전극 구조가 형성된다.
패키징 구조(200)는 소자들(220)이 형성된 베이스 기판(210) 및 인덕터(300)를 포함하며, 인덕터(300)는 소자들(220)을 밀봉하기 위한 상부 기판(310), 비아 홀(312)에 충진된 수직 도선부(320), 수직 도선부(320)를 연결하여 코일 구조를 형성하는 수평 도선부(330, 340) 및 코일 구조와 소자들(220)을 전기적으로 연결하기 위한 전극부를 포함한다. 앞서 설명한 바와 같이, 인덕터(300)의 저면에는 캐버티가 형성되어 소자들(220)을 수용할 수 있다.
또한, 도시된 바에 따르면, 전극부는 인덕터(300)에 형성된 연장 전극(352) 및 베이스 기판(210) 상에 형성된 접속 전극(354)을 포함한다. 연장 전극(352)은 하부 시드 금속 패턴 중 제2 수평 도선부(340)의 외부로 연장된 부분으로서, 코일 구조와 전기적으로 연결되어 있다. 이에 대응하여 접속 전극(354)은 소자들(220)과 전기적으로 연결되어 있다. 따라서 패키징 과정에서 연장 전극(352)과 접속 전극(354)은 상호 전기적으로 연결되며, 연장 전극(352) 및 접속 전극(354)의 연결에 의해서 인덕터(300)는 소자들(220)이 구성하는 회로의 일부로 기능할 수 있다.
패키징을 위한 추가공정으로서는 공정 결합(eutectic bonding)을 위한 물질의 적층 공정이 추가될 수 있으며, 리프트-오프(lift-off) 공정을 통해 솔더(solder)를 형성한 후 소자 웨이퍼와 웨이퍼 단위에서 본딩 공정을 통해 패키징을 완료할 수 있다.
도 19는 본 발명의 일 실시예에 따른 인덕터 및 패키징 구조를 설명하기 위한 단면도이다. 참고로, 도 10 내지 도 17의 과정에 의해서 제조된 인덕터가 패키징 구조(201)에 장착될 수 있다.
도 19를 참조하면, 전극부는 인덕터(300)에 형성된 비아 전극(356) 및 베이스 기판(210) 상에 형성된 접속 전극(354)을 포함한다. 비아 전극(356)은 상부 기판(310)을 상하를 관통하여 형성되며, 제1 수평 도선부(330)를 통해 코일 구조와 전기적으로 연결되어 있다. 이에 대응하여 접속 전극(354)은 소자들(220)과 전기적으로 연결되어 있다. 따라서 패키징 과정에서 비아 전극(356)과 접속 전극(354)은 상호 전기적으로 연결되며, 비아 전극(356) 및 접속 전극(354)의 연결에 의해서 인덕터(300)는 소자들(220)이 구성하는 회로의 일부로 기능할 수 있다.
본 발명의 인덕터는 초소형화를 구현할 수 있으며, 높은 품질 계수를 갖는 우수한 특성을 나타낼 수 있다.
또한, 제작이 쉬워 불량 발생의 비율이 낮고, 제조 과정이 높은 난이도를 요구하지 않아 저렴한 제조가 가능하다.
또한, 수평 도선부 및 수직 도선부가 기판과 일체를 이루고 부양된 구조를 갖고 있지 않기 때문에, 외부의 충격에 대해서 뛰어난 내구성을 가질 수 있으며, 취급이 용이하여 패키징 및 칩 설계가 용이하다.
또한, 인덕터와 다른 소자와의 병행이 용이하며, 인덕터의 설치와 함께 패키징이 동시에 완료되기 때문에 패키징의 설계 조건에 대한 부담을 경감시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (23)
- 상하로 관통하는 복수의 비아 홀을 포함하고 저면에 표면으로부터 소정의 깊이로 들어간 캐버티가 형성되며 절연 특성을 갖는 기판;도전성 재질을 이용하여 형성되며 상기 비아 홀에 충진되는 수직 도선부; 및도전성 재질을 이용하여 형성되며 상기 기판의 상면 및 저면에서 각각 다른 상기 수직 도선부를 연결하여 상기 수직 도선부와 함께 하나의 코일 구조를 형성하는 수평 도선부; 를 구비하는 인덕터.
- 제1항에 있어서,상기 기판은 고저항 실리콘 기판인 인덕터.
- 제1항에 있어서,상기 비아 홀은 2열로 배치되어 형성되고, 상기 수평 도선부는 상기 기판의 일면에서 서로 다른 열에 속하면서 인접한 2개의 상기 수직 도선부를 짝지어 차례로 연결하며, 상기 기판의 다른 면에서 서로 다른 열에 속하면서 대각선으로 인접한 2개의 상기 수직 도선부를 짝지어 연결하는 인덕터.
- 제1항에 있어서,상기 코일 구조의 양단부에 형성되는 전극부를 더 포함하는 인덕터.
- 삭제
- 고저항성 재질로 이루어진 기판에 상하로 관통하는 복수의 비아 홀을 형성하는 단계;상기 비아 홀을 도전성 재질로 충진하여 상기 비아 홀 내에 수직 도선부를 형성하는 단계;상기 기판의 일면에서, 인접한 2개의 상기 수직 도선부를 짝지어 전기적으로 연결하는 제1 수평 도선부를 형성하는 단계; 및상기 기판의 타면에서, 상기 일면에서 연결된 상기 수직 도선부와는 다른 2개의 상기 수직 도선부를 짝지어 전기적으로 연결하는 제2 수평 도선부를 형성하는 단계;를 구비하며,상기 수직 도선부, 상기 제1 수평 도선부 및 상기 제2 수평 도선부가 상호 전기적으로 연결되어 하나의 코일 구조를 형성하는 것을 특징으로 하는 인덕터의 제조방법.
- 제6 항에 있어서,상기 비아 홀을 2열로 나란하게 형성하며, 상기 제1 수평 도선부는 상기 기 판의 일면에서 다른 열에 속하면서 서로 인접한 2개의 상기 수직 도선부를 짝지어 전기적으로 연결하고, 상기 제2 수평 도선부는 상기 기판의 타면에서 다른 열에 속하면서 서로 대각선으로 인접한 2개의 상기 수직 도선부를 짝지어 전기적으로 연결하는 것을 특징으로 하는 인덕터의 제조방법.
- 제7 항에 있어서,상기 제1 수평 도선부를 형성하는 단계는, 상기 제1 수평 도선부를 형성하기 위한 제1 절연 패턴을 형성하고, 상기 제1 절연 패턴을 마스크로 이용하여 상기 기판의 일면에 도전성 재질로 이루어진 상기 제1 수평 도선부를 형성하고,상기 제2 수평 도선부를 형성하는 단계는, 상기 제2 수평 도선부를 형성하기 위한 제2 절연 패턴을 형성하고, 상기 제2 절연 패턴을 마스크로 이용하여 상기 기판의 일면에 도전성 재질로 이루어진 상기 제2 수평 도선부를 형성하는 것을 특징으로 하는 인덕터의 제조방법.
- 제6항에 있어서,상기 기판에 상기 비아 홀을 형성하기 전에 상기 기판의 타면에 하부 시드 금속층을 적층하고,상기 기판의 일면에 사진 식각 패턴을 형성하고, 상기 사진 식각 패턴을 마스크로 이용하여 건식 식각으로 상기 기판의 일면에서 상기 하부 시드 금속층까지 상기 기판을 식각하여 상기 비아 홀을 형성하고,상기 하부 시드 금속층을 매개로 도금을 하여 상기 비아 홀 내에 도금 금속을 충진하여 상기 비아 홀 내에 상기 수직 도선부를 형성하는 것을 특징으로 하는 인덕터의 제조방법.
- 제6항에 있어서,상기 제1 수평 도선부를 형성하는 단계는, 상기 기판의 일면에 상부 시드 금속층을 형성하고, 상기 상부 시드 금속층 상에 상기 제1 수평 도선부를 형성하기 위한 제1 사진 식각 패턴을 형성하고, 상기 제1 사진 식각 패턴을 마스크로 이용하여 상기 상부 시드 금속층 상에 도금을 하여 상기 제1 수평 도선부를 형성하며, 상기 제1 사진 식각 패턴 및 그 하부로 노출되는 상기 상부 시드 금속층의 일부를 제거하는 인덕터의 제조방법.
- 제6항에 있어서,상기 제2 수평 도선부를 형성하는 단계는, 상기 하부 시드 금속층 상에 상기 제2 수평 도선부를 형성하기 위한 제2 사진 식각 패턴을 형성하고, 상기 제2 사진 식각 패턴을 마스크로 이용하여 상기 하부 시드 금속층 상에 도금을 하여 상기 제2 수평 도선부를 형성하며, 상기 제2 사진 식각 패턴 및 그 하부로 노출되는 상기 하부 시드 금속층의 일부를 제거하는 것을 특징으로 하는 인덕터의 제조방법.
- 제6항에 있어서,상기 비아 홀을 형성하기 전에, 상기 기판의 타면을 부분적으로 제거하여 패키징을 위한 캐버티를 형성하는 것을 특징으로 하는 인덕터의 제조방법.
- 고저항성 재질로 이루어진 기판의 저면에 하부 시드 금속층을 형성하는 단계;건식 식각 공정을 이용하여 상기 기판의 상면으로부터 상기 시드 금속층까지 상기 기판을 식각하여 2열로 배치된 복수의 비아 홀을 형성하는 단계;상기 하부 시드 금속층을 매개로 하는 전해 도금을 이용하여 상기 비아 홀 내에 수직 도선부를 형성하는 단계;상기 기판의 상면에 상부 시드 금속층을 형성하는 단계;상기 상부 시드 금속층의 상면에 상기 수직 도선부 중 서로 대향하는 2개를 짝지어 차례로 연결하는 제1 사진 식각 패턴을 형성하는 단계;상기 제1 사진 식각 패턴을 이용한 전해 도금을 통해 상기 상부 시드 금속층 상에 제1 수평 도선부를 형성하는 단계;상기 제1 사진 식각 패턴 및 그 하부에 위치한 상기 상부 시드 금속층을 제거하는 단계;상기 하부 시드 금속층의 저면에 상기 수직 도선부 중 상기 제1 수평 도선부에 의해서 연결되지 않은 2개를 짝지어 차례로 연결하는 제2 사진 식각 패턴을 형성하는 단계;상기 제2 사진 식각 패턴을 이용한 전해 도금을 통해 상기 하부 시드 금속층 상에 제2 수평 도선부를 형성하는 단계; 및상기 제2 사진 식각 패턴 및 그 상부에 위치한 상기 하부 시드 금속층을 제거하는 단계; 를 구비하며,상기 수직 도선부, 상기 제1 수평 도선부 및 상기 제2 수평 도선부가 상호 전기적으로 연결되어 하나의 코일 구조를 형성하는 것을 특징으로 하는 인덕터의 제조방법.
- 제13항에 있어서,상기 제1 및 제2 수평 도선부는 상기 기판의 상면 및 저면에서 거의 평행한 관계를 유지하도록 차례로 짝지어지는 것을 특징으로 하는 인덕터의 제조방법.
- 제13항에 있어서,상기 수직 도선부를 형성하는 단계는, 전해 도금을 이용하여 상기 비아 홀 내에 도금 금속을 성장시킨 후, 평탄화 공정을 통해 상기 기판 및 상기 도금 금속의 상부를 부분적으로 제거하는 것을 특징으로 하는 인덕터의 제조방법.
- 제13항에 있어서,상기 비아 홀을 형성하기 전에, 상기 기판의 타면을 부분적으로 제거하여 패키징을 위한 캐버티를 형성하는 것을 특징으로 하는 인덕터의 제조방법.
- 소자들이 형성된 베이스 기판;상기 소자들을 밀봉하며 상기 베이스 기판을 덮고, 상하로 관통하는 2열로 배치된 적어도 4개 이상 복수의 비아 홀을 포함하며 외부적으로 절연 특성을 갖는 상부 기판;도전성 재질을 이용하여 형성되며 상기 비아 홀에 충진되는 수직 도선부;도전성 재질을 이용하여 형성되며, 상기 상부 기판의 일면에서, 서로 다른 열에 속해 인접한 2개의 상기 수직 도선부를 짝지어 전기적으로 연결하는 제1 수평 도선부;도전성 재질을 이용하여 형성되며, 상기 상부 기판의 타면에서, 서로 다른 열에 속해 대각선으로 인접한 2개의 상기 수직 도선부를 짝지어 전기적으로 연결하여, 상기 수직 도선부, 상기 제 1 수평 도선부와 함께 하나의 코일 구조를 형성하는 제2 수평 도선부; 및상기 코일 구조와 상기 소자들을 전기적으로 연결하기 위한 전극부;를 구비하는 패키징 구조.
- 제17항에 있어서,상기 상부 기판은 고저항성 재질을 이용하여 형성된 패키징 구조.
- 제17항에 있어서,상기 전극부는 상기 코일 구조의 양단부에 형성되며, 상기 상부 기판을 관통 하는 비아 전극 및 상기 베이스 기판 상에 형성되어 상기 비아 전극과 전기적으로 접촉하는 접속 전극을 포함하는 패키징 구조.
- 제17항에 있어서,상기 전극부는 상기 코일 구조의 양 단부에 형성되며, 상기 상부 기판의 저면에서 상기 코일 구조와 전기적으로 연결된 연장 전극 및 상기 베이스 기판 상에 형성되어 상기 연장 전극과 전기적으로 접촉하는 접속 전극을 포함하는 패키징 구조.
- 제17항에 있어서,상기 상부 기판의 저면에는 패키징을 위해 상기 소자들을 수용할 수 있도록 소정의 깊이로 들어간 캐버티가 형성된 패키징 구조.
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050098595A KR100723032B1 (ko) | 2005-10-19 | 2005-10-19 | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 |
| US11/416,311 US7417525B2 (en) | 2005-10-19 | 2006-05-03 | High efficiency inductor, method for manufacturing the inductor, and packaging structure using the inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050098595A KR100723032B1 (ko) | 2005-10-19 | 2005-10-19 | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070042711A KR20070042711A (ko) | 2007-04-24 |
| KR100723032B1 true KR100723032B1 (ko) | 2007-05-30 |
Family
ID=37947634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050098595A KR100723032B1 (ko) | 2005-10-19 | 2005-10-19 | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7417525B2 (ko) |
| KR (1) | KR100723032B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7986211B2 (en) | 2009-12-15 | 2011-07-26 | Electronics And Telecommunications Research Institute | Inductor |
| KR101098444B1 (ko) | 2004-12-30 | 2011-12-26 | 매그나칩 반도체 유한회사 | 높은 인덕턴스를 갖는 인덕터 |
| KR101625971B1 (ko) | 2015-05-11 | 2016-06-01 | 주식회사 디팜스 | 플렉시블 인덕터 및 그 제조방법 |
| KR101634665B1 (ko) | 2015-06-02 | 2016-07-25 | 주식회사 디팜스 | 플렉시블 인덕터 및 그 제조방법 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268447A (ja) * | 2004-03-17 | 2005-09-29 | Matsushita Electric Ind Co Ltd | コイル内蔵多層回路基板 |
| JP4620643B2 (ja) * | 2006-08-16 | 2011-01-26 | 富士通オプティカルコンポーネンツ株式会社 | インダクタ配線基板、インダクタ配線方法及びバイアスｔ回路 |
| CN101542651B (zh) * | 2006-11-14 | 2012-03-21 | Nxp股份有限公司 | 具有电感的电子电路的制造 |
| US8212155B1 (en) * | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
| US7666688B2 (en) * | 2008-01-25 | 2010-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a coil inductor |
| WO2010032534A1 (ja) * | 2008-09-18 | 2010-03-25 | 株式会社ルネサステクノロジ | 半導体装置 |
| US20100225436A1 (en) * | 2009-03-05 | 2010-09-09 | Teledyne Scientific & Imaging, Llc | Microfabricated inductors with through-wafer vias |
| JP2010245371A (ja) * | 2009-04-08 | 2010-10-28 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| US7955942B2 (en) * | 2009-05-18 | 2011-06-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame |
| US8254142B2 (en) | 2009-09-22 | 2012-08-28 | Wintec Industries, Inc. | Method of using conductive elastomer for electrical contacts in an assembly |
| US8593825B2 (en) * | 2009-10-14 | 2013-11-26 | Wintec Industries, Inc. | Apparatus and method for vertically-structured passive components |
| US8344478B2 (en) * | 2009-10-23 | 2013-01-01 | Maxim Integrated Products, Inc. | Inductors having inductor axis parallel to substrate surface |
| KR100982037B1 (ko) | 2009-12-14 | 2010-09-13 | 주식회사 아나패스 | 신호 생성 장치 |
| US20110291788A1 (en) * | 2010-05-26 | 2011-12-01 | Tyco Electronics Corporation | Planar inductor devices |
| US8384507B2 (en) * | 2010-06-01 | 2013-02-26 | Qualcomm Incorporated | Through via inductor or transformer in a high-resistance substrate with programmability |
| CN102738128B (zh) * | 2011-03-30 | 2015-08-26 | 香港科技大学 | 大电感值集成磁性感应器件及其制造方法 |
| US9673268B2 (en) | 2011-12-29 | 2017-06-06 | Intel Corporation | Integrated inductor for integrated circuit devices |
| WO2013170485A1 (zh) * | 2012-05-18 | 2013-11-21 | 深南电路有限公司 | 一种封装结构及其封装方法 |
| US8742539B2 (en) * | 2012-07-27 | 2014-06-03 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
| KR101393979B1 (ko) * | 2012-08-02 | 2014-05-12 | 엘지이노텍 주식회사 | 무선전력 송신장치, 무선전력 수신장치, 무선 전력 장치 및 그의 제조 방법 |
| CN102800647A (zh) * | 2012-08-22 | 2012-11-28 | 上海宏力半导体制造有限公司 | 立体螺旋电感及其形成方法 |
| US9343442B2 (en) | 2012-09-20 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passive devices in package-on-package structures and methods for forming the same |
| US8952489B2 (en) * | 2012-10-09 | 2015-02-10 | Infineon Technologies Ag | Semiconductor package and method for fabricating the same |
| US9391565B2 (en) | 2013-03-15 | 2016-07-12 | TriQuint International PTE, Ltd. | Amplifier phase distortion correction based on amplitude distortion measurement |
| US9196406B2 (en) | 2013-03-15 | 2015-11-24 | Rf Micro Devices, Inc. | High Q factor inductor structure |
| US9705478B2 (en) | 2013-08-01 | 2017-07-11 | Qorvo Us, Inc. | Weakly coupled tunable RF receiver architecture |
| US9899133B2 (en) | 2013-08-01 | 2018-02-20 | Qorvo Us, Inc. | Advanced 3D inductor structures with confined magnetic field |
| KR101503144B1 (ko) * | 2013-07-29 | 2015-03-16 | 삼성전기주식회사 | 박막 인덕터 소자 및 이의 제조방법 |
| US9445536B1 (en) | 2013-08-30 | 2016-09-13 | Integrated Device Technology, Inc. | Crystal oscillator fabrication methods using dual-deposition of mounting cement and dual-curing techniques |
| US9397151B1 (en) * | 2013-08-30 | 2016-07-19 | Integrated Device Technology, Inc. | Packaged integrated circuits having high-Q inductors therein and methods of forming same |
| JP6464435B2 (ja) * | 2013-09-27 | 2019-02-06 | インテル・コーポレーション | 受動素子用のスーパーポーザ基板を備えるダイパッケージ |
| US9368564B2 (en) | 2014-03-28 | 2016-06-14 | Qualcomm Incorporated | 3D pillar inductor |
| KR101647404B1 (ko) * | 2014-12-08 | 2016-08-23 | 주식회사 솔루엠 | 코일 부품 |
| US9824811B2 (en) | 2014-12-19 | 2017-11-21 | Texas Instruments Incorporated | Embedded coil assembly and method of making |
| WO2016143584A1 (ja) * | 2015-03-09 | 2016-09-15 | 株式会社村田製作所 | コイルデバイスおよび電子デバイス |
| US9576718B2 (en) | 2015-06-22 | 2017-02-21 | Qualcomm Incorporated | Inductor structure in a semiconductor device |
| CN105023732B (zh) * | 2015-06-30 | 2017-08-29 | 安捷利（番禺）电子实业有限公司 | 立体电感线圈及采用印制电路法制备立体电感线圈的方法 |
| CN108369852B (zh) * | 2016-04-13 | 2021-05-28 | 深圳线易科技有限责任公司 | 具有集成磁性器件的转接板 |
| US11139238B2 (en) | 2016-12-07 | 2021-10-05 | Qorvo Us, Inc. | High Q factor inductor structure |
| EP3944271A1 (en) * | 2016-12-22 | 2022-01-26 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Inductor made of component carrier material comprising electrically conductive plate structures |
| US10483343B2 (en) * | 2017-06-16 | 2019-11-19 | Huawei Technologies Co., Ltd. | Inductors for chip to chip near field communication |
| US10285259B2 (en) * | 2017-06-23 | 2019-05-07 | Western Digital Technologies, Inc. | Solenoid filter built into a printed circuit board |
| US10582609B2 (en) | 2017-10-30 | 2020-03-03 | Qualcomm Incorporated | Integration of through glass via (TGV) filter and acoustic filter |
| TWI723343B (zh) * | 2019-02-19 | 2021-04-01 | 頎邦科技股份有限公司 | 具立體電感之半導體結構及其製造方法 |
| CN111834339A (zh) * | 2019-04-23 | 2020-10-27 | 福建省福联集成电路有限公司 | 一种用于集成电路的电感结构及制作方法 |
| CN110415966B (zh) * | 2019-07-30 | 2024-03-12 | 新纳传感系统有限公司 | 线圈及其制作方法 |
| CN112420319B (zh) * | 2020-11-10 | 2022-07-19 | 合肥德珑电子科技有限公司 | 一种立体悬空电感器及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5880805A (ja) * | 1981-11-09 | 1983-05-16 | Hitachi Ltd | インダクタンスコイルをそなえた配線板 |
| JPH0590036A (ja) * | 1991-09-27 | 1993-04-09 | Tokin Corp | 固体化積層トロイダルコイル及びその製造方法 |
| US6446327B2 (en) * | 1999-07-09 | 2002-09-10 | Kie Y. Ahn | Integrated circuit inductors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477828A (en) * | 1982-10-12 | 1984-10-16 | Scherer Jeremy D | Microcircuit package and sealing method |
| US6531945B1 (en) * | 2000-03-10 | 2003-03-11 | Micron Technology, Inc. | Integrated circuit inductor with a magnetic core |
| US6859129B2 (en) * | 2002-08-20 | 2005-02-22 | Asia Pacific Microsystems | Three-dimensional integrated adjustable inductor, its module and fabrication method of the same |
| JP5030360B2 (ja) * | 2002-12-25 | 2012-09-19 | オリンパス株式会社 | 固体撮像装置の製造方法 |
| US7067397B1 (en) * | 2005-06-23 | 2006-06-27 | Northrop Gruman Corp. | Method of fabricating high yield wafer level packages integrating MMIC and MEMS components |
-
2005
- 2005-10-19 KR KR1020050098595A patent/KR100723032B1/ko active IP Right Grant
-
2006
- 2006-05-03 US US11/416,311 patent/US7417525B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5880805A (ja) * | 1981-11-09 | 1983-05-16 | Hitachi Ltd | インダクタンスコイルをそなえた配線板 |
| JPH0590036A (ja) * | 1991-09-27 | 1993-04-09 | Tokin Corp | 固体化積層トロイダルコイル及びその製造方法 |
| US6446327B2 (en) * | 1999-07-09 | 2002-09-10 | Kie Y. Ahn | Integrated circuit inductors |
| US6910260B2 (en) * | 1999-07-09 | 2005-06-28 | Micron Technology, Inc. | Integrated circuit inductors |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101098444B1 (ko) | 2004-12-30 | 2011-12-26 | 매그나칩 반도체 유한회사 | 높은 인덕턴스를 갖는 인덕터 |
| US7986211B2 (en) | 2009-12-15 | 2011-07-26 | Electronics And Telecommunications Research Institute | Inductor |
| KR101625971B1 (ko) | 2015-05-11 | 2016-06-01 | 주식회사 디팜스 | 플렉시블 인덕터 및 그 제조방법 |
| KR101634665B1 (ko) | 2015-06-02 | 2016-07-25 | 주식회사 디팜스 | 플렉시블 인덕터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070042711A (ko) | 2007-04-24 |
| US20070085648A1 (en) | 2007-04-19 |
| US7417525B2 (en) | 2008-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100723032B1 (ko) | 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조 | |
| US7924131B2 (en) | Electrical component having an inductor and a method of formation | |
| CN103247596B (zh) | 芯片上铁氧体磁珠电感器 | |
| US7280024B2 (en) | Integrated transformer structure and method of fabrication | |
| US8826514B2 (en) | Microfabricated inductors with through-wafer vias | |
| US9406738B2 (en) | Inductive structure formed using through silicon vias | |
| US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
| US6976300B2 (en) | Integrated circuit inductors | |
| US7202152B2 (en) | Semiconductor device with inductive component and method of making | |
| US20130187255A1 (en) | Power inductors in silicon | |
| US6939788B2 (en) | Semiconductor device with inductive component and method of making | |
| KR100722243B1 (ko) | 집적 회로에서 레지스턴스, 커패시턴스 및/또는인덕턴스를 구현하기 위한 방법 | |
| KR20050032009A (ko) | 집적 회로 내에 형성된 인덕터 | |
| US7557423B2 (en) | Semiconductor structure with a discontinuous material density for reducing eddy currents | |
| JP2018174306A (ja) | チップインダクタおよびその製造方法 | |
| US20130119511A1 (en) | Inductor having bond-wire and manufacturing method thereof | |
| CN107785148A (zh) | 电子部件 | |
| CN107492437A (zh) | 一种玻璃基高q值电感及其制备方法 | |
| US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
| US6972081B2 (en) | Fabrication of embedded vertical spiral inductor for multichip module (MCM) package | |
| US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| KR100806847B1 (ko) | 마이크로 안테나 및 그 제조방법 | |
| US7705421B1 (en) | Semiconductor die with an integrated inductor | |
| CN107564884B (zh) | 集成磁芯电感的转接板及其制造方法 | |
| KR101068538B1 (ko) | 커패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140424 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150422 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160420 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170418 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180423 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 13 |