TWI723343B - 具立體電感之半導體結構及其製造方法 - Google Patents

具立體電感之半導體結構及其製造方法 Download PDF

Info

Publication number
TWI723343B
TWI723343B TW108105447A TW108105447A TWI723343B TW I723343 B TWI723343 B TW I723343B TW 108105447 A TW108105447 A TW 108105447A TW 108105447 A TW108105447 A TW 108105447A TW I723343 B TWI723343 B TW I723343B
Authority
TW
Taiwan
Prior art keywords
inductance
parts
openings
semiconductor structure
inductor
Prior art date
Application number
TW108105447A
Other languages
English (en)
Other versions
TW202032800A (zh
Inventor
施政宏
楊念慈
陳奕丞
楊尚展
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW108105447A priority Critical patent/TWI723343B/zh
Priority to JP2019056982A priority patent/JP2020136649A/ja
Priority to KR1020190048669A priority patent/KR102228427B1/ko
Priority to CN201910344515.6A priority patent/CN111584463A/zh
Priority to CN201920586926.1U priority patent/CN209804650U/zh
Priority to US16/401,736 priority patent/US20200266262A1/en
Priority to EP19172358.4A priority patent/EP3699937A1/en
Priority to US16/885,461 priority patent/US11056555B2/en
Publication of TW202032800A publication Critical patent/TW202032800A/zh
Application granted granted Critical
Publication of TWI723343B publication Critical patent/TWI723343B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一種具立體電感之半導體結構具有一第一橫向電感、一縱向電感及一第二橫向電感，該第一橫向電感形成於一第一基板，該第二橫向電感及該縱向電感形成於一第二基板，接合該第一基板及該第二基板以連接該第一橫向電感及該縱向電感，使該第一橫向電感、該縱向電感及該第二橫向電感構成一立體電感。

Description

具立體電感之半導體結構及其製造方法
本發明關於一種半導體結構，特別是一種具有立體電感之半導體結構。
習知電感多為平面電感，形成於半導體結構之基板表面，然而為了產生足夠的電感量，必須增加平面電感尺寸，使得半導體結構尺寸難以縮小，無法滿足現今半導體結構微細化的需求。
本發明之目的在於提供一種具立體電感之半導體結構，藉由縱向電感連接分別位於兩個基板的放射狀橫向電感，以構成一立體電感。
本發明之一種具立體電感之半導體結構包含：一第一基板，具有一第一導接墊及一第二導接墊；一第一橫向電感，位於該第一基板上，該第一橫向電感具有複數個第一電感部，該些第一電感部放射狀排列於該第一基板，其中之一該第一電感部連接該第一導接墊，另一該第一電感部連接該第二導接墊，各該第一電感部具有一第一外側端及一第一內側端；一縱向電感，位於該第一橫向電感上，該縱向電感具有一支撐層、複數個外側電感部及複數個內側電感部，該支撐層具有複數個外側開口及複數個內側開口，該些外側電感部位於該些外側開口，該些內側電感部位於該些內側開口；一第二橫向電感，位於該縱向電感上，該第二橫向電感具有一絕緣層及複數個第二電感部，該絕緣層具有複數個呈放射狀排列的開口，該些第二電感部位於該些開口且呈放射狀排列，各該第二電感部具有一第二外側端及一第二內側端，其中各該外側電感部之兩端分別連接該第一電感部之該第一外側端及該第二電感部之該第二外側端，各該內側電感部之兩端分別連接該第一電感部之該第一內側端及該第二電感部之該第二內側端，且連接相同該第二電感部之該外側電感部及該內側電感部分別連接兩相鄰之該第一電感部；以及一第二基板，位於該第二橫向電感上。
本發明之一種具立體電感之半導體結構製造方法包含：形成一第一橫向電感於一第一基板，該第一基板具有一第一導接墊及一第二導接墊，該第一橫向電感具有複數個第一電感部，該些第一電感部放射狀形成於該第一基板，使其中之一該第一電感部連接該第一導接墊，並使另一該第一電感部連接該第二導接墊，各該第一電感部具有一第一外側端及一第一內側端；形成一第二橫向電感於一第二基板，該第二橫向電感具有一絕緣層及複數個第二電感部，該絕緣層形成於該第二基板且具有複數個呈放射狀排列的開口，該些第二電感部形成於該些開口並呈放射狀排列，各該第二電感部具有一第二外側端及一第二內側端；形成一縱向電感於該第二橫向電感，該縱向電感具有一支撐層、複數個外側電感部及複數個內側電感部，該支撐層形成於該第二橫向電感且具有複數個外側開口及複數個內側開口，該些外側開口顯露該些第二電感部之該第二外側端，該些內側開口顯露該些第二電感部之該第二內側端，該些外側電感部形成於該些外側開口以連接該些該第二外側端，該些內側電感部形成於該些內側開口以連接該些第二內側端；以及接合該縱向電感及該第一橫向電感，使該些外側電感部及該些內側電感部分別連接該些第一電感部之該第一外側端及該第一內側端，其中連接相同該第二電感部之該外側電感部及該內側電感部分別連接兩相鄰之該第一電感部。
本發明形成該第一橫向電感於該第一基板並形成該第二橫向電感及該縱向電感於該第二基板，接合該縱向電感及該第一橫向電感後，使該第一橫向電感、該縱向電感及該第二橫向電感形成一立體電感，藉由形成該立體電感以增加截面積並提高其電感量。
10:半導體結構之製造方法
11:形成第一橫向電感於第一基板
12:形成第二橫向電感於第二基板
13:形成縱向電感於第二橫向電感
14:接合縱向電感及第一橫向電感
100:第一基板
110:第一導接墊
120:第二導接墊
200:第一橫向電感
210:第一電感部
211:第一外側端
212:第一內側端
300:保護層
310:第一顯露開口
320:第二顯露開口
400:第二基板
500:第二橫向電感
510:第二電感部
511:第二外側端
512:第二內側端
520:絕緣層
521:開口
600:縱向電感
610:外側電感部
620:內側電感部
630:支撐層
631:外側開口
632:內側開口
700:焊料層
710:外側接合部
720:內側接合部
DI1:間距
DI2:間距
DO1:間距
DO2:間距
H:高度
HI:高度
HO:高度
OA1:第一重疊面積
OA2:第二重疊面積
WI1:寬度
WI2:寬度
WO1:寬度
WO2:寬度
第1圖：依據本發明之一較佳實施例，一種半導體結構製造方法之流程圖。
第2圖：依據本發明之一較佳實施例，一半導體結構之立體示意圖。
第3圖：第2圖之上視圖。
第4圖：依據本發明之一較佳實施例，該半導體結構之上視示意圖。
第5圖：沿第4圖A-A剖線之剖視示意圖。
第6圖：依據本發明之一較佳實施例，該半導體結構之立體示意圖。
第7圖：第6圖之上視圖。
第8圖：依據本發明之一較佳實施例，該半導體結構之剖視示意圖。
第9圖：依據本發明之一較佳實施例，該半導體結構之剖視示意圖。
第10圖：依據本發明之一較佳實施例，該半導體結構之立體示意圖。
第11圖：依據本發明之一較佳實施例，該半導體結構之剖視示意圖。
第12圖：依據本發明之一較佳實施例，該半導體結構之剖視示意圖。
第13圖：依據本發明之一較佳實施例，該半導體結構之上視示意圖。
第14圖：沿第13圖B-B剖線之剖視示意圖。
第15圖：依據本發明之一較佳實施例，該半導體結構之立體示意圖。
第16圖：依據本發明之一較佳實施例，該半導體結構之上視示意圖。
第17圖：沿第16圖C-C剖線之剖視示意圖。
第18圖：依據本發明之一較佳實施例，該半導體結構之上視示意圖。
第19圖：沿第18圖D-D剖線之剖視示意圖。
第20圖：沿第18圖E-E剖線之剖視示意圖。
請參閱第1圖，其為本發明之一較佳實施例，一種具立體電感之半導體結構的製造方法10包含下列步驟：「形成第一橫向電感於第一基板」11、「形成第二橫向電感於第二基板」12、「形成縱向電感於第二橫向電感」13及「接合縱向電感及第一橫向電感」14，然而本發明不限制「形成第一橫向電感於第一基板」11及「形成第二橫向電感於第二基板」12之順序。
請參閱第2、3及5圖，首先，於一第一基板100上形成一第一橫向電感200，該第一基板100具有一第一導接墊110及一第二導接墊120，該第一導接墊110及該第二導接墊120顯露於該第一基板100之表面，該第一橫向電感200具有複數個第一電感部210，該些第一電感部210放射狀形成於該第一基板100，使其中之一該第一電感部210連接該第一導接墊110，並使另一該第一電感部210連接 該第二導接墊120，其中可藉由蝕刻位於該第一基板100上的一金屬層以形成該些第一電感部210，或於該第一基板100上形成一圖案化光阻後，藉由該圖案化光阻進行金屬沈積以形成該些第一電感部210，本發明並無限制。
請參閱第2及3圖，各該第一電感部210具有一第一外側端211及一第一內側端212，較佳地，該第一外側端211之一寬度WO1大於該第一內側端212之一寬度WI1，且兩相鄰之該第一外側端211之一間距DO1大於兩相鄰之該第一內側端212之一間距DI1，在本實施例中，該些第一電感部210之寬度由該第一外側端211朝該第一內側端212遞減。
請參閱第2、3及5圖，較佳地，該些第一電感部210環狀排列於該第一基板100，且其中兩個相鄰的該第一電感部210分別連接該第一導接墊110及該第二導接墊120，在本實施例中，兩個相鄰的該第一電感部210係經由該第一外側端211分別連接該第一導接墊110及該第二導接墊120。
請參閱第4及5圖，形成該第一橫向電感200後，可於該第一橫向電感200上形成一保護層300，該保護層300覆蓋該第一基板100及該第一橫向電感200，該保護層300具有複數個第一顯露開口310及複數個第二顯露開口320，該些第一顯露開口310顯露該些第一電感部210之該第一外側端211，該些第二顯露開口320顯露該些第一電感部210之該第一內側端212。
請參閱第6至9圖，接著於一第二基板400上形成一第二橫向電感500，該第二橫向電感500具有複數個第二電感部510及一絕緣層520(第6及7圖省略該絕緣層520)，該絕緣層520形成於該第二基板400且具有複數個開口521，該些開口521呈放射狀排列，該些第二電感部510形成於該些開口521，因此該些第二電感部510亦呈放射狀排列，其中該絕緣層520可為一乾膜光阻，貼附於該第二 基板400後，藉由圖案化製程形成該些開口521，再進行金屬沈積以形成該些第二電感部510於該些開口521中。
請參閱第7圖，各該第二電感部510具有一第二外側端511及一第二內側端512，較佳地，該第二外側端511之一寬度WO2大於該第二內側端512之一寬度WI2，且兩相鄰之該第二外側端511之一間距DO2大於兩相鄰之該第二內側端512之一間距DI2，在本實施例中，該第二電感部510之寬度由該第二外側端511朝該第二內側端512遞減。
請參閱第10至12圖，形成該第二橫向電感500後，形成一縱向電感600於該第二橫向電感500上，該縱向電感600具有複數個外側電感部610、複數個內側電感部620及一支撐層630(第10圖省略該絕緣層520及該支撐層630)，該支撐層630形成於該第二橫向電感500且具有複數個外側開口631及複數個內側開口632，較佳地，該支撐層630亦為一乾膜光阻，貼附於該第二橫向電感500後，藉由圖案化製程形成該些外側開口631及該些內側開口632，該些外側開口631顯露該些第二電感部510之該第二外側端511，該些內側開口632顯露該些第二電感部510之該第二內側端512，接著進行金屬沈積，形成該些外側電感部610於該些外側開口631中，使該些外側電感部610連接該些第二電感部510之該第二外側端511，並同時形成該些內側電感部620於該些內側開口632中，使該些內側電感部620連接該些第二電感部510之該第二內側端512。
請參閱第12圖，在本實施例中，該外側電感部610之一高度HO實質上等於該內側電感部620之一高度HI，且該外側電感部610及該內側電感部620之高度大於該第二電感部510之一高度H，較佳地，該外側電感部610及該內側電感部620之高度介於10-80μm之間，該第二電感部510之高度介於3-40μm之間。
在其他實施例中，該支撐層630係由兩層乾膜光阻疊合而成，將第一層乾膜光阻貼附於該第二橫向電感500，進行光阻圖案化及金屬沈積製程，以形成該些外側電感部610及該些內側電感部620，接著貼附第二層乾膜光阻於第一層乾膜光阻上，再次進行光阻圖案化及金屬沈積製程，使形成於兩層乾膜光阻中的該些外側電感部610彼此連接，並使形成於兩層乾膜光阻中的該些內側電感部620彼此連接。
請參閱第13及14圖，形成該縱向電感600後，可於該縱向電感600上形成一焊料層700，該焊料層700具有複數個外側接合部710及複數個內側接合部720，該些外側接合部710連接該些外側電感部610，該些內側接合部720連接該些內側電感部620。
請參閱第15至20圖(第15、16及18圖僅顯示該第一橫向電感200、該縱向電感600及該第二橫向電感500)，形成該第一橫向電感200於該第一基板100且形成該第二橫向電感500及該縱向電感600於該第二基板400後，將該第二基板400覆晶接合於該第一基板100，以接合該縱向電感600及該第一橫向電感200，使該些外側電感部610及該些內側電感部620分別連接該些第一電感部210之該第一外側端211及該第一內側端212，請參閱第17圖，各該外側電感部610之兩端分別連接該第一電感部210之該第一外側端211及該第二電感部510之該第二外側端511，請參閱第19圖，各該內側電感部620之兩端分別連接該第一電感部210之該第一內側端212及該第二電感部510之該第二內側端512。
請參閱第15圖，較佳地，該第一橫向電感200具有N+1個第一電感部210，該第二橫向電感500具有N個第二電感部510，該縱向電感600具有N個外側電感部610及N個內側電感部620，連接該第一導接墊110之該第一電感部210未 與任何外側電感部連接(如第17圖所示)，而連接該第二導接墊120之該第一電感部210未與任何內側電感部連接(如第19圖所示)，該些第一電感部210、該些第二電感部510、該些外側電感部610及該些內側電感部620構成一立體電感，電流由該第一導接墊110流入，流經該些第一電感部210、該些外側電感部610、該些內側電感部620及該些第二電感部510後，由該第二導接墊120流出。
請參閱第15及16圖，較佳地，連接相同該外側電感部610之該第一電感部210及該第二電感部510之間的一第一重疊面積OA1大於連接相同該內側電感部620之該第一電感部210及該第二電感部510之間的一第二重疊面積OA2。
藉由該縱向電感600上的該焊料層700接合該第一橫向電感200時，各該外側接合部710用以連接該外側電感部610及該第一電感部210之該第一外側端211(如第17圖所示)，各該內側接合部720用以連接該內側電感部620及該第一電感部210之該第一內側端212(如第19圖所示)，且連接相同該第二電感部510之該外側電感部610及該內側電感部620分別連接兩相鄰之該第一電感部210(如第20圖所示)。
請參閱第15、17及19圖，本發明藉由該製造方法10製造一具立體電感之半導體結構，該半導體結構包含該第一基板100、位於該第一基板100上的該第一橫向電感200、位於該第一橫向電感200上的該縱向電感600、位於該縱向電感600上的該第二橫向電感500及位於該第二橫向電感500上的該第二基板400，較佳地，該保護層300位於該第一基板100及該縱向電感600之間。
在本實施例中，該第一基板100為一電路晶片，該第二基板400為一矽晶圓，複數個第二橫向電感500及複數個縱向電感600形成於該矽晶圓後，研磨切割該矽晶圓，使每一單元具有一第二橫向電感500及一縱向電感600，最後接 合該縱向電感600及該第一橫向電感200，以形成具有立體電感之該半導體結構。
本發明藉由半導體接合技術，使縱向電感連接位於不同基板上的放射狀橫向電感以形成立體電感，因此可使微細化半導體結構具有更高的電感量。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
110:第一導接墊
120:第二導接墊
200:第一橫向電感
210:第一電感部
211:第一外側端
212:第一內側端
500:第二橫向電感
510:第二電感部
511:第二外側端
512:第二內側端
600:縱向電感
610:外側電感部
620:內側電感部

Claims (18)

  1. 一種具立體電感之半導體結構，其包含：一第一基板，具有一第一導接墊及一第二導接墊；一第一橫向電感，位於該第一基板上，該第一橫向電感具有複數個第一電感部，該些第一電感部放射狀排列於該第一基板，其中之一該第一電感部連接該第一導接墊，另一該第一電感部連接該第二導接墊，各該第一電感部具有一第一外側端及一第一內側端；一縱向電感，位於該第一橫向電感上，該縱向電感具有一支撐層、複數個外側電感部及複數個內側電感部，該支撐層具有複數個外側開口及複數個內側開口，該些外側電感部位於該些外側開口，該些內側電感部位於該些內側開口；一第二橫向電感，位於該縱向電感上，該第二橫向電感具有一絕緣層及複數個第二電感部，該絕緣層具有複數個呈放射狀排列的開口，該些第二電感部位於該些開口且呈放射狀排列，各該第二電感部具有一第二外側端及一第二內側端，其中各該外側電感部之兩端分別連接該第一電感部之該第一外側端及該第二電感部之該第二外側端，各該內側電感部之兩端分別連接該第一電感部之該第一內側端及該第二電感部之該第二內側端，且連接相同該第二電感部之該外側電感部及該內側電感部分別連接兩相鄰之該第一電感部；以及一第二基板，位於該第二橫向電感上。
  2. 如申請專利範圍第1項所述之具立體電感之半導體結構，其中兩相鄰之該第一電感部分別連接該第一導接墊及該第二導接墊。
  3. 如申請專利範圍第1項所述之具立體電感之半導體結構，其中兩相鄰之該第一電感部經由該第一外側端分別連接該第一導接墊及該第二導接墊。
  4. 如申請專利範圍第1項所述之具立體電感之半導體結構，其中連接相同該外側電感部之該第一電感部及該第二電感部之間的一第一重疊面積大於連接相同該內側電感部之該第一電感部及該第二電感部之間的一第二重疊面積。
  5. 如申請專利範圍第1項所述之具立體電感之半導體結構，其中該第一外側端之一寬度大於該第一內側端之一寬度，該第二外側端之一寬度大於該第二內側端之一寬度。
  6. 如申請專利範圍第1項所述之具立體電感之半導體結構，其中兩相鄰之該第一外側端之一間距大於兩相鄰之該第一內側端之一間距。
  7. 如申請專利範圍第1項所述之具立體電感之半導體結構，其中該外側電感部之一高度實質上等於該內側電感部之一高度，該外側電感部之該高度大於該第二電感部之一高度。
  8. 如申請專利範圍第1項所述之具立體電感之半導體結構，其另包含一焊料層，該焊料層具有複數個外側接合部及複數個內側接合部，各該外側接合部連接該外側電感部及該第一電感部之該第一外側端，各該內側接合部連接該內側電感部及該第一電感部之該第一內側端。
  9. 如申請專利範圍第1項所述之具立體電感之半導體結構，其另包含一保護層，該保護層位於該第一基板及該縱向電感之間，該保護層具有複數個第一顯露開口及複數個第二顯露開口，該些第一顯露開口顯露該些第一電感部之該第一外側端，該些第二顯露開口顯露該些第一電感部之該第一內側端。
  10. 一種具立體電感之半導體結構之製造方法，其包含：形成一第一橫向電感於一第一基板，該第一基板具有一第一導接墊及一第 二導接墊，該第一橫向電感具有複數個第一電感部，該些第一電感部放射狀形成於該第一基板，使其中之一該第一電感部連接該第一導接墊，並使另一該第一電感部連接該第二導接墊，各該第一電感部具有一第一外側端及一第一內側端；形成一第二橫向電感於一第二基板，該第二橫向電感具有一絕緣層及複數個第二電感部，該絕緣層形成於該第二基板且具有複數個呈放射狀排列的開口，該些第二電感部形成於該些開口並呈放射狀排列，各該第二電感部具有一第二外側端及一第二內側端；形成一縱向電感於該第二橫向電感，該縱向電感具有一支撐層、複數個外側電感部及複數個內側電感部，該支撐層形成於該第二橫向電感且具有複數個外側開口及複數個內側開口，該些外側開口顯露該些第二電感部之該第二外側端，該些內側開口顯露該些第二電感部之該第二內側端，該些外側電感部形成於該些外側開口以連接該些該第二外側端，該些內側電感部形成於該些內側開口以連接該些第二內側端；以及接合該縱向電感及該第一橫向電感，使該些外側電感部及該些內側電感部分別連接該些第一電感部之該第一外側端及該第一內側端，其中連接相同該第二電感部之該外側電感部及該內側電感部分別連接兩相鄰之該第一電感部。
  11. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中兩相鄰之該第一電感部分別連接該第一導接墊及該第二導接墊。
  12. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中兩相鄰之該第一電感部經由該第一外側端分別連接該第一導接墊及該第二導接墊。
  13. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方 法，其中連接相同該外側電感部之該第一電感部及該第二電感部之間的一第一重疊面積大於連接相同該內側電感部之該第一電感部及該第二電感部之間的一第二重疊面積。
  14. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中該第一外側端之一寬度大於該第一內側端之一寬度，該第二外側端之一寬度大於該第二內側端之一寬度。
  15. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中兩相鄰之該第一外側端之一間距大於兩相鄰之該第一內側端之一間距。
  16. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中該外側電感部之一高度實質上等於該內側電感部之一高度，該外側電感部之該高度大於該第二電感部之一高度。
  17. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中於形成該縱向電感後，形成一焊料層於該縱向電感，該焊料層具有複數個外側接合部及複數個內側接合部，當接合該縱向電感及該第一橫向電感時，該外側接合部用以連接該外側電感部及該第一電感部之該第一外側端，該內側接合部用以連接該內側電感部及該第一電感部之該第一內側端。
  18. 如申請專利範圍第10項所述之具立體電感之半導體結構之製造方法，其中於形成該第一橫向電感後，形成一保護層於該第一橫向電感，該保護層具有複數個第一顯露開口及複數個第二顯露開口，該些第一顯露開口顯露該些第一電感部之該第一外側端，該些第二顯露開口顯露該些第一電感部之該第一內側端。
TW108105447A 2019-02-19 2019-02-19 具立體電感之半導體結構及其製造方法 TWI723343B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
TW108105447A TWI723343B (zh) 2019-02-19 2019-02-19 具立體電感之半導體結構及其製造方法
JP2019056982A JP2020136649A (ja) 2019-02-19 2019-03-25 半導体及びその製造方法
KR1020190048669A KR102228427B1 (ko) 2019-02-19 2019-04-25 3차원 인덕터를 구비한 반도체구조 및 이의 제조방법
CN201910344515.6A CN111584463A (zh) 2019-02-19 2019-04-26 具有立体电感的半导体结构及其制造方法
CN201920586926.1U CN209804650U (zh) 2019-02-19 2019-04-26 具有立体电感的半导体结构
US16/401,736 US20200266262A1 (en) 2019-02-19 2019-05-02 Semiconductor device having 3d inductor and method of manufacturing the same
EP19172358.4A EP3699937A1 (en) 2019-02-19 2019-05-02 Semiconductor device having 3d inductor and method of manufacturing the same
US16/885,461 US11056555B2 (en) 2019-02-19 2020-05-28 Semiconductor device having 3D inductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108105447A TWI723343B (zh) 2019-02-19 2019-02-19 具立體電感之半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202032800A TW202032800A (zh) 2020-09-01
TWI723343B true TWI723343B (zh) 2021-04-01

Family

ID=66379830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108105447A TWI723343B (zh) 2019-02-19 2019-02-19 具立體電感之半導體結構及其製造方法

Country Status (6)

Country Link
US (2) US20200266262A1 (zh)
EP (1) EP3699937A1 (zh)
JP (1) JP2020136649A (zh)
KR (1) KR102228427B1 (zh)
CN (2) CN111584463A (zh)
TW (1) TWI723343B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610247B2 (en) * 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US20170062119A1 (en) * 2015-08-24 2017-03-02 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
TWM580254U (zh) * 2019-02-19 2019-07-01 頎邦科技股份有限公司 具立體電感之半導體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289436A (ja) 2001-03-28 2002-10-04 Niigata Seimitsu Kk インダクタンス素子
US6841847B2 (en) * 2002-09-04 2005-01-11 Chartered Semiconductor Manufacturing, Ltd. 3-D spiral stacked inductor on semiconductor material
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
JP5270576B2 (ja) * 2007-01-11 2013-08-21 プラナーマグ インコーポレイテッド 平面型広帯域トランス
JP2009038297A (ja) 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd 半導体装置
JP2009246159A (ja) 2008-03-31 2009-10-22 Fuji Electric Device Technology Co Ltd 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
JP2012178391A (ja) 2011-02-25 2012-09-13 Renesas Electronics Corp 半導体装置
US8432017B2 (en) * 2011-09-28 2013-04-30 Chipbond Technology Corporation Method for fabricating a three-dimensional inductor carrier with metal core and structure thereof
US9105627B2 (en) * 2011-11-04 2015-08-11 International Business Machines Corporation Coil inductor for on-chip or on-chip stack
KR101388840B1 (ko) * 2012-08-28 2014-04-23 삼성전기주식회사 전자 부품이 내장된 기판
US20140327510A1 (en) 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
JP6323213B2 (ja) * 2014-06-26 2018-05-16 株式会社村田製作所 コイルモジュール
JP6365696B2 (ja) * 2015-02-06 2018-08-01 株式会社村田製作所 モジュール
US10170232B2 (en) 2015-11-03 2019-01-01 Qualcomm Incorporated Toroid inductor with reduced electromagnetic field leakage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610247B2 (en) * 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
US20170062119A1 (en) * 2015-08-24 2017-03-02 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
TWM580254U (zh) * 2019-02-19 2019-07-01 頎邦科技股份有限公司 具立體電感之半導體結構

Also Published As

Publication number Publication date
TW202032800A (zh) 2020-09-01
EP3699937A1 (en) 2020-08-26
CN111584463A (zh) 2020-08-25
US20200266262A1 (en) 2020-08-20
US20200295123A1 (en) 2020-09-17
US11056555B2 (en) 2021-07-06
CN209804650U (zh) 2019-12-17
KR20200101817A (ko) 2020-08-28
JP2020136649A (ja) 2020-08-31
KR102228427B1 (ko) 2021-03-16

Similar Documents

Publication Publication Date Title
TWI506709B (zh) 封裝體及其製造方法
TWI538068B (zh) 半導體元件及其製造方法
TWI419242B (zh) 具有加強物的凸塊結構及其製造方法
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
US7067350B1 (en) Method of manufacturing a semiconductor device using electrical contacts formed in an isolation layer
TWI502691B (zh) 導電結構及其形成方法
TWI443774B (zh) 金屬重分佈層之製造方法
US9524944B2 (en) Method for fabricating package structure
WO2012103369A1 (en) Single layer bga substrate process
US9408313B2 (en) Packaging substrate and method of fabricating the same
TWI576870B (zh) 電感結構及其製作方法
TWI723343B (zh) 具立體電感之半導體結構及其製造方法
TWI607539B (zh) 晶片封裝體及其製造方法
TWM580254U (zh) 具立體電感之半導體結構
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
TW201336369A (zh) 線路板製作方法及線路板
JP3221693U (ja) 立体インダクタを有する半導体
US20150214162A1 (en) Passive component structure and manufacturing method thereof
JP2011091087A (ja) 半導体装置とその製造方法
TWI590407B (zh) 半導體封裝結構及其製作方法
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI473216B (zh) 半導體製程及其半導體結構
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
TWI582864B (zh) 半導體封裝結構及其製作方法