JP2012178391A

JP2012178391A - 半導体装置

Info

Publication number: JP2012178391A
Application number: JP2011039310A
Authority: JP
Inventors: Makoto Matsunoshita; 誠松野下
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-02-25
Filing date: 2011-02-25
Publication date: 2012-09-13

Abstract

【課題】実装上の自由度を低下させることのない螺旋状インダクタを実現する技術を提供する。
【解決手段】半導体装置１００は、実質的に平行に配置された第１半導体基板１及び第２半導体基板２と、第１半導体基板１の第２半導体基板２に対向する面である第１対向面１ａに形成され、相互に略平行となる複数の第１パターン３と、第２半導体基板２の第１半導体基板１に対向する面である第２対向面２ａに形成され、相互に略平行となる複数の第２パターン４と、複数の第１パターン３と複数の第２パターン４を交互に導通させることで螺旋状インダクタLを形成する複数のバンプ電極５と、を備える。
【選択図】図２

Description

本発明は、半導体装置に関する。

この種の技術として、特許文献１は、半導体基板と半導体基板の表面に配列して形成される少なくとも一つ以上の配線パターンと半導体基板の裏面に配列して形成される少なくとも一つ以上の配線パターンと、表面側及び裏面側の配線パターンの夫々の面内に形成される、表面から裏面に貫通する少なくとも一つ以上の貫通電極と、を有し、表面の配線パターンと裏面の配線パターンとを貫通電極を介して螺旋状に接続することにより形成される螺旋状インダクタを開示している。

特開２００６−１７３５２５号公報

しかし、特許文献１の螺旋状インダクタでは、裏面に配線が施されているので、チップをマウントする際は、インダクタンス値が損なわれないように、非導電性のマウント材料を用いる必要があるとともに、リードフレーム（接地面）を遠ざける必要がある。例えば、表面に熱発生する素子が形成され、熱抵抗の高い半導体基板を用いる場合は、裏面に接地面を取る場合がある。よって、特許文献１の螺旋状インダクタは、実装上の自由度が少ないという問題がある。

本願発明の観点によれば、実質的に平行に配置された第１半導体基板及び第２半導体基板と、前記第１半導体基板の前記第２半導体基板に対向する面である第１対向面に形成され、相互に略平行となる複数の第１パターンと、前記第２半導体基板の前記第１半導体基板に対向する面である第２対向面に形成され、相互に略平行となる複数の第２パターンと、前記複数の第１パターンと前記複数の第２パターンを交互に導通させることで螺旋状インダクタを形成する複数の交互導通部材と、を備えた半導体装置が提供される。以上の構成によれば、前記螺旋状インダクタを形成しつつも、前記第１半導体基板の前記第１対向面と反対側の面を自由に利用することができる。従って、実装上の自由度を低下させることのない螺旋状インダクタが実現される。

本願発明によれば、前記螺旋状インダクタを形成しつつも、前記第１半導体基板の前記第１対向面と反対側の面を自由に利用することができる。従って、実装上の自由度を低下させることのない螺旋状インダクタが実現される。

図１は、第１半導体基板の表面に種々の集積回路を作製したときの断面図である。（第１実施形態）図２は、半導体装置の斜視図である。（第１実施形態）図３は、第１半導体基板の平面図である。（第１実施形態）図４は、図３のIV−IV線矢視断面図である。（第１実施形態）図５は、第２半導体基板の底面図である。（第１実施形態）図６は、半導体装置の斜視図である。（第２実施形態）図７は、半導体装置の断面図である。（第２実施形態）図８は、第１半導体基板の平面図である。（第３実施形態）図９は、第２半導体基板の底面図である。（第３実施形態）図１０は、半導体装置の斜視図である。（第４実施形態）

本願明細書における具体的な数値は、何れも例示である。

（第１実施形態）
以下、図１〜５を参照しつつ、第１実施形態を説明する。図１に示すように、本実施形態において半導体装置１００は、実質的に平行に配置された第１半導体基板１及び第２半導体基板２と、複数の第１パターン３と、複数の第２パターン４と、複数のバンプ電極５（交互導通部材）と、によって構成されている。

図２に示すように、第１半導体基板１の第２半導体基板２に対向する面である第１対向面１ａと、第２半導体基板２の第１半導体基板１に対向する面である第２対向面２ａは、相互に実質的に平行となるように配置されている。

複数の第１パターン３は、図２及び図３に示すように、第１半導体基板１の第１対向面１ａに形成され、相互に略平行となるように配置されている。

複数の第２パターン４は、図２及び図５に示すように、第２半導体基板２の第２対向面２ａに形成され、相互に略平行となるように配置されている。

複数のバンプ電極５は、図２に示すように、複数の第１パターン３と複数の第２パターン４を交互に導通させることで螺旋状インダクタLを形成する。各バンプ電極５は、第１半導体基板１の第１対向面１ａに対して直交するように延びている。各バンプ電極５は、第２半導体基板２の第２対向面２ａに対して直交するように延びている。

半導体装置１００の適用例としては、IPD(Integrated Passive Device：受動部品の高密度実装技術の一つで，コンデンサやインダクタ，抵抗などを半導体基板上に形成し集積する。)や、ＭＭＩＣ（モノリシックマイクロ波集積回路：一種類の半導体基板の上に能動素子・受動素子を集積して作った回路、更に複数の機能をもつ回路を集積・構成した回路。）が挙げられる。

半導体装置１００の製造方法を簡単に説明すると、図１に示すように、第１半導体基板１の第１対向面１ａに集積回路の要素となるトランジスタ６、抵抗７及びキャパシタ８を作製する。トランジスタ６、抵抗７及びキャパシタ８を作製した後、第１半導体基板１の第１対向面１ａ上に絶縁膜９を堆積する。次に、半導体装置１００のワイヤーボンディングする箇所の絶縁膜９を除去する。その後、螺旋状インダクタLとなる部分に第１パターン３及びバンプ電極５を形成する。そして、第２半導体基板２を上下逆にして、第２パターン４を、第１半導体基板１上のバンプ電極５と接続して、螺旋状インダクタLを作製する。

次に、半導体装置１００の製造方法を詳細に説明する。

第１半導体基板１の第１対向面１ａには、シリコン酸化膜あるいはシリコン窒化膜等の絶縁膜９を堆積する。この絶縁膜９は、第１半導体基板１として半絶縁性基板を用いることにより複数の第１パターン３間の絶縁性が担保されるなら、必ずしも堆積しなくても良い。ここで、半絶縁性基板とは、例えば高抵抗シリコン基板、半絶縁性ガリウム砒素基板、サファア基板のことであり、要するに１０^５Ωｃｍ程度以上の抵抗率を有する基板を意味する。

図３に示すように、複数の第１パターン３は、螺旋状インダクタLの螺旋中心軸Cに平行となる方向において等間隔となるように並べて形成されている。各第１パターン３は、図３に示す第１半導体基板１の平面視で、螺旋状インダクタLの螺旋中心軸Cに対して約８０度の角度で傾くように延びて形成されている。各第１パターン３は、第１半導体基板１の第１対向面１ａをエッチング除去した凹領域に形成しても良い。各第１パターン３は、スパッタ法、蒸着法、メッキ法の何れの形成方法を用いて形成しても良い。各第１パターン３の材料としては、金、銅等に代表される低抵抗金属が好ましい。各第１パターン３の厚さは、例えば２μｍ〜１０μｍ程度で、可能な範囲で厚い方がインダクタの特性が良くなる。各第１パターン３の幅と間隔は、バンプ電極５の形成技術によって決定される。各第１パターン３の幅と間隔を小さくすることで、螺旋状インダクタLを小型化することができる。各第１パターン３の幅は、８０μｍ程度である。各第１パターン３の配置間隔は、１０μｍ〜２０μｍ程度である。

次に、図３及び図４に示すように、各第１パターン３の端部３ａにバンプ電極５を形成する。バンプ電極５の形成方法は、例えば、実願平３−３１１１５６で開示されているように、予めバンプ電極５となるワイヤーを準備しておき、各第１パターン３の端部３ａにワイヤーの端部を接続した後、所定の長さで切断する方法がある。また、各第１パターン３の端部３ａのみ非常に厚い例えば３０μｍ程度のメッキを施す方法もある。バンプ電極５の高さが高いほど、螺旋状インダクタLのインダクタンス値を大きくすることができるので、実装面積の小型化に寄与する。

また、図２に示すように、第２半導体基板２の第２対向面２ａには、シリコン酸化膜あるいはシリコン窒化膜等の絶縁膜１０を堆積する。この絶縁膜１０は、第２半導体基板２として半絶縁性基板を用いることにより複数の第２パターン４間の絶縁性が担保されるなら、必ずしも堆積しなくても良い。

図５に示すように、複数の第２パターン４は、螺旋状インダクタLの螺旋中心軸Cに平行となる方向において等間隔になるように並べて形成されている。各第２パターン４は、図５に示す第２半導体基板２の底面視で、螺旋状インダクタLの螺旋中心軸Cに対して直交するように延びて形成されている。各第２パターン４は、第２半導体基板２の第２対向面２ａをエッチング除去した凹領域に形成しても良い。各第２パターン４のその他の製法や寸法等は、第１パターン３と同様であるから、その説明は割愛する。各第２パターン４のうち、バンプ電極５が接続される端部４ａは、他の部分と比較して厚く形成してもよい。また、各第２パターン４のうち、バンプ電極５が接続される端部４ａは、他の部分と比較して第２半導体基板２側に窪んだ位置に形成されていてもよい。

次に、第１半導体基板１と第２半導体基板２を夫々、所望の厚さ、サイズに成形する。第１半導体基板１及び第２半導体基板２の厚さは、例えば３０μｍ〜３００μｍ程度である。それぞれの厚さは、相互に異なっていてもよい。

次に、第１半導体基板１の裏面１ｂ（図２参照）を図示しないリードフレームにマウントした後、第２半導体基板２を上下逆にし、第１半導体基板１の第１対向面１ａ上に形成したバンプ電極５が第２半導体基板２の第２対向面２ａ上に形成した第２パターン４の端部４ａに接触するように、第１半導体基板１に対して第２半導体基板２を位置決めする。そして、例えば熱圧着法により、バンプ電極５を第２半導体基板２の第２パターン４の端部４ａに接続する。これにより、第１半導体基板１の第２半導体基板２とバンプ電極５と、第２半導体基板２の第２パターン４と、が一体的な配線となって、図２に示す螺旋状インダクタLが完成する。図２に示すように、螺旋状インダクタLは、絶縁膜９と絶縁膜１０によって挟まれている。第１半導体基板１と螺旋状インダクタLは、絶縁膜９によって隔てられている。第２半導体基板２と螺旋状インダクタLは、絶縁膜１０によって隔てられている。本実施形態では、螺旋中心軸Ｃに対して、第１のパターン３を傾かせて、第２のパターン４を平行にして形成しているが、一体的な配線となればこの限りではない。

以上の構成の半導体装置１００によれば、第１半導体基板１の裏面１ｂ（図２参照）にはパターンを形成しないので、第１半導体基板１の裏面１ｂを例えば接地面にするなど、自由に利用することができる。製造の順番を入れ替えることにより、第２半導体基板２の第２対向面２ａと反対側の面である裏面２ｂ（図２参照）を接地面にすることもできる。第１半導体基板１の裏面１ｂを接地面とした場合であって、第１半導体基板１（又は第２半導体基板２、以下同様。）が例えばシリコン基板の場合は、金とシリコンの合金からなるマウント材を用いてリードフレームに実装することができる。また、第１半導体基板１が例えばガリウム砒素の場合は、金と錫の合金からなるマウント材を用いてリードフレームに実装することができる。そして、その接地面から螺旋状インダクタLまでの距離は第１半導体基板１の厚みで確保できているので、第１半導体基板１の裏面１ｂに接地面を設けたとしても螺旋状インダクタLのインダクタ特性を損なうことはない。

（第２実施形態）
次に、図６〜７を参照しつつ、本願発明の第２実施形態を説明する。ここでは、本実施形態が上記第１実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第１実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。

本実施形態では、図６に示すように、第１半導体基板１と第２半導体基板２の間に、比透磁率が１以上の高透磁率部材１１を充填する構造を採用している。高透磁率部材１１は、螺旋状インダクタLの内周側に形成される。高透磁率部材１１は、好ましくは、図６に示すように、螺旋状インダクタLを完全に覆い隠すように形成される。

次に、高透磁率部材１１の形成方法を説明する。高透磁率部材１１を第１半導体基板１と第２半導体基板２の間に充填する方法としては、先ず、図７に示すように、第１実施形態と同様、第１半導体基板１の第１対向面１ａに絶縁膜９や第１パターン３を形成する。次に、例えば、特開２００９−５９９６０で開示されているように鉄シリサイドを用いた磁性体材料を積層した後、バンプ電極５を形成する領域と螺旋状インダクタL近傍以外の磁性体材料を除去し、高透磁率部材１１を形成する。次にバンプ電極５を第１実施形態と同様に形成する。次に、第１実施形態と同様に第２半導体基板２を上下逆にして、螺旋状インダクタLを形成する。

なお、高透磁率部材１１は、第１半導体基板１に形成することに代えて、第２半導体基板２に形成してもよい。この場合、第１半導体基板１のバンプ電極５を第２半導体基板２の第２パターン４の端部４ａに接続できるように、例えば、第２半導体基板２の第２パターン４のバンプ電極５と接続する端部４ａを予め、高透磁率部材１１から露出するようにしておくとよい。

高透磁率部材１１を形成する別の方法として、第１実施形態と同様に、図２に示す螺旋状インダクタLを形成した後、例えば特開平９−６３８２７に開示されている磁性体樹脂を螺旋状インダクタL近傍に充填して、高透磁率部材１１とすることもできる。

また、第１半導体基板１の第１対向面１ａに第１パターン３やバンプ電極５を形成し、第２半導体基板２の第２対向面２ａに第２パターン４を形成し、これらの表面に絶縁膜を形成し、バンプ電極５と第２パターン４の接続部分のみ絶縁膜を除去した後、高透磁率部材１１を形成しても良い。この場合、高透磁率部材１１を充填する際に、接触する部分をエッチングする効果がある場合や特に第１パターン３、バンプ電極５及び第２パターン４の材料と直接接触することにより腐食等を起こし、抵抗の経時変化が起こる場合に絶縁膜によりそれらを防御することが可能である。

以上説明したように、螺旋状インダクタLの内周側に、高透磁率部材１１を配置したことで、高いインダクタンスを有する性能のよい螺旋状インダクタLを実現することができる。裏を返せば、螺旋状インダクタLの小型化にも寄与する。また、高透磁率部材１１を第１半導体基板１と第２半導体基板２の間に充填したことで、第１半導体基板１と第２半導体基板２の相互連結の強度向上に寄与する。

（第３実施形態）
次に、図８〜９を参照しつつ、本願発明の第３実施形態を説明する。ここでは、本実施形態が上記第１実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第１実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。

本実施形態において、複数のバンプ電極５は、図８に示すように第１パターン３の延びる方向において相互にズレるように、即ち、図９に示す第２パターン４の延びる方向において相互にズレるように形成されている。この場合、隣り合うバンプ電極５間のギャップを効果的に確保できるので、図８に示すように複数の第１パターン３を狭い間隔で配置することができる。同様に、図９に示すように第２パターン４を狭い間隔で配置することができる。従って、螺旋状インダクタLをコンパクトにすることができる。

（第４実施形態）
次に、図１０を参照しつつ、本願発明の第４実施形態を説明する。ここでは、本実施形態が上記第１実施形態と異なる点を中心に説明し、重複する説明は適宜省略する。また、上記第１実施形態の各構成要素に対応する構成要素には原則として同一の符号を付すこととする。

本実施形態では、図１０に示すように、第１半導体基板１の第１対向面１ａの一部をエッチングで除去することで、第１半導体基板１の第１対向面１ａに第１凹部１ｃを形成している。そして、第１パターン３のうちバンプ電極５が形成される端部３ａ（図３も併せて参照）以外の部分は第１凹部１ｃ内に形成している。同様に、第２半導体基板２の第２対向面２ａの一部をエッチングにより除去することで、第２半導体基板２の第２対向面２ａに第２凹部２ｃを形成している。そして、第２パターン４のうちバンプ電極５が接続される端部４ａ（図５も併せて参照）以外の部分は第２凹部２ｃ内に形成している。以上の構成によれば、螺旋状インダクタLのインダクタンスが高くなるという効果が得られる。また、第１凹部１ｃや第２凹部２ｃのエッチング深さが深いほど、インダクタンス値は増加する。従って、バンプ電極５の高さをあまり確保できない場合、螺旋状インダクタLのインダクタンスを確保する手段として、第１凹部１ｃや第２凹部２ｃを利用した本アイデアは特に有益となる。

なお、第１パターン３や第２パターン４の上下には、上記第２実施形態で示したように絶縁膜を形成しておいてもよい。また、上記第２実施形態のように、第１半導体基板１と第２半導体基板２の間には高透磁率部材１１を充填させておいてもよい。

また、図１０に示すように第１凹部１ｃと第２凹部２ｃを両方形成することに代えて、第１凹部１ｃと第２凹部２ｃのうち何れか一方のみを形成することにしてもよい。

１第１半導体基板
１ａ第１対向面
１ｃ第１凹部
２第２半導体基板
２ａ第２対向面
２ｃ第２凹部
３第１パターン
４第２パターン
５バンプ電極
１００半導体装置

Claims

実質的に平行に配置された第１半導体基板及び第２半導体基板と、
前記第１半導体基板の前記第２半導体基板に対向する面である第１対向面に形成され、相互に略平行となる複数の第１パターンと、
前記第２半導体基板の前記第１半導体基板に対向する面である第２対向面に形成され、相互に略平行となる複数の第２パターンと、
前記複数の第１パターンと前記複数の第２パターンを交互に導通させることで螺旋状インダクタを形成する複数の交互導通部材と、
を備えた半導体装置。
請求項１に記載の半導体装置であって、
前記螺旋状インダクタの内周側に、比透磁率が１以上である高透磁率部材を配置した、
半導体装置。
請求項２に記載の半導体装置であって、
前記高透磁率部材は、前記第１半導体基板と前記第２半導体基板の間に充填されるように配置されている、
半導体装置。
請求項１〜３の何れかに記載の半導体装置であって、
前記第１半導体基板の前記第１対向面には第１凹部が形成されており、
前記第１パターンの少なくとも一部は、前記第１凹部内に位置している、
半導体装置。
請求項１〜４の何れかに記載の半導体装置であって、
前記第２半導体基板の前記第２対向面には第２凹部が形成されており、
前記第２パターンの少なくとも一部は、前記第２凹部内に位置している、
半導体装置。
請求項１〜５の何れかに記載の半導体装置であって、
前記複数の交互導通部材は、各第１パターンの延びる方向において相互にズレるように配置されている、
半導体装置。
請求項１〜６の何れかに記載の半導体装置であって、
前記複数の交互導通部材は、各第２パターンの延びる方向において相互にズレるように配置されている、
半導体装置。