JP2019110237A - トランス、トランスの製造方法および半導体装置 - Google Patents

トランス、トランスの製造方法および半導体装置 Download PDF

Info

Publication number
JP2019110237A
JP2019110237A JP2017242902A JP2017242902A JP2019110237A JP 2019110237 A JP2019110237 A JP 2019110237A JP 2017242902 A JP2017242902 A JP 2017242902A JP 2017242902 A JP2017242902 A JP 2017242902A JP 2019110237 A JP2019110237 A JP 2019110237A
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
primary
winding conductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017242902A
Other languages
English (en)
Other versions
JP2019110237A5 (ja
JP6819564B2 (ja
Inventor
貫 田中
Kan Tanaka
貫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017242902A priority Critical patent/JP6819564B2/ja
Priority to US16/053,835 priority patent/US11114377B2/en
Priority to DE102018217270.6A priority patent/DE102018217270A1/de
Priority to CN201811532803.6A priority patent/CN109935451A/zh
Publication of JP2019110237A publication Critical patent/JP2019110237A/ja
Publication of JP2019110237A5 publication Critical patent/JP2019110237A5/ja
Application granted granted Critical
Publication of JP6819564B2 publication Critical patent/JP6819564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/06—Coil winding
    • H01F41/061—Winding flat conductive wires or sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/06—Coil winding
    • H01F41/061—Winding flat conductive wires or sheets
    • H01F41/063—Winding flat conductive wires or sheets with insulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F2038/006—Adaptations of transformers or inductances for specific applications or functions matrix transformer consisting of several interconnected individual transformers working as a whole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】製造効率が高められたトランス、トランスの製造方法および半導体装置を提供する。【解決手段】半導体装置は、半導体基板１と、半導体基板１の表面の第一部分に積層された絶縁層２と、絶縁層２に形成されたトランス１０と、半導体基板１の表面の第二部分の上に設けられた配線と、を備えている。トランスは、一次巻線導体２０と、二次巻線導体３０とを備える。一次巻線導体２０は、絶縁層２の内部において、半導体基板１の表面と平行な方向に伸びる中心軸ＣＬを持つ四角形螺旋形状に設けられ、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜で構成されている。二次巻線導体３０は、半導体基板１の平面視において一次巻線導体２０と離間させられつつ、絶縁層２の内部において中心軸ＣＬを持つ四角形螺旋形状に設けられ、一次巻線導体２０と磁気結合し、導体膜で構成されている。【選択図】図３

Description

本発明は、トランス、トランスの製造方法および半導体装置に関するものである。
従来、例えば特開２０００−３５３６１７号公報に開示されているように、半導体基板の上に導電材料を設けることでトランスを形成する技術が知られている。上記公報にかかるトランスは、図９に示されるように、導電材料からなる直線状セグメントと、導電材料からなるアーチと、で構成されている。より具体的には、上記公報の図９と図１１とから把握されるように、複数の直線状セグメントと複数のアーチとが接続することにより、三次元螺旋形状のインダクタが形成されている。図９の紙面貫通方向は半導体基板の表面と平行な方向である。上記公報のインダクタは図９の紙面貫通方向に中心軸を持つ三次元螺旋形状を有しており、この三次元螺旋形状はアーチによる曲線部を含むものである。
上記公報における段落００４３から段落００６０にかけて、トランスを構成するインダクタの製造工程が記載されている。ここで注意すべきなのは、上記公報は電解成長プロセスを前提とすることである。上記公報では、段落００４４に記載されているように、まず基板に複数の溝が形成される。次に、段落００４８に記載されているように、電解成長プロセスによって、複数の溝それぞれに金属を埋め込むことにより複数の直線状セグメントが形成される。さらに、上記公報では、段落００５７以降に記載されているように、複数の直線状セグメントの上方に、電解成長プロセスによって複数のアーチ状の導体構造を形成している。この複数のアーチ状の導体構造が複数の直線状セグメントと接続することで、三次元螺旋形状のインダクタが形成されている。このように、上記公報が開示する技術は、電解成長プロセスによってトランスの巻線構造を形成するものである。
特開２０００−３５３６１７号公報
上記従来の技術では電解成長プロセスを必須としている。しかしながら、電解成長プロセスは、既存の半導体装置の配線を形成する際に高頻度に使用される配線形成プロセスではない。上記従来の技術は、既存の半導体装置に適用する際の製造効率を考えると、未だ改善の余地を有するものであった。
本発明は、上述のような課題を解決するためになされたもので、製造効率が高められたトランス、トランスの製造方法および半導体装置を提供することを目的とする。
本発明にかかるトランスの製造方法は、
半導体基板の表面に下側絶縁層を積層する工程と、
前記下側絶縁層の上に、真空蒸着法、化学気相成長法、またはスパッタリングで第一導体膜を積層する工程と、
前記第一導体膜をパターニングすることで、前記半導体基板の平面視において互いに離間しつつ並べて配置された第一の下部線状導体と第二の下部線状導体とを形成する工程と、
前記第一の下部線状導体および前記第二の下部線状導体が形成された前記下側絶縁層の上に、上側絶縁層を積層する工程と、
前記第一の下部線状導体の一端および他端と前記第二の下部線状導体の一端および他端にそれぞれ達するように、前記上側絶縁層を貫通した複数のコンタクトビアを設ける工程と、
前記上側絶縁層の上に、真空蒸着法、化学気相成長法、またはスパッタリングで第二導体膜を積層する工程と、
前記第二導体膜をパターニングすることで、前記複数のコンタクトビアと接するように第一の上部線状導体と第二の上部線状導体とを形成する工程と、
を備え、
前記第一の上部線状導体は、前記第一の下部線状導体の前記一端に配設された一つのコンタクトビアと、前記第二の下部線状導体の前記一端および前記他端のうち前記第一の下部線状導体の前記一端から遠い側の端に配設された他のコンタクトビアとを接続するように形成され、
前記第二の上部線状導体は、前記第一の下部線状導体の他端に配設された更に他のコンタクトビアと接続するように形成され、
前記第一の下部線状導体と、前記第二の下部線状導体と、前記第一の上部線状導体と、前記第二の上部線状導体とを前記複数のコンタクトビアを介して接続させることにより巻線導体が形成され、
前記巻線導体が、前記半導体基板の前記表面と平行な方向に伸びる中心軸を持つ四角形螺旋形状を有する。
本発明にかかるトランスは、
半導体基板と、
前記半導体基板の表面に積層された絶縁層と、
前記絶縁層の内部において、前記半導体基板の前記表面と平行な方向に伸びる中心軸を持つ四角形螺旋形状に設けられ、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜で構成された一次巻線導体と、
前記半導体基板の平面視において前記一次巻線導体と離間させられつつ、前記絶縁層の内部において前記中心軸を持つ前記四角形螺旋形状に設けられ、前記一次巻線導体と磁気結合し、前記導体膜で構成された二次巻線導体と、
を備える。
本発明にかかる半導体装置は、
半導体基板と、
前記半導体基板の表面の第一部分に積層された絶縁層と、
前記絶縁層に形成されたトランスと、
前記半導体基板の前記表面の第二部分の上に設けられた配線と、
を備え、
前記トランスは、
前記絶縁層の内部において、前記半導体基板の前記表面と平行な方向に伸びる中心軸を持つ四角形螺旋形状に設けられた一次巻線導体と、
前記半導体基板の平面視において前記一次巻線導体と離間させられつつ、前記絶縁層の内部において前記中心軸を持つ前記四角形螺旋形状に設けられ、前記一次巻線導体と磁気結合する二次巻線導体と、
を備え、
前記配線、前記第一巻線導体および前記二次巻線導体が、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜で構成されたものである。
本発明によれば、トランスを構成する巻線導体が四角形螺旋形状を持っている。四角形螺旋形状の巻線導体は、絶縁層の面方向に平行な線状導体と絶縁層に垂直なコンタクトビアとを連結させることで形成することができる。線状導体およびコンタクトビアは、半導体装置の配線形成プロセスと同様に真空蒸着法、化学気相成長法、またはスパッタリングで導体膜を形成することにより形成できる。半導体装置の配線形成プロセスと同様のプロセスで巻線導体を形成できるので、トランスの製造効率を高めることができる。
実施の形態にかかるトランスおよび半導体装置を示す図である。 実施の形態にかかるトランスの拡大断面図である。 実施の形態にかかるトランスの斜視図である。 実施の形態にかかるトランスの平面図である。 実施の形態にかかるトランスの作用効果を説明するための図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかる半導体装置を示す図である。 実施の形態の変形例にかかるトランスの拡大断面図である。 実施の形態の変形例にかかるトランスの斜視図である。 実施の形態の変形例にかかるトランスの斜視図である。 実施の形態の変形例にかかるトランスの斜視図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態の変形例にかかるトランスの平面図である。 実施の形態にかかるトランスおよび半導体装置の製造方法を説明するためのフローチャートである。 実施の形態の変形例にかかるトランスおよび半導体装置の製造方法を説明するためのフローチャートである。 実施の形態の変形例にかかるトランスおよび半導体装置の製造方法を説明するためのフローチャートである。 実施の形態の変形例にかかるトランスおよび半導体装置の製造方法を説明するためのフローチャートである。 実施の形態の変形例にかかるトランスおよび半導体装置の製造方法を説明するためのフローチャートである。 実施の形態にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態の変形例にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態の変形例にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態の変形例にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態の変形例にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態の変形例にかかるトランスの製造方法を説明するための製造フロー図である。 実施の形態の変形例にかかるトランスの製造方法を説明するための製造フロー図である。
実施の形態の装置の構成．
図１は、実施の形態にかかる水平マイクロトランス１０および半導体装置１００を示す図である。図２は、実施の形態にかかる水平マイクロトランス１０の拡大断面図である。説明の便宜のために、図面にはｘｙｚ直交座標軸が表記されている。
半導体装置１００は、半導体基板１と、半導体基板１の表面１ａに積層された絶縁層２と、絶縁層２の内部に設けられた水平マイクロトランス１０とを備える。さらに、半導体装置１００は、水平マイクロトランス１０にワイヤ４を介して接続された低電位側回路９０と、水平マイクロトランス１０にワイヤ４を介して接続された高電位側回路９２と、を備える。水平マイクロトランス１０は、一次巻線導体２０と二次巻線導体３０とを含む。低電位側回路９０および高電位側回路９２は、それぞれ下層配線９３、配線ビア９５および上層配線９４を有している。
半導体基板１は、シリコン基板である。半導体基板１は、シリコンよりもバンドギャップの大きいワイドバンドギャップ半導体基板であってもよい。ワイドバンドギャップ半導体基板は、ＳｉＣ基板、ＧａＮ基板、あるいはダイヤモンド基板とすることができる。
絶縁層２は、後述するように、下側絶縁層２ａおよび上側絶縁層２ｂを含む。一次巻線導体２０は、絶縁層２の内部において、中心軸ＣＬを持つ四角形螺旋形状に設けられている。中心軸ＣＬは、半導体基板１の表面１ａと平行な方向に伸びる軸である。二次巻線導体３０は、半導体基板１の平面視において一次巻線導体２０と離間させられている。二次巻線導体３０は、絶縁層２の内部において、一次巻線導体２０と共通の中心軸ＣＬを持つ四角形螺旋形状に設けられている。一次巻線導体２０と二次巻線導体３０は、互いに磁気結合している。一次巻線導体２０と二次巻線導体３０は、導体膜で構成されている。一次巻線導体２０と二次巻線導体３０を構成する導体膜は、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜である。一次巻線導体２０と二次巻線導体３０を構成する導体膜は、抵抗の低い導電材料で形成されることが好ましい。このような抵抗の低い導電材料は、金属であってもよいしドーピングされた多結晶Ｓｉなどでもよい。
実施の形態にかかる半導体装置１００は、電力用半導体デバイス（図示せず）を駆動するための駆動回路である。半導体装置１００は、電力用半導体デバイスの制御端子に駆動信号を与える装置である。この種の装置は、ゲートドライバとも称される。半導体装置１００は、レベルシフト回路として水平マイクロトランス１０を使用する。水平マイクロトランス１０は、低電位側回路９０からの駆動信号をレベルシフトすることで、駆動信号を高電位側回路９２に伝達する。レベルシフトによって、電力用半導体デバイスの制御端子に与えるべき高電位駆動信号が生成される。一次巻線導体２０は、低電位駆動信号を送信する信号送信端部である。二次巻線導体３０は、レベルシフトされた高電位駆動信号を受信する信号受信端部である。
図３は、実施の形態にかかる水平マイクロトランス１０の斜視図である。図３では、説明の便宜上、絶縁層２を透視して一次巻線導体２０および二次巻線導体３０を全て実線で図示している。ここで、図面に記入したｘｙｚ直交座標軸と、水平マイクロトランス１０および半導体装置１００との関係を説明する。ｚ軸方向は、半導体基板１の表面１ａの法線ベクトル方向である。ｚ軸方向は、半導体基板１の表面１ａに絶縁層２を積層した場合における、絶縁層２の厚さ方向である。ｘ軸およびｙ軸とからなるｘｙ平面は、半導体基板１の表面１ａと平行である。ｘ方向は、中心軸ＣＬと平行な方向である。ｙ方向は、中心軸ＣＬと直交している。
図３に示すように、絶縁層２は、半導体基板１に積層された下側絶縁層２ａと、下側絶縁層２ａの上に積層された上側絶縁層２ｂと、を含んでいる。一次巻線導体２０は、複数の一次側下部線状導体２１、２２と、複数の一次側コンタクトビア２６と、複数の一次側上部線状導体２５と、を含んでいる。複数の一次側下部線状導体２１、２２は、下側絶縁層２ａと上側絶縁層２ｂとの間に設けられている。複数の一次側下部線状導体２１、２２は、ｙ軸と平行に伸びている。複数の一次側コンタクトビア２６は、複数の一次側下部線状導体２１、２２それぞれの両端部において上側絶縁層２ｂを貫通している。複数の一次側上部線状導体２５は、上側絶縁層２ｂの上に設けられて複数の一次側コンタクトビア２６に接続している。複数の一次側上部線状導体２５は、一次側上部線状導体２５ａ、２５ｂ１、２５ｂ２、２５ｄを含んでいる。複数の一次側上部線状導体２５は、複数の一次側下部線状導体２１、２２および複数の一次側コンタクトビア２６とともに「三次元四角形螺旋形状」を構成する。
図３に示すように、一次巻線導体２０は、絶縁層２の内部に設けられた「三次元四角形螺旋形状」を有する。「三次元四角形螺旋形状」とは、螺旋の中心軸ＣＬと平行に螺旋形状を見たときに、線状の物体が中心軸ＣＬを周回しつつ四角形状に屈曲して伸びることで得られる形状である。
一次巻線導体２０の三次元四角形螺旋形状を説明する。まず絶縁層２内において、複数の一次側コンタクトビア２６の一つである一次側コンタクトビア２６ｃが、半導体基板１の表面１ａに近づく下側方向に伸びる。「下側方向」は、半導体基板１の表面１ａの法線ベクトル方向の反対向きの方向であり、マイナスｚ軸方向である。一次側コンタクトビア２６ｃが下側方向へ伸びた後に、この一次側コンタクトビア２６ｃと連結した第一の一次側下部線状導体２１が、第一平面方向に伸びる。実施の形態では、「第一平面方向」はマイナスｙ方向である。「第一平面方向」は、半導体基板１の表面１ａと平行な方向、つまりｘｙ平面と平行な任意の方向に決めることができる。
第一の一次側下部線状導体２１が第一平面方向つまりマイナスｙ方向へ伸びた後に、第一の一次側下部線状導体２１と連結した一次側コンタクトビア２６ａが、上側方向に伸びる。「上側方向」は、下側方向と逆向きであり、すなわちｚ軸方向である。複数の一次側コンタクトビア２６はｚ軸と垂直に伸びており、互いに構造上の違いはない。ここでいう「下側方向」と「上側方向」は、三次元四角形螺旋形状を説明するための便宜上の表現である。一次側コンタクトビア２６ａが上側方向へ伸びた後に、一次側コンタクトビア２６ａと連結した一次側上部線状導体２５ｂ１が、第二平面方向に伸びる。実施の形態では、「第二平面方向」は、ｙ方向と平行ではなく、ｙ方向ベクトルとｘ方向ベクトルの合成ベクトルである。よって、一次側上部線状導体２５ｂ１の両端は、互いにｘ方向にずれている。「第二平面方向」は、半導体基板１の表面１ａと平行な方向、つまりｘｙ平面と平行な任意の方向に決めることができる。
線形状に加工された導体膜が上記の順番で屈曲を繰り返しながら伸びることで、中心軸ＣＬを周回する四角形螺旋形状が得られている。つまり、一次側上部線状導体２５ｂ１、一次側コンタクトビア２６ｂ、第二の一次側下部線状導体２２、残りの一次側コンタクトビア２６、および一次側上部線状導体２５ｄが連結することで、線状導体が中心軸ＣＬの周りにもう一回転伸びている。
二次巻線導体３０は、複数の二次側下部線状導体３１、３２と、複数の二次側コンタクトビア３６と、複数の二次側上部線状導体３５と、を含む。複数の二次側下部線状導体３１、３２は、下側絶縁層２ａと上側絶縁層２ｂとの間に設けられている。複数の二次側下部線状導体３１、３２は、ｙ軸と平行に伸びている。複数の二次側下部線状導体３１、３２は、複数の一次側下部線状導体２１、２２と同一の層に設けられている。複数の二次側コンタクトビア３６は、複数の二次側下部線状導体３１、３２それぞれの両端部において上側絶縁層２ｂを貫通する。複数の二次側コンタクトビア３６は、複数の一次側コンタクトビア２６と同一の層に設けられている。複数の二次側上部線状導体３５は、上側絶縁層２ｂの上に設けられて複数の二次側コンタクトビア３６に接続している。複数の二次側上部線状導体３５は、二次側上部線状導体３５ａ、３５ｂ１、３５ｂ２、３５ｄを含んでいる。複数の二次側上部線状導体３５は、複数の二次側下部線状導体３１、３２および複数の二次側コンタクトビア３６とともに四角形螺旋形状を構成する。複数の二次側上部線状導体３５は、複数の一次側上部線状導体２５と同一の層に設けられている。
一次巻線導体２０と同様に、二次巻線導体３０も、絶縁層２の内部に設けられた三次元四角形螺旋形状を有する。二次巻線導体３０の三次元四角形螺旋形状は、半導体基板１の平面視において一次巻線導体２０と離間させられつつ絶縁層２の内部に設けられている。二次巻線導体３０も、一次巻線導体２０と同様に、上述した「下側方向」と「第一平面方向」と「上側方向」と「第二平面方向」とにこの順番で伸びることを繰り返した四角形螺旋形状である。
複数の一次側下部線状導体２１、２２と複数の二次側下部線状導体３１、３２とが同じ層に設けられるので、これらを同じ配線形成プロセスで一括形成することができる。複数の一次側上部線状導体２５と複数の二次側上部線状導体３５とが同じ層に設けられるので、これらを同じ配線形成プロセスで一括に形成することができる。一次側コンタクトビア２６と二次側コンタクトビア３６とを設けるためのビア形成プロセスを一括で行うこともできる。
一次巻線導体２０と二次巻線導体３０とが、ｘｙ平面方向において間隔Ｄ１だけ離れている。一次巻線導体２０と二次巻線導体３０を形成する際に間隔Ｄ１を調節することにより、容易に所望の耐圧を得ることができる。絶縁層２に一次巻線導体２０と二次巻線導体３０とをｘｙ平面方向に離間して設けることにより、両者の電気絶縁を容易に確保することができる。これにより、ｚ方向に一次巻線導体２０と二次巻線導体３０とを絶縁する必要が無いので、一次巻線導体２０と二次巻線導体３０との間にｚ方向膜厚の大きな厚膜絶縁膜を設けなくともよい。
実施の形態にかかる水平マイクロトランス１０によれば、一次巻線導体２０および二次巻線導体３０がそれぞれ四角形螺旋形状を持っている。角形の螺旋形状の巻線導体は、絶縁層２の面方向つまりｘｙ平面方向に平行な複数の線状導体と、絶縁層２に垂直な複数のコンタクトビアとを連結させることで形成することができる。複数の線状導体は、一次側下部線状導体２１、２２、一次側上部線状導体２５、二次側下部線状導体３１、３２、および二次側上部線状導体３５を含む。複数のコンタクトビアは、複数の一次側コンタクトビア２６および複数の二次側コンタクトビア３６を含む。このような構造的特徴によれば、配線形成プロセスと同様に化学気相成長法などを用いて一次巻線導体２０および二次巻線導体３０を形成できる。つまり、半導体装置１００に適用される配線形成プロセスと同様に真空蒸着法、化学気相成長法、またはスパッタリングで導体膜を形成することにより、一次巻線導体２０および二次巻線導体３０を形成することができる。半導体装置１００の配線形成プロセスを流用して水平マイクロトランス１０を形成できるので、水平マイクロトランス１０の製造コストおよびタクトタイムを飛躍的に低減することができる。一次巻線導体２０および二次巻線導体３０それぞれの幅Ｗ、巻数Ｎ１、Ｎ２およびｚ方向高さをパターニングによって容易かつ高精度に調節することができるので、レベルシフト信号伝達能力を自在に調節することもできる。
半導体装置１００は、パワーデバイス駆動用ゲートドライバであり、Ｎ側パワーデバイスを駆動する低電位側回路９０と、Ｐ側パワーデバイスを駆動する高電位側回路９２と、を備えている。Ｎ側パワーデバイスは、低電位側パワーデバイスである。Ｐ側パワーデバイスは、高電位側パワーデバイスである。低電位側回路９０は、グランドを第一基準電位ＧＮＤとしてＮ側パワーデバイスを駆動する。高電位側回路９２は、第一基準電位ＧＮＤよりも高い電位である第二基準電位ＶｓでＰ側パワーデバイスを駆動する。パワーデバイスは、ＩＧＢＴ、ＭＯＳＦＥＴ、あるいはバイポーラトランジスタである。これらのパワーデバイスが、半導体スイッチング素子として使用される。実施の形態では、第二基準電位Ｖｓを一例としてソース電位としている。低電位側パワーデバイスを保護するために、第二基準電位Ｖｓを第一基準電位ＧＮＤから分離する必要がある。さらに、第一基準電位ＧＮＤに入力された信号をＶｓ電位に伝達するためのレベルシフト機能が必要である。Ｖｓ電位から第一基準電位ＧＮＤに信号伝達する際には、逆レベルシフト機能も必要である。一般的なゲートドライバ用レベルシフト素子としては、フォトカプラ、ＨＶＩＣ、およびマイクロトランスがある。マイクロトランスは、フォトカプラと比較して高温耐性および高耐劣化性を持つという利点がある。また、マイクロトランスは、絶縁分離構造を持つので、ＨＶＩＣにて発生するリーク電流が流れないという利点もある。実施の形態にかかる水平マイクロトランス１０は、これらのマイクロトランスの利点を備えている。
図４は、実施の形態にかかる水平マイクロトランス１０の平面図である。複数の一次側下部線状導体２１、２２と複数の二次側下部線状導体３１、３２とが、互いに同じ太さ及び長さを有するものとする。複数の一次側上部線状導体２５と複数の二次側上部線状導体３５とが、互いに同じ太さ及び長さを有するものとする。
なお、図４では、図示の便宜上、複数の一次側下部線状導体２１、２２よりも、その上方に位置する複数の一次側上部線状導体２５が細く描写されている。しかしながら、複数の一次側下部線状導体２１、２２それぞれと複数の一次側上部線状導体２５それぞれとの間で太さの限定はなく、両者を同じ太さとしてもよく、一方を他方よりも太くしてもよい。この点は、複数の二次側下部線状導体３１、３２と複数の二次側上部線状導体３５との間でも同様である。
複数の一次側下部線状導体２１、２２および複数の二次側下部線状導体３１、３２の長さは、図４からもわかるように、ｙ方向の寸法である。複数の一次側下部線状導体２１、２２の長さが一次巻線導体２０の幅Ｗを決定し、複数の二次側下部線状導体３１、３２の長さが、二次巻線導体３０の幅Ｗを決定している。なお、一次巻線導体２０と二次巻線導体３０とで、巻数および幅の少なくとも一方が互いに異なっていてもよい。
実施の形態では、一次巻線導体２０および二次巻線導体３０それぞれは、中心軸ＣＬの周りに二回巻かれている。従って、一次巻線導体２０の巻数Ｎ１および二次巻線導体３０の巻数Ｎ２は、それぞれ２である。一次巻線導体２０および二次巻線導体３０それぞれが中心軸ＣＬの周りに三回以上巻かれることにより、巻数が増加させられてもよい。
図５は、実施の形態にかかる水平マイクロトランス１０の作用効果を説明するための図である。水平マイクロトランス１０の一次巻線導体２０に一次電流Ｉ１が流れると、一次巻線導体２０のコイル構造により磁場Ｈ１が発生する。水平マイクロトランス１０の二次巻線導体３０では、発生した磁場を打ち消すように誘導起電力Ｖ１が発生する。この一連の作用によって信号のレベルシフト伝達を行うことができる。また信号伝達を実施しない際には、一次巻線導体２０と二次巻線導体３０とが絶縁層２を挟んで予め定めた所定分離距離Ｄ１を挟んで水平方向に分離している。この所定分離距離を調節すれば要求される耐圧仕様を得ることができる。リーク電流を発生させることなく電気的な分離が可能になるという利点もある。その結果、ゲートドライブ回路において、低電位側と６００Ｖなどの高電位側との電気的分離を確保しつつ、低電位側と高電位側との間で相互の信号伝達が可能となる。
実施の形態の製造方法．
図２１は、実施の形態にかかる水平マイクロトランス１０および半導体装置１００の製造方法を説明するためのフローチャートである。図２６から図３１は、実施の形態にかかる水平マイクロトランス１０の製造方法を説明するための製造フロー図である。
まず、工程Ｓ１００において、半導体基板１が準備される。この工程は図２６に示されている。次に、工程Ｓ１０２において、半導体基板１の表面１ａに下側絶縁層２ａを積層する。この工程は図２７に示されている。
次に、工程Ｓ１０４において、下側絶縁層２ａの上に、真空蒸着法、化学気相成長法、またはスパッタリングで第一導体膜を積層する。
次に、工程Ｓ１０６において、第一導体膜をパターニングすることで、第一の一次側下部線状導体２１と第二の一次側下部線状導体２２とを形成する。この工程Ｓ１０６では、第一導体膜をパターニングすることで、第一の二次側下部線状導体３１と第二の二次側下部線状導体３２も形成される。第一の一次側下部線状導体２１、第二の一次側下部線状導体２２、第一の二次側下部線状導体３１、および第二の二次側下部線状導体３２は、互いに、半導体基板１の平面視において離間しつつ並べて配置されている。
工程Ｓ１０４およびＳ１０６を終えた段階が、図２７に示されている。
次に、工程Ｓ１０８において、第一の一次側下部線状導体２１、第二の一次側下部線状導体２２、第一の二次側下部線状導体３１、および第二の二次側下部線状導体３２が形成された下側絶縁層２ａの上に、上側絶縁層２ｂを積層する。この工程は図２９に示されている。
次に、工程Ｓ１１０において、第一の一次側下部線状導体２１の一端および他端と第二の一次側下部線状導体２２の一端および他端にそれぞれ達するように、上側絶縁層２ｂを貫通した複数の一次側コンタクトビア２６を設ける。この工程Ｓ１１０においては、第一の二次側下部線状導体３１の一端および他端と第二の二次側下部線状導体３２の一端および他端にそれぞれ達するように、上側絶縁層２ｂを貫通した複数の二次側コンタクトビア３６も設けられる。具体的には、複数の一次側コンタクトビア２６および複数の二次側コンタクトビア３６を設けるべき位置に、ドライエッチングにより複数の溝２８、３８を形成する。複数の溝２８、３８を設けた段階は、図３０に示されている。この複数の溝２８、３８に、導電材料を埋め込むことでコンタクトビアが形成される。
次に、工程Ｓ１１２において、上側絶縁層２ｂの上に、真空蒸着法、化学気相成長法、またはスパッタリングで第二導体膜を積層する。
次に、工程Ｓ１１４において、第二導体膜をパターニングすることで、第一の一次側上部線状導体２５ｂ１と第二の一次側上部線状導体２５ｂ２とを含む複数の一次側上部線状導体２５を形成する。第一の一次側上部線状導体２５ｂ１および第二の一次側上部線状導体２５ｂ２それぞれの端部は、一次側コンタクトビア２６と接している。この工程Ｓ１１４においては、第二導体膜をパターニングすることで、第一の二次側上部線状導体３５ｂ１と第二の二次側上部線状導体３５ｂ２とを含む複数の二次側上部線状導体３５も形成される。第一の二次側上部線状導体３５ｂ１および第二の二次側上部線状導体３５ｂ２それぞれの端部は、二次側コンタクトビア３６と接している。
工程Ｓ１１２およびＳ１１４を終えた段階は、図３１に示されている。
ここで、図４を参照しつつ平面視構造を説明する。上記の工程Ｓ１１４において、第一の一次側上部線状導体２５ｂ１は、一つの一次側コンタクトビア２６ａと他の一次側コンタクトビア２６ｂとを接続するように形成される。一つの一次側コンタクトビア２６ａは、第一の一次側下部線状導体２１の第一端部に配設されている。他の一次側コンタクトビア２６ｂは、第二の一次側下部線状導体２２の一端および他端のうち第一の一次側下部線状導体２１の第一端部から遠い側の端に配設されたものである。第一の一次側下部線状導体２１の第二端部には、更に他の一次側コンタクトビア２６ｃが配設されている。工程Ｓ１１４において、第二の一次側上部線状導体２５ｂ２は、更に他の一次側コンタクトビア２６ｃと接続するように形成される。これにより、複数の一次側コンタクトビア２６ａ、２６ｂ、２６ｃを介して、第一の一次側下部線状導体２１と、第二の一次側下部線状導体２２と、第一の一次側上部線状導体２５ｂ１と、第二の一次側上部線状導体２５ｂ２とを接続することができる。これにより、中心軸ＣＬを持つ四角形螺旋形状を有するように、一次巻線導体２０が形成される。中心軸ＣＬは、半導体基板１の表面１ａと平行なｘｙ平面方向に伸びる。
上記の工程Ｓ１１４において、第一の二次側上部線状導体３５ｂ１は、一つの二次側コンタクトビア３６ａと他の二次側コンタクトビア３６ｂとを接続するように形成される。一つの二次側コンタクトビア３６ａは、第一の二次側下部線状導体３１の第一端部に配設されている。他の二次側コンタクトビア３６ｂは、第二の二次側下部線状導体３２の一端および他端のうち第一の二次側下部線状導体３１の第一端部から遠い側の端に配設される。第一の二次側下部線状導体３１の第二端部には、更に他の二次側コンタクトビア３６ｃが配設されている。工程Ｓ１１４において、第二の二次側上部線状導体３５ｂ２は、更に他の二次側コンタクトビア３６ｃと接続するように形成される。これにより、複数の二次側コンタクトビア３６ａ、３６ｂ、３６ｃを介して、第一の二次側下部線状導体３１と、第二の二次側下部線状導体３２と、第一の二次側上部線状導体３５ｂ１と、第二の二次側上部線状導体３５ｂ２とを接続することができる。その結果、中心軸ＣＬを持つ四角形螺旋形状を有するように、二次巻線導体３０が形成される。
以上の製造方法によれば、絶縁層２の平面方向に一次巻線導体２０および二次巻線導体３０を離間しつつ並べて設けることで、水平マイクロトランス１０を製造することができる。
次に、工程Ｓ１１６において、ワイヤボンディングによりワイヤ４を介して水平マイクロトランス１０と低電位側回路９０および高電位側回路９２が接続される。以上の工程により、半導体装置１００を製造することができる。
以上説明したように、実施の形態にかかる水平マイクロトランス１０によれば、一次巻線導体２０および二次巻線導体３０がそれぞれ四角形螺旋形状を持っている。このような構造的特徴によれば、配線形成プロセスと同様に化学気相成長法などで導体膜を形成することにより一次巻線導体２０および二次巻線導体３０を形成できるので、水平マイクロトランス１０の製造効率を高めることができる。
実施の形態にかかる水平マイクロトランス１０によれば、絶縁層２に一次巻線導体２０と二次巻線導体３０とをｘｙ平面方向に離間して設けることにより、両者の電気絶縁を確保することができる。これにより、ｚ方向に一次巻線導体２０と二次巻線導体３０とを絶縁する場合に必要となる厚膜絶縁膜を設けなくとも良い。また、絶縁層２における一次巻線導体２０と二次巻線導体３０との位置を調節することにより容易に所望の耐圧を得ることができる。
実施の形態にかかる製造方法によれば、工程Ｓ１０２〜Ｓ１１４で説明したように、真空蒸着法、化学気相成長法、またはスパッタリングで導体膜を積層し、この導体膜をパターニングすることにより、複数の線状導体を形成することができる。この一連の工程は半導体装置１００に適用される配線形成プロセスと同様であるから、半導体装置１００の配線形成プロセスを流用して一次巻線導体２０および二次巻線導体３０を形成できる。複数個の巻性導体を絶縁層２のｘｙ平面方向に離間して並べるように形成することにより、水平マイクロトランス１０を得ることができる。これにより、水平マイクロトランス１０の製造コストおよびタクトタイムを飛躍的に低減することができる。
実施の形態の変形例．
［第一変形例］
図６から図１２は、実施の形態の変形例にかかる水平マイクロトランス１０の平面図である。第一変形例にかかる水平マイクロトランス１０は、図６から図１２に示すような様々な平面視形状とすることができる。なお、平面視においては図６から図１２は図４とは異なる構造となっているものの、図６から図１２に示された構造も、図４と同様に「三次元四角形螺旋形状」であり、中心軸ＣＬを周回しながら線形状の導体が屈曲して伸びる構造である。
図６のように、中心軸ＣＬに対して、複数の一次側下部線状導体２１、２２および複数の二次側下部線状導体３１、３２が傾いていてもよい。図４においては中心軸ＣＬに対して複数の一次側下部線状導体２１、２２および複数の二次側下部線状導体３１、３２が垂直に交差しているので、この点で図４の構造と図６の構造は相違している。
図７のように、複数の一次側下部線状導体２１、２２および複数の二次側下部線状導体３１、３２が、鉤型つまりＬ字形に屈曲した屈曲部２１ｑ、２２ｑ、３１ｑ、３２ｑを有しても良い。第一の一次側下部線状導体２１と一次側上部線状導体２５ｂとが、半導体基板１の平面視において重なりつつｙ方向に平行に伸びている。第一の一次側下部線状導体２１の一端がｘ方向に屈曲して伸びている。図７の平面視において、第一の一次側下部線状導体２１の一端と第二の一次側下部線状導体２２の端部との間を、一次側上部線状導体２５ｂ１が直線状に伸びている。一次側上部線状導体２５ｂ１と第二の一次側下部線状導体２２とが半導体基板１の平面視において重なりつつｙ方向に平行に伸びている。このように、図７の変形例によれば、複数の一次側下部線状導体２１、２２と複数の二次側下部線状導体３１、３２とが半導体基板１の平面視において重なりつつｙ方向に平行に伸びる部分を作り出すことができる。複数の二次側下部線状導体３１、３２と複数の二次側上部線状導体３５とについても同様である。
図８および図９のように、第一の一次側下部線状導体２１よりも、第二の一次側下部線状導体２２が短く形成されても良い。図８および図９では、複数の一次側下部線状導体２１、２２と一次側上部線状導体２５とが、半導体基板１の平面視において重なりつつ互いに平行に伸びる。さらに第一の一次側下部線状導体２１の途中から一次側上部線状導体２５が屈曲している。屈曲した一次側上部線状導体２５が、第二の一次側下部線状導体２２の端部に位置する一次側コンタクトビア２６と接続する。複数の二次側下部線状導体３１、３２と複数の二次側上部線状導体３５とについても同様である。
図８と図９の違いは、複数の一次側上部線状導体２５および複数の二次側上部線状導体３５の屈曲の形状である。図８では、複数の一次側上部線状導体２５および複数の二次側上部線状導体３５が、丸みを帯びた湾曲部２５ｒ、３５ｒにおいて屈曲している。図９では、複数の一次側上部線状導体２５および複数の二次側上部線状導体３５が、直角の屈曲部２５ｓ、３５ｓにおいて屈曲している。
図１０のように、図７における屈曲部２２ｑ、３１ｑを、斜めに折れ曲がった傾斜屈曲部２２ｍ、３１ｍに変形しても良い。図１１のように、図７の変形例における屈曲部２１ｑ、２２ｑ、３１ｑ、３２ｑを、丸みを帯びた湾曲部２１ｒ、２２ｒ、３１ｒ、３２ｒに変形してもよい。
図１２のように、図９における屈曲部２５ｓ、３５ｓの一部を、斜めに折れ曲がった傾斜屈曲部２５ｍ、３５ｍに変形しても良い。
［第二変形例］
図１３は、実施の形態の変形例にかかる半導体装置１０１を示す図である。半導体装置１０１は、半導体基板１と、半導体基板１の表面１ａの第一部分に積層された絶縁層２と、絶縁層２に形成された水平マイクロトランス１０と、半導体基板１の表面１ａの第二部分の上に設けられた低電位側回路９０および高電位側回路９２と、を備えている。図１３に示すように、「第一部分」は半導体基板１の表面１ａにおける中央領域であり、「第二部分」は半導体基板１の表面１ａにおける上記第一部分の両脇の領域である。低電位側回路９０は、半導体基板１の表面１ａの第二部分の上に設けられた下層配線９３、配線ビア９５および上層配線９４を含む。高電位側回路９２は、半導体基板１の表面１ａの第二部分の上に設けられた下層配線９３、配線ビア９５、および上層配線９４を含む。第二変形例にかかる半導体装置１０１は、一つの半導体基板１に、低電位側回路９０および高電位側回路９２とともに水平マイクロトランス１０を集積している点が、実施の形態にかかる半導体装置１００と相違している。
図１３の変形例では、下層配線９３、配線ビア９５、上層配線９４、一次巻線導体２０および二次巻線導体３０の全てが、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜で構成されている。工程Ｓ１０４およびＳ１０６で、複数の一次側下部線状導体２１、２２および複数の二次側下部線状導体３１、３２と一緒に、低電位側回路９０および高電位側回路９２の下層配線９３を形成しても良い。工程Ｓ１１２およびＳ１１４で、複数の一次側上部線状導体２５および複数の二次側上部線状導体３５と一緒に、低電位側回路９０および高電位側回路９２の上層配線９４を形成しても良い。これにより、下層配線９３、配線ビア９５、上層配線９４、一次巻線導体２０および二次巻線導体３０を、共通の配線形成プロセスで形成することができるという利点がある。
上述した第二変形例にかかる水平マイクロトランス集積型の半導体装置１０１において、上述した第一変形例を適用しても良い。
［第三変形例］
図１４は、実施の形態の変形例にかかる水平マイクロトランス１０の拡大断面図である。図１４に示す変形例にかかる半導体装置１０１ａは、半導体基板１の表面１ａに、３つの絶縁層を含む三層配線構造を備えている。第二下側絶縁層２ａ２および上側絶縁層２ｂに、一次巻線導体２０および二次巻線導体３０が形成されている。つまり、下方の２つの絶縁層である第一下側絶縁層２ａ１および第二下側絶縁層２ａ２が、一まとまりの下側絶縁層２ａとして取り扱われる。
図１５は、実施の形態の変形例にかかる水平マイクロトランス１１０の斜視図である。図１５に示す変形例によれば、下側絶縁層２ａと上側絶縁層２ｂとの間に、中間絶縁層２ｃが追加されている。中間絶縁層２ｃに設けられた一つの一次側下部コンタクトビア２６１と、上側絶縁層２ｂに設けられた一つの一次側上部コンタクトビア２６２とが連結して、一つの一次側コンタクトビア２６が形成されている。これと同様に、中間絶縁層２ｃに設けられた一つの二次側下部コンタクトビア３６１と、上側絶縁層２ｂに設けられた一つの二次側上部コンタクトビア３６２とが連結して、一つの二次側コンタクトビア３６が形成されている。
図２２は、実施の形態の変形例にかかる水平マイクロトランス１１０および半導体装置１０２の製造方法を説明するためのフローチャートである。図２２のフローチャートと図２１のフローチャートとの相違点は、工程Ｓ１１０が省略されている点と、工程Ｓ２００、Ｓ２０２、Ｓ２０４、Ｓ２０６、およびＳ２１０が追加されている点である。
図２２のフローチャートでは、工程Ｓ１０６の後、工程Ｓ２００で中間絶縁層２ｃが積層される。工程Ｓ２０２で中間絶縁層２ｃを貫通する第一貫通穴が設けられることで、一次側下部コンタクトビア２６１および二次側下部コンタクトビア３６１が形成される。次に、工程Ｓ２０４でＣＶＤ等により中間導電膜が形成される。次に、工程Ｓ２０６で中間導電膜のパターニングが行われることで、中間配線層４１が形成される。次に、工程Ｓ１０８が施され、中間配線層４１を覆うように、上側絶縁層２ｂが積層される。次に、工程Ｓ２１０が行われる。工程Ｓ２１０では、工程Ｓ２０２で設けられた第一貫通穴と連通するように上側絶縁層２ｂを貫通する第二貫通穴が設けられる。工程Ｓ２１０では、第二貫通穴が導電体で埋め込まれることで、一次側上部コンタクトビア２６２および二次側上部コンタクトビア３６２が形成される。その後、図２１のフローチャートと同様に、工程Ｓ１１２、Ｓ１１４およびＳ１１６が行われる。
図１５の変形例をさらに変形することで、中間絶縁層２ｃと上側絶縁層２ｂとを貫通する貫通穴を同じプロセスで形成してもよい。これにより、少ないプロセスで、一次側コンタクトビア２６および二次側コンタクトビア３６が形成されるという利点がある。このさらなる変形例について図２３を用いて説明する。図２３は、実施の形態の変形例にかかる水平マイクロトランス１１０および半導体装置１０２の製造方法を説明するためのフローチャートである。図２３のフローチャートと図２２のフローチャートとの第一相違点は、工程Ｓ２０２が省略されている点である。図２３のフローチャートと図２２のフローチャートとの第二相違点は、工程Ｓ２１０が工程３１０に置換されている点である。工程Ｓ２００の後に、工程Ｓ２０２が行われずに、工程Ｓ２０４が行われるので、一次側下部コンタクトビア２６１および二次側下部コンタクトビア３６１は形成されないという違いがある。工程Ｓ１０８の後に、工程Ｓ３１０が行われる。工程Ｓ３１０では、上側絶縁層２ｂおよび中間絶縁層２ｃの両方を貫通する貫通穴が設けられて、この貫通穴に導電体が埋め込まれることで一次側コンタクトビア２６および二次側コンタクトビア３６が形成される。
上記説明した第三変形例によれば、水平マイクロトランス１１０の寸法をｚ方向に増加させることができる。一次巻線導体２０および二次巻線導体３０を構成する導線の微細度を保持しつつ、一次巻線導体２０と二次巻線導体３０との間の信号伝達効率を向上させることができる。また、インダクタンスを調節することなどが容易になるので、設計の自由度が向上する。なお、上記の第三変形例では三層配線構造を例示したが、四層以上の多層配線構造であっても同様に水平マイクロトランス１１０を設ければ良い。
［第四変形例］
図１６は、実施の形態の変形例にかかる水平マイクロトランス１１０の斜視図である。図１６の変形例にかかる水平マイクロトランス１１０は、コア線状体４０が追加されている点を除いては、図１５の構造と同様の構造を備えている。コア線状体４０は、一次巻線導体２０が持つ四角形螺旋形状の内側と二次巻線導体３０が持つ四角形螺旋形状の内側との両方に挿し通されるように絶縁層２の内部に設けられている。
コア線状体４０は、中間絶縁層２ｃの上に、第一の一次側下部線状導体２１および第二の一次側下部線状導体２２と立体交差するように伸びている。さらに、コア線状体４０は、中間絶縁層２ｃの上に、第一の二次側下部線状導体３１および第二の二次側下部線状導体３２と立体交差するように伸びている。コア線状体４０は、高比透磁率材料を用いることが好ましく、具体的には比透磁率であるμ／μ０が１よりも高い材料を用いることが好ましい。コア線状体４０が水平マイクロトランス１１０のコアつまり鉄心として働くので、信号の伝達効率を向上させることができる。
図２４は、実施の形態の変形例にかかる水平マイクロトランス１１０および半導体装置１０４の製造方法を説明するためのフローチャートである。図２４のフローチャートは、工程Ｓ２０６と工程Ｓ１０８との間に工程Ｓ４０６が追加されている点を除いて、図２２と同様の工程を備えている。図３２から図３６は、実施の形態の変形例にかかる水平マイクロトランス１１０の製造方法を説明するための製造フロー図である。工程Ｓ１０６が行われることで、図３２に示す構造が得られる。工程Ｓ２００により、複数の一次側下部線状導体２１、２２および複数の二次側下部線状導体３１、３２を覆うように、中間絶縁層２ｃが設けられる。この工程により図３３の構造が得られる。その後、工程Ｓ２０２が行われて一次側コンタクトビア２６および二次側コンタクトビア３６が形成される。次に、工程Ｓ２０４が行われ、中間導電膜が形成される。次に、工程Ｓ２０６で、中間導電膜のパターニングにより、中間配線層４１が形成される。これらの点は、図２２のフローチャートと同様である。
図２４のフローチャートの工程Ｓ４０６では、中間絶縁層２ｃの上に、コア線状体４０が設けられる。工程Ｓ４０６では、まずコア線状体４０の材料となる高比透磁率材料の膜が形成される。高比透磁率材料は、比透磁率が１よりも高いものであることが好ましい。次に、高比透磁率材料の膜をパターニングすることで、コア線状体４０が形成される。パターニングにより形成されたコア線状体４０は、第一の一次側下部線状導体２１、第二の一次側下部線状導体２２、第一の二次側下部線状導体３１、および第二の二次側下部線状導体３２それぞれと立体交差するように伸びる。工程Ｓ４０６を終えた段階で、図３４の構造が得られる。なお、図３４では中間配線層４１は図示を省略している。
次に、図２２のフローチャートと同様に工程Ｓ１０８以降の工程が施される。工程Ｓ１０８では、上側絶縁層２ｂが、コア線状体４０を覆うように中間絶縁層２ｃの上に設けられる。この工程により、図３５の構造が得られる。
次に、工程Ｓ２１０により一次側上部コンタクトビア２６２および二次側上部コンタクトビア３６２が形成されることで、一次側コンタクトビア２６および二次側コンタクトビア３６が完成する。次に、工程Ｓ１１２およびＳ１１４が行われることにより、上側絶縁層２ｂの上に、コア線状体４０と立体交差するように、複数の一次側上部線状導体２５および複数の二次側上部線状導体３５が設けられる。工程Ｓ２１０、Ｓ１１２、Ｓ１１４により、図３６の構造が得られる。
図１７は、実施の形態の変形例にかかる水平マイクロトランス１１０の斜視図である。図１５と図１７の構造の違いを説明すると、図１５の構造では、一次側下部コンタクトビア２６１と一次側上部コンタクトビア２６２とが連結して一次側コンタクトビア２６が形成されており、二次側下部コンタクトビア３６１と二次側上部コンタクトビア３６２とが連結して二次側コンタクトビア３６が形成されている。これに対し、図１７の水平マイクロトランス１１０は、一次側コンタクトビア２６および二次側コンタクトビア３６が一本の連続したビアでありこれらが一回のビア形成プロセスによって設けられている点が、図１５の構造と相違している。
図２５は、実施の形態の変形例にかかる水平マイクロトランス１１０および半導体装置１０４の製造方法を説明するためのフローチャートである。図２５のフローチャートは、図２４のフローチャートと基本的には同様であるが、工程Ｓ２０２が省略されている点および工程Ｓ２１０が工程Ｓ３１０に置換されている点で図２４のフローチャートと相違している。図２５のフローチャートは、工程Ｓ２０２が省略されて工程Ｓ２１０が工程Ｓ３１０に置換される点において、図２３と同様の工程を行っている。つまり、図２５のフローチャートは、図２３のフローチャートにおける工程Ｓ２０６の後に、工程Ｓ４０６を追加したものである。図３７は、実施の形態の変形例にかかる水平マイクロトランス１１０の製造方法を説明するための製造フロー図である。図２５のフローチャートにおいては、工程Ｓ２０２が省略されているので、一次側下部コンタクトビア２６１および二次側下部コンタクトビア３６１が形成されない。従って、図２５のフローチャートでは、工程Ｓ４０６を終えた段階で図３４の代わりに図３７の構造が得られる。
上述した第四変形例にかかるコア線状体４０は、上述した第一変形例から第三変形例のいずれかに組み合わせても良い。
［第五変形例］
図１８は、実施の形態の変形例にかかる水平マイクロトランス１１１の平面図である。図１８の変形例では、水平マイクロトランス１１０が、第一の一次巻線導体１２２ａと、他の一次巻線導体１２２ｂ、１２２ｚとを備えている。なお、図示は省略されているが、実際には、他の一次巻線導体１２２ｂと他の一次巻線導体１２２ｚとの間には、複数の他の一次巻線導体がさらに設けられている。図１８の変形例では、水平マイクロトランス１１０が、第一の二次巻線導体１３２ａと、他の二次巻線導体１３２ｂ、１３２ｚとを備えている。なお、図示は省略されているが、実際には、他の二次巻線導体１３２ｂと他の二次巻線導体１３２ｚとの間には、複数の他の二次巻線導体がさらに設けられている。
第一の一次巻線導体１２２ａは、実施の形態における一次巻線導体２０に対応しており、第一の二次巻線導体１３２ａは、実施の形態における二次巻線導体３０に対応している。ただし、第一の一次巻線導体１２２ａおよび第一の二次巻線導体１３２ａは、巻数が３である。他の一次巻線導体１２２ｂ、１２２ｚおよび他の二次巻線導体１３２ｂ、１３２ｚは、半導体基板１の平面視において、第一の一次巻線導体１２２ａおよび第一の二次巻線導体１３２ａと離間させられている。他の一次巻線導体１２２ｂ、１２２ｚおよび他の二次巻線導体１３２ｂ、１３２ｚは、第一の一次巻線導体１２２ａおよび第一の二次巻線導体１３２ａと同様に、絶縁層２の内部において四角形螺旋形状に設けられている。ただし、これらは異なる中心軸を有しており、他の一次巻線導体１２２ｂと他の二次巻線導体１３２ｂとが共通の中心軸ＣＬｂを持ち、他の一次巻線導体１２２ｂと他の二次巻線導体１３２ｂとが共通の中心軸ＣＬｚを持つ。
図１８では、他の一次巻線導体１２２ｂ、１２２ｚが第一の一次巻線導体１２２ａと並列接続されており、他の二次巻線導体１３２ｂ、１３２ｚが第一の二次巻線導体１３２ａと並列接続されている。第一の一次巻線導体１２２ａおよび他の一次巻線導体１２２ｂ、１２２ｚそれぞれにおいて、個々の一次巻線導体の一端に第一電源電位Ｖｃｃが与えられ、個々の一次巻線導体の他端に第一基準電位Ｇｎｄが与えられる。第一の二次巻線導体１３２ａおよび他の二次巻線導体１３２ｂ、１３２ｚそれぞれにおいて、個々の二次巻線導体の一端に第二電源電位Ｖｂが与えられ、個々の二次巻線導体の他端に第二基準電位Ｖｓが与えられる。ＧｎｄよりもＶｓのほうが高電位であり、ＶｃｃよりもＶｂのほうが高電位である。図１８のように並列接続を行うことで、信号伝達に必要な電流及び電圧を調整可能となるので、水平マイクロトランス１１１およびこれを備える半導体装置１００の設計自由度が向上する。
図１９は、実施の形態の変形例にかかる水平マイクロトランス１１２の平面図である。図１９では、他の一次巻線導体１２２ｂ、１２２ｚが第一の一次巻線導体１２２ａと直列接続されており、他の二次巻線導体１３２ｂ、１３２ｚが第一の二次巻線導体１３２ａと直列接続されている。図１９は直列接続であり図１８は並列接続という点で、両者は相違している。図１９のように直列接続を行うことによっても、信号伝達に必要な電流及び電圧を調整可能となるので、水平マイクロトランス１１２およびこれを備える半導体装置１００の設計自由度が向上する。
図１８において、一次巻線導体１２２ａ、１２２ｂ、１２２ｚを直列接続に変更し、二次巻線導体１３２ａ、１３２ｂ、１３２ｚを並列接続のままとしてもよい。図１８において、一次巻線導体１２２ａ、１２２ｂ、１２２ｚを並列接続のままとし、二次巻線導体１３２ａ、１３２ｂ、１３２ｚを直列接続に変更してもよい。実施の形態では一次巻線導体２０と二次巻線導体３０とを１対１の関係で配置したが、第五変形例では、複数の一次巻線導体２０と複数の二次巻線導体３０を複数組形成し、それらを互いに直列または並列に接続している。一次巻線導体２０と二次巻線導体３０のうち、どちらか一方だけを複数形成しても良いし、両方を複数形成してもよい。
図２０は、実施の形態の変形例にかかる水平マイクロトランス１１３の平面図である。図２０では、半導体基板１の平面視において、一次巻線導体２０が、他の二次巻線導体１３０と二次巻線導体３０とによって挟み込まれている。一次巻線導体２０の両側から発せられる磁場を、他の二次巻線導体１３０と二次巻線導体３０とからなる複数の二次巻線導体で受信できるので、信号伝達効率を向上させることができる。
上述した第五変形例にかかる巻線導体の個数増加および回路構成は、上述した第一変形例から第四変形例のいずれかと組み合わせても良い。
１ 半導体基板
１ａ 表面
２ 絶縁層
２ａ 下側絶縁層
２ａ１ 第一下側絶縁層
２ａ２ 第二下側絶縁層
２ｂ 上側絶縁層
２ｃ 中間絶縁層
４ ワイヤ
１０、１１０、１１１、１１２、１１３ 水平マイクロトランス
２０ 一次巻線導体
２１ 一次側下部線状導体（第一の一次側下部線状導体）
２１ｑ、２２ｑ、２５ｓ、３１ｑ、３２ｑ、３５ｓ 屈曲部
２１ｒ、２２ｒ、２５ｒ、３１ｒ、３２ｒ、３５ｒ 湾曲部
２２ 一次側下部線状導体（第二の一次側下部線状導体）
２２ｍ、２５ｍ、３１ｍ、３５ｍ 傾斜屈曲部
２５、２５ａ、２５ｄ 一次側上部線状導体
２５ｂ１ 一次側上部線状導体（第一の一次側上部線状導体）
２５ｂ２ 一次側上部線状導体（第二の一次側上部線状導体）
２６ 一次側コンタクトビア
２６ａ 一次側コンタクトビア（一つの一次側コンタクトビア）
２６ｂ 一次側コンタクトビア（他の一次側コンタクトビア）
２６ｃ 一次側コンタクトビア（更に他の一次側コンタクトビア）
２６１ 一次側下部コンタクトビア
２６２ 一次側上部コンタクトビア
２８、３８ 溝
３０ 二次巻線導体
３１ 二次側下部線状導体（第一の二次側下部線状導体）
３２ 二次側下部線状導体（第二の二次側下部線状導体）
３５、３５ａ、３５ｄ 二次側上部線状導体
３５ｂ１ 二次側上部線状導体（第一の二次側上部線状導体）
３５ｂ２ 二次側上部線状導体（第二の二次側上部線状導体）
３６ 二次側コンタクトビア
３６ａ 二次側コンタクトビア（一つの二次側コンタクトビア）
３６ｂ 二次側コンタクトビア（他の二次側コンタクトビア）
３６ｃ 二次側コンタクトビア（更に他の二次側コンタクトビア）
３６１ 二次側下部コンタクトビア
３６２ 二次側上部コンタクトビア
４０ コア線状体
４１ 中間配線層
９０ 低電位側回路
９２ 高電位側回路
９３ 下層配線
９４ 上層配線
９５ 配線ビア
１００、１０１、１０１ａ、１０２、１０４ 半導体装置
１２２ａ 一次巻線導体（第一の一次巻線導体）
１２２ｂ、１２２ｚ 他の一次巻線導体
１３２ａ 二次巻線導体（第一の二次巻線導体）
１３０、１３２ｂ、１３２ｚ 他の二次巻線導体
ＣＬ、ＣＬｂ、ＣＬｚ 中心軸

Claims (10)

  1. 半導体基板の表面に下側絶縁層を積層する工程と、
    前記下側絶縁層の上に、真空蒸着法、化学気相成長法、またはスパッタリングで第一導体膜を積層する工程と、
    前記第一導体膜をパターニングすることで、前記半導体基板の平面視において互いに離間しつつ並べて配置された第一の下部線状導体と第二の下部線状導体とを形成する工程と、
    前記第一の下部線状導体および前記第二の下部線状導体が形成された前記下側絶縁層の上に、上側絶縁層を積層する工程と、
    前記第一の下部線状導体の一端および他端と前記第二の下部線状導体の一端および他端にそれぞれ達するように、前記上側絶縁層を貫通した複数のコンタクトビアを設ける工程と、
    前記上側絶縁層の上に、真空蒸着法、化学気相成長法、またはスパッタリングで第二導体膜を積層する工程と、
    前記第二導体膜をパターニングすることで、前記複数のコンタクトビアと接するように第一の上部線状導体と第二の上部線状導体とを形成する工程と、
    を備え、
    前記第一の上部線状導体は、前記第一の下部線状導体の前記一端に配設された一つのコンタクトビアと、前記第二の下部線状導体の前記一端および前記他端のうち前記第一の下部線状導体の前記一端から遠い側の端に配設された他のコンタクトビアとを接続するように形成され、
    前記第二の上部線状導体は、前記第一の下部線状導体の他端に配設された更に他のコンタクトビアと接続するように形成され、
    前記第一の下部線状導体と、前記第二の下部線状導体と、前記第一の上部線状導体と、前記第二の上部線状導体とを前記複数のコンタクトビアを介して接続させることにより巻線導体が形成され、
    前記巻線導体が、前記半導体基板の前記表面と平行な方向に伸びる中心軸を持つ四角形螺旋形状を有するトランスの製造方法。
  2. 前記上側絶縁層を積層する前に、前記第一の下部線状導体および前記第二の下部線状導体を覆うように中間絶縁層を設ける工程と、
    前記中間絶縁層の上に、前記第一の下部線状導体および前記第二の下部線状導体と立体交差するように伸びるコア線状体を設ける工程と、
    を備え、
    前記上側絶縁層は、前記コア線状体を覆うように前記中間絶縁層の上に設けられ、
    前記上側絶縁層の上に、前記コア線状体と立体交差するように、前記第一の上部線状導体と前記第二の上部線状導体とが設けられる請求項１に記載のトランスの製造方法。
  3. 半導体基板と、
    前記半導体基板の表面に積層された絶縁層と、
    前記絶縁層の内部において、前記半導体基板の前記表面と平行な方向に伸びる中心軸を持つ四角形螺旋形状に設けられ、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜で構成された一次巻線導体と、
    前記半導体基板の平面視において前記一次巻線導体と離間させられつつ、前記絶縁層の内部において前記中心軸を持つ前記四角形螺旋形状に設けられ、前記一次巻線導体と磁気結合し、前記導体膜で構成された二次巻線導体と、
    を備えるトランス。
  4. 前記絶縁層は、前記半導体基板に積層された下側絶縁層と、前記下側絶縁層の上に積層された上側絶縁層と、を含み、
    前記一次巻線導体は、
    前記下側絶縁層と前記上側絶縁層との間に設けられた複数の一次側下部線状導体と、
    前記複数の一次側下部線状導体それぞれの両端部において前記上側絶縁層を貫通する複数の一次側コンタクトビアと、
    前記上側絶縁層の上に設けられて前記複数の一次側コンタクトビアに接続することにより、前記複数の一次側下部線状導体および前記複数の一次側コンタクトビアとともに前記四角形螺旋形状を構成する複数の一次側上部線状導体と、
    を含み、
    前記二次巻線導体は、
    前記下側絶縁層と前記上側絶縁層との間に設けられた複数の二次側下部線状導体と、
    前記複数の二次側下部線状導体それぞれの両端部において前記上側絶縁層を貫通する複数の二次側コンタクトビアと、
    前記上側絶縁層の上に設けられて前記複数の二次側コンタクトビアに接続することにより、前記複数の二次側下部線状導体および前記複数の二次側コンタクトビアとともに前記四角形螺旋形状を構成する複数の二次側上部線状導体と、
    を含む請求項３に記載のトランス。
  5. 前記一次巻線導体が持つ前記四角形螺旋形状の内側と前記二次巻線導体が持つ前記四角形螺旋形状の内側との両方に挿し通されるように前記絶縁層の内部に設けられたコア線状体を、更に備える請求項３に記載のトランス。
  6. 前記半導体基板の平面視において前記一次巻線導体および前記二次巻線導体と離間させられつつ、前記絶縁層の内部において前記中心軸を持つ前記四角形螺旋形状に設けられ、前記導体膜で構成された他の巻線導体を、
    更に備える請求項３に記載のトランス。
  7. 前記他の巻線導体が前記一次巻線導体と並列接続された請求項６に記載のトランス。
  8. 前記他の巻線導体が前記一次巻線導体と直列接続された請求項６に記載のトランス。
  9. 前記半導体基板の平面視において前記一次巻線導体が前記他の巻線導体と前記二次巻線導体とによって挟み込まれた請求項６に記載のトランス。
  10. 半導体基板と、
    前記半導体基板の表面の第一部分に積層された絶縁層と、
    前記絶縁層に形成されたトランスと、
    前記半導体基板の前記表面の第二部分の上に設けられた配線と、
    を備え、
    前記トランスは、
    前記絶縁層の内部において、前記半導体基板の前記表面と平行な方向に伸びる中心軸を持つ四角形螺旋形状に設けられた一次巻線導体と、
    前記半導体基板の平面視において前記一次巻線導体と離間させられつつ、前記絶縁層の内部において前記中心軸を持つ前記四角形螺旋形状に設けられ、前記一次巻線導体と磁気結合する二次巻線導体と、
    を備え、
    前記配線、前記一次巻線導体および前記二次巻線導体が、真空蒸着膜、化学気相成長膜、およびスパッタ膜の群から選択された一つの導体膜である半導体装置。
JP2017242902A 2017-12-19 2017-12-19 半導体装置およびその製造方法 Active JP6819564B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017242902A JP6819564B2 (ja) 2017-12-19 2017-12-19 半導体装置およびその製造方法
US16/053,835 US11114377B2 (en) 2017-12-19 2018-08-03 Transformer, transformer manufacturing method and semiconductor device
DE102018217270.6A DE102018217270A1 (de) 2017-12-19 2018-10-10 Transformator, Transformatorfertigungsverfahren und Halbleitervorrichtung
CN201811532803.6A CN109935451A (zh) 2017-12-19 2018-12-14 变压器、变压器的制造方法以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017242902A JP6819564B2 (ja) 2017-12-19 2017-12-19 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2019110237A true JP2019110237A (ja) 2019-07-04
JP2019110237A5 JP2019110237A5 (ja) 2020-01-09
JP6819564B2 JP6819564B2 (ja) 2021-01-27

Family

ID=66674499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017242902A Active JP6819564B2 (ja) 2017-12-19 2017-12-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US11114377B2 (ja)
JP (1) JP6819564B2 (ja)
CN (1) CN109935451A (ja)
DE (1) DE102018217270A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021214901A1 (ja) * 2020-04-22 2021-10-28 三菱電機株式会社 入力回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901288B2 (en) * 2020-07-09 2024-02-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221812A (ja) * 1990-12-21 1992-08-12 Nippon Telegr & Teleph Corp <Ntt> 高周波用薄膜トランス
JPH08250332A (ja) * 1995-02-03 1996-09-27 Internatl Business Mach Corp <Ibm> ３次元集積回路インダクタ
US20030070282A1 (en) * 2000-04-27 2003-04-17 Bh Electronics, Inc. Ultra-miniature magnetic device
JP2012178391A (ja) * 2011-02-25 2012-09-13 Renesas Electronics Corp 半導体装置
JP2012204815A (ja) * 2011-03-28 2012-10-22 Toshiba Lighting & Technology Corp 巻線装置
JP2012227352A (ja) * 2011-04-20 2012-11-15 Murata Mfg Co Ltd 高周波トランス、高周波部品および通信端末装置
JP2013038138A (ja) * 2011-08-04 2013-02-21 Renesas Electronics Corp 半導体装置
US20130049916A1 (en) * 2011-08-26 2013-02-28 Ann Gabrys Semiconductor structure with galvanically-isolated signal and power paths
JP2013072740A (ja) * 2011-09-28 2013-04-22 Fujikura Ltd コイル配線素子およびコイル配線素子の製造方法
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793943B1 (fr) 1999-05-18 2001-07-13 Memscap Micro-composants du type micro-inductance ou micro- transformateur, et procede de fabrication de tels micro- composants
JP4266951B2 (ja) * 2005-03-31 2009-05-27 Ｔｄｋ株式会社 磁気素子および電源装置
US20100225436A1 (en) * 2009-03-05 2010-09-09 Teledyne Scientific & Imaging, Llc Microfabricated inductors with through-wafer vias
US8130067B2 (en) * 2010-05-11 2012-03-06 Texas Instruments Incorporated High frequency semiconductor transformer
DE102011086403A1 (de) * 2011-11-15 2013-05-16 Würth Elektronik eiSos Gmbh & Co. KG Induktionsbauteil
JP6091206B2 (ja) * 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9251948B2 (en) * 2013-07-24 2016-02-02 International Business Machines Corporation High efficiency on-chip 3D transformer structure
US20150340422A1 (en) * 2014-05-23 2015-11-26 Texas Instruments Incorporated Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies
US20180130867A1 (en) * 2016-11-09 2018-05-10 Analog Devices Global Magnetic isolators for increased voltage operations and related methods
US10648786B2 (en) * 2017-09-01 2020-05-12 Nanohmics, Inc. Magnetoelastic sensor for analyzing strain

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221812A (ja) * 1990-12-21 1992-08-12 Nippon Telegr & Teleph Corp <Ntt> 高周波用薄膜トランス
JPH08250332A (ja) * 1995-02-03 1996-09-27 Internatl Business Mach Corp <Ibm> ３次元集積回路インダクタ
US20030070282A1 (en) * 2000-04-27 2003-04-17 Bh Electronics, Inc. Ultra-miniature magnetic device
JP2012178391A (ja) * 2011-02-25 2012-09-13 Renesas Electronics Corp 半導体装置
JP2012204815A (ja) * 2011-03-28 2012-10-22 Toshiba Lighting & Technology Corp 巻線装置
JP2012227352A (ja) * 2011-04-20 2012-11-15 Murata Mfg Co Ltd 高周波トランス、高周波部品および通信端末装置
JP2013038138A (ja) * 2011-08-04 2013-02-21 Renesas Electronics Corp 半導体装置
US20130049916A1 (en) * 2011-08-26 2013-02-28 Ann Gabrys Semiconductor structure with galvanically-isolated signal and power paths
JP2013072740A (ja) * 2011-09-28 2013-04-22 Fujikura Ltd コイル配線素子およびコイル配線素子の製造方法
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021214901A1 (ja) * 2020-04-22 2021-10-28 三菱電機株式会社 入力回路
JPWO2021214901A1 (ja) * 2020-04-22 2021-10-28
JP7282262B2 (ja) 2020-04-22 2023-05-26 三菱電機株式会社 入力回路

Also Published As

Publication number Publication date
CN109935451A (zh) 2019-06-25
DE102018217270A1 (de) 2019-06-19
US20190189557A1 (en) 2019-06-20
US11114377B2 (en) 2021-09-07
JP6819564B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
JP5658429B2 (ja) 回路装置
US6927662B2 (en) Integrated transformer configuration
CN101719510B (zh) 量子干涉晶体管及其制造和操作方法
JP4059498B2 (ja) 半導体装置
KR101777719B1 (ko) 집적 회로에 사용되는 자기 코어, 그러한 자기 코어를 포함하는 집적 회로, 집적 회로의 일부로서 제조되는 변압기 및 인덕터
JP7284121B2 (ja) アイソレータ
US9721714B1 (en) Electromagnet and flexible circuit board
JP2019110237A (ja) トランス、トランスの製造方法および半導体装置
US7423509B2 (en) Coil comprising several coil branches and micro-inductor comprising one of the coils
US6849913B2 (en) Integrated circuit including an inductor, active layers with isolation dielectrics, and multiple insulation layers
JP6030107B2 (ja) 回路装置
JPH0413212A (ja) 薄膜磁気ヘッド
JP2006066769A (ja) インダクタ及びその製造方法
WO2017010010A1 (ja) 半導体素子
JP7364545B2 (ja) アイソレータ
KR20010075974A (ko) 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
JP2010034248A (ja) スパイラルインダクタ
TW202011484A (zh) 半導體記憶裝置
JP6238323B2 (ja) 回路装置
US20060202338A1 (en) Integrated interconnect arrangement
US20230317360A1 (en) Multilayer inductor
JP2022089254A (ja) トランス素子
JP2023044463A (ja) 絶縁デバイス
JP5674121B2 (ja) 半導体装置およびその製造方法
JP2006261536A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250