JPH08250332A - ３次元集積回路インダクタ - Google Patents
３次元集積回路インダクタInfo
- Publication number
- JPH08250332A JPH08250332A JP8013440A JP1344096A JPH08250332A JP H08250332 A JPH08250332 A JP H08250332A JP 8013440 A JP8013440 A JP 8013440A JP 1344096 A JP1344096 A JP 1344096A JP H08250332 A JPH08250332 A JP H08250332A
- Authority
- JP
- Japan
- Prior art keywords
- conductive lines
- conductive
- magnetic core
- inductor
- sets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 229910000889 permalloy Inorganic materials 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000004804 winding Methods 0.000 claims description 12
- 239000007787 solid Substances 0.000 claims description 7
- 230000035699 permeability Effects 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 27
- 230000005294 ferromagnetic effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000011162 core material Substances 0.000 description 73
- 239000010410 layer Substances 0.000 description 36
- 239000004065 semiconductor Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000003302 ferromagnetic material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Magnetic Films (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】
【課題】 標準の集積回路製作技法により製造される３
次元インダクタを提供する。 【解決手段】 第１の組の平面導電ワイヤを基板上に形
成する。次に、磁気コアを付着し、続いて、第２の組の
平面導電線を付着し、それぞれの組を同様に磁気コアか
ら絶縁する。好ましくは磁気コアの周縁部の周りに形成
した複数の導電バイアで、絶縁体を介して第１および第
２の組の導電線をリンクし、それにより、磁気コアを取
り巻く連続電気経路を形成する。導電線および導電バイ
アの組の数を拡大することにより、コアの周りに複数の
巻線が得られ、それにより、変成器の１次および２次巻
線を形成することができる。
次元インダクタを提供する。 【解決手段】 第１の組の平面導電ワイヤを基板上に形
成する。次に、磁気コアを付着し、続いて、第２の組の
平面導電線を付着し、それぞれの組を同様に磁気コアか
ら絶縁する。好ましくは磁気コアの周縁部の周りに形成
した複数の導電バイアで、絶縁体を介して第１および第
２の組の導電線をリンクし、それにより、磁気コアを取
り巻く連続電気経路を形成する。導電線および導電バイ
アの組の数を拡大することにより、コアの周りに複数の
巻線が得られ、それにより、変成器の１次および２次巻
線を形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、誘導構造体に関
し、より具体的には、標準の集積回路（ＩＣ）製作技法
を使用して製造され、高周波応用分野で使用するための
インダクタに関する。
し、より具体的には、標準の集積回路（ＩＣ）製作技法
を使用して製造され、高周波応用分野で使用するための
インダクタに関する。
【０００２】
【従来の技術】誘導構成要素は、アナログ回路、特に、
高域フィルタ、高周波フィルタ、等価器などの高周波応
用分野で重要な役割を果たしている。高値インダクタ、
すなわち、ナノヘンリー（ｎＨ）からマイクロヘンリー
（μＨ）の範囲のインダクタは、周波数シンセサイザ用
の位相ロックループ回路の電圧制御発振器として使用さ
れることが多い。このようなデバイスは、ＦＭ放送、一
般航空、海上および陸上移動体通信などのチューナに広
く使用されている。この種のデバイスが、マイクロモー
タやマイクロジェネレータなどの超小型機械分野にも使
用されるようになることは予測可能である。１つのチッ
プ上に複数の半導体インダクタを集積化する際の難しさ
を考慮すると、このようなデバイスのほとんどは、モト
ローラ社のマイクロ・メタル・トロイダル・コアのよう
に個別構成要素として実現される。個別構成要素は、設
計上、ある程度の柔軟性を提供するが、一般に製造コス
トとパッケージ・サイズが増大する。回路内に多くのイ
ンダクタを必要とする場合、この問題は管理不能なもの
になる。
高域フィルタ、高周波フィルタ、等価器などの高周波応
用分野で重要な役割を果たしている。高値インダクタ、
すなわち、ナノヘンリー（ｎＨ）からマイクロヘンリー
（μＨ）の範囲のインダクタは、周波数シンセサイザ用
の位相ロックループ回路の電圧制御発振器として使用さ
れることが多い。このようなデバイスは、ＦＭ放送、一
般航空、海上および陸上移動体通信などのチューナに広
く使用されている。この種のデバイスが、マイクロモー
タやマイクロジェネレータなどの超小型機械分野にも使
用されるようになることは予測可能である。１つのチッ
プ上に複数の半導体インダクタを集積化する際の難しさ
を考慮すると、このようなデバイスのほとんどは、モト
ローラ社のマイクロ・メタル・トロイダル・コアのよう
に個別構成要素として実現される。個別構成要素は、設
計上、ある程度の柔軟性を提供するが、一般に製造コス
トとパッケージ・サイズが増大する。回路内に多くのイ
ンダクタを必要とする場合、この問題は管理不能なもの
になる。
【０００３】半導体集積回路インダクタの作成は当技術
分野では周知である。このようなデバイスの設計は、非
常に長い間にわたって進歩してきた。たとえば、B. C.
Feltonは、ＩＢＭテクニカル・ディスクロージャ・ブル
テンのVol. 29、No. 3、pp.1054-1056で、強磁性体から
なる２つの層の間に挟まれたかみ合い型または同心導体
コイルを使用した平面結合インダクタについて記載して
いる。平面インダクタを得ることは可能であるが、現在
の高性能アナログ応用分野で必要とされるマイクロヘン
リー（μＨ）またはミリヘンリー（ｍＨ）の範囲のイン
ダクタンスを達成できる可能性は非常に低い。
分野では周知である。このようなデバイスの設計は、非
常に長い間にわたって進歩してきた。たとえば、B. C.
Feltonは、ＩＢＭテクニカル・ディスクロージャ・ブル
テンのVol. 29、No. 3、pp.1054-1056で、強磁性体から
なる２つの層の間に挟まれたかみ合い型または同心導体
コイルを使用した平面結合インダクタについて記載して
いる。平面インダクタを得ることは可能であるが、現在
の高性能アナログ応用分野で必要とされるマイクロヘン
リー（μＨ）またはミリヘンリー（ｍＨ）の範囲のイン
ダクタンスを達成できる可能性は非常に低い。
【０００４】Hubbardに付与された米国特許第５２２７
６５９号に記載された第２の例では、標準のＣＭＯＳ技
法を使用してＩＣインダクタが製作されている。このデ
バイスは、それぞれの導電層が１つのループを形成する
ように付着されパターン形成された導電層と絶縁層を交
互に設けることにより基板上に形成されている。絶縁層
間に接続されているループは、その軸が層に対して垂直
のコイルを形成する。磁気コアを含めることにより、イ
ンダクタンスを０．１ｍＨという高い値まで高めること
ができる。このように開示されているインダクタは、磁
気コアがウェハ表面に対して垂直に置かれている複数巻
線垂直コイルである。このようなインダクタを構築する
プロセスでは、それぞれのコイルまたは１巻ごとに余分
なプロセス・ステップが１つずつ必要になり、それによ
り、この種のデバイスの構築が高価かつ困難なものにな
っている。
６５９号に記載された第２の例では、標準のＣＭＯＳ技
法を使用してＩＣインダクタが製作されている。このデ
バイスは、それぞれの導電層が１つのループを形成する
ように付着されパターン形成された導電層と絶縁層を交
互に設けることにより基板上に形成されている。絶縁層
間に接続されているループは、その軸が層に対して垂直
のコイルを形成する。磁気コアを含めることにより、イ
ンダクタンスを０．１ｍＨという高い値まで高めること
ができる。このように開示されているインダクタは、磁
気コアがウェハ表面に対して垂直に置かれている複数巻
線垂直コイルである。このようなインダクタを構築する
プロセスでは、それぞれのコイルまたは１巻ごとに余分
なプロセス・ステップが１つずつ必要になり、それによ
り、この種のデバイスの構築が高価かつ困難なものにな
っている。
【０００５】Andoh他に付与された米国特許第５０９５
３５７号に記載されたもう１つの例には、基板の表面上
に配置された平面渦巻き巻線を有する半導体ＩＣインダ
クタが記載されている。この渦巻きは、渦巻きの隣接巻
線間に千鳥配列を有する、間隔を開けた複数の導電ポス
トによって基板から離されている。前の事例と同様に、
磁気コアはウェハ表面に対して垂直に配置されている。
この種のインダクタの構築プロセスはHubbardの発明よ
り単純であるが、同じインダクタンスを備えたインダク
タを作成するには、それよりかなり大きい面積を必要と
する。
３５７号に記載されたもう１つの例には、基板の表面上
に配置された平面渦巻き巻線を有する半導体ＩＣインダ
クタが記載されている。この渦巻きは、渦巻きの隣接巻
線間に千鳥配列を有する、間隔を開けた複数の導電ポス
トによって基板から離されている。前の事例と同様に、
磁気コアはウェハ表面に対して垂直に配置されている。
この種のインダクタの構築プロセスはHubbardの発明よ
り単純であるが、同じインダクタンスを備えたインダク
タを作成するには、それよりかなり大きい面積を必要と
する。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
一目的は、インダクタンスが増加し、面積と体積が減少
した３次元ＩＣインダクタを提供することにある。
一目的は、インダクタンスが増加し、面積と体積が減少
した３次元ＩＣインダクタを提供することにある。
【０００７】本発明の他の目的は、μＨからｍＨの範囲
のインダクタンスを有する小型インダクタを提供するこ
とにある。
のインダクタンスを有する小型インダクタを提供するこ
とにある。
【０００８】本発明の他の目的は、金属素子間結線に使
用したのと同じ従来のプロセスにより構築した、ウェハ
表面上に水平に置かれた強磁性コアを有する３次元構造
体を提供することにある。
用したのと同じ従来のプロセスにより構築した、ウェハ
表面上に水平に置かれた強磁性コアを有する３次元構造
体を提供することにある。
【０００９】本発明の他の目的は、プロセス・ステップ
をほとんど必要としないコイルを備え、しかもそれぞれ
のコイルごとに追加のプロセス・ステップを設ける必要
もない、インダクタを提供することにある。
をほとんど必要としないコイルを備え、しかもそれぞれ
のコイルごとに追加のプロセス・ステップを設ける必要
もない、インダクタを提供することにある。
【００１０】本発明の他の目的は、本質的に平面のイン
ダクタを提供することにある。
ダクタを提供することにある。
【００１１】本発明の他の目的は、従来の半導体製作技
法により実装密度の高いインダクタを提供することにあ
る。
法により実装密度の高いインダクタを提供することにあ
る。
【００１２】本発明の他の目的は、ウェハ上に集積回路
を形成するために、トランジスタ、抵抗器、キャパシタ
などの他のデバイスと容易に集積可能なインダクタを提
供することにある。
を形成するために、トランジスタ、抵抗器、キャパシタ
などの他のデバイスと容易に集積可能なインダクタを提
供することにある。
【００１３】本発明の他の目的は、変成器を形成するた
めに共通のコアの周辺を複数のコイルが取り巻いている
インダクタを提供することにある。
めに共通のコアの周辺を複数のコイルが取り巻いている
インダクタを提供することにある。
【００１４】
【課題を解決するための手段】本発明の一般目的によれ
ば、半導体ＩＣ内には、基板上の第１の複数の平面導電
線と、第１の複数の導電線から分離された第２の複数の
平面導電線と、第１の複数の導電線と第２の複数の導電
線との間にある磁気コアと、第１の複数の導電線と第２
の複数の導電線を磁気コアから分離する絶縁体と、絶縁
体を貫通して伸び、磁気コアから離れており、第１およ
び第２の複数の導電線を接続する導電バイアとを含み、
磁気コアの周りに連続導電コイルを形成するために第１
および第２の複数の導電線と導電バイアが相対的に位置
決めされているインダクタが設けられている。
ば、半導体ＩＣ内には、基板上の第１の複数の平面導電
線と、第１の複数の導電線から分離された第２の複数の
平面導電線と、第１の複数の導電線と第２の複数の導電
線との間にある磁気コアと、第１の複数の導電線と第２
の複数の導電線を磁気コアから分離する絶縁体と、絶縁
体を貫通して伸び、磁気コアから離れており、第１およ
び第２の複数の導電線を接続する導電バイアとを含み、
磁気コアの周りに連続導電コイルを形成するために第１
および第２の複数の導電線と導電バイアが相対的に位置
決めされているインダクタが設けられている。
【００１５】本発明の上記およびその他の目的、特徴、
利点は、添付図面に示すように本発明の実施例のより具
体的な詳細説明により明らかになるだろう。
利点は、添付図面に示すように本発明の実施例のより具
体的な詳細説明により明らかになるだろう。
【００１６】
【発明の実施の形態】本発明で達成した改良点を例示す
るために、代表的な先行技術とともに本発明の実施例に
ついて以下に説明する。いずれの図でも、同様の要素に
は同じ参照番号が付けられている。
るために、代表的な先行技術とともに本発明の実施例に
ついて以下に説明する。いずれの図でも、同様の要素に
は同じ参照番号が付けられている。
【００１７】図１は、半導体基板（図示せず）の上にあ
る先行技術のインダクタの概略図である。このインダク
タは、外部端３と内部端４を有する渦巻き導体２を含
む。内部端４は、バイアおよびリード配置によりリード
６に接続されている。バイア２１は、渦巻き２が置かれ
ている基板の上面から基板の反対側まで基板を貫通して
いる。基板の反対側には、渦巻き２から離れ、バイア２
１と電気接触している電気導体２２が配置されている。
同様に、渦巻きの外側にある第２の導電バイア２３が基
板を貫通している。バイア２３は、渦巻きが配置されて
いる側の基板表面から内部端４まで電気接続ができるよ
うに、導体２２およびバイア６と電気接触している。
る先行技術のインダクタの概略図である。このインダク
タは、外部端３と内部端４を有する渦巻き導体２を含
む。内部端４は、バイアおよびリード配置によりリード
６に接続されている。バイア２１は、渦巻き２が置かれ
ている基板の上面から基板の反対側まで基板を貫通して
いる。基板の反対側には、渦巻き２から離れ、バイア２
１と電気接触している電気導体２２が配置されている。
同様に、渦巻きの外側にある第２の導電バイア２３が基
板を貫通している。バイア２３は、渦巻きが配置されて
いる側の基板表面から内部端４まで電気接続ができるよ
うに、導体２２およびバイア６と電気接触している。
【００１８】次に図２を参照すると、同図には、単一コ
ア・プレート４０を有する「Ｌ」字形インダクタが示さ
れている。最初に導電線１０が、それぞれ「Ｌ」字形に
付着されている。次に、磁性材料からなる中実コア４０
が置かれて次のレベルを形成し、好ましくは１ｕｍ未満
から数十ミクロンの範囲の高さを備えている。次に、導
電線１０のそれぞれの「Ｌ」字形の２つの端部でコア４
０の周縁部外側に導電バイア６０が形成される。次に、
新しい「Ｌ」字形導電線が前に形成した導電バイア６０
との接触を確立し、それにより、図２に示す連続パター
ンを形成するように、磁気コア４０の上に次の組の導電
線７０が形成される。
ア・プレート４０を有する「Ｌ」字形インダクタが示さ
れている。最初に導電線１０が、それぞれ「Ｌ」字形に
付着されている。次に、磁性材料からなる中実コア４０
が置かれて次のレベルを形成し、好ましくは１ｕｍ未満
から数十ミクロンの範囲の高さを備えている。次に、導
電線１０のそれぞれの「Ｌ」字形の２つの端部でコア４
０の周縁部外側に導電バイア６０が形成される。次に、
新しい「Ｌ」字形導電線が前に形成した導電バイア６０
との接触を確立し、それにより、図２に示す連続パター
ンを形成するように、磁気コア４０の上に次の組の導電
線７０が形成される。
【００１９】図２に示すインダクタの断面図を図３に示
すが、同図では、第１の複数の平面導電線１０が磁気コ
ア４０によって第２の組の平面導電線７０から分離され
ている。両方の組の平面導電線は導電バイア６０によっ
て電気接続され、それにより、磁気コア４０を取り巻く
ループが形成される。また、導電線１０および７０から
それぞれ磁気コア４０を分離する絶縁層２０および５０
も示されている。図示の通り、図３はその形状にかかわ
らず、任意の３次元インダクタの断面図である。
すが、同図では、第１の複数の平面導電線１０が磁気コ
ア４０によって第２の組の平面導電線７０から分離され
ている。両方の組の平面導電線は導電バイア６０によっ
て電気接続され、それにより、磁気コア４０を取り巻く
ループが形成される。また、導電線１０および７０から
それぞれ磁気コア４０を分離する絶縁層２０および５０
も示されている。図示の通り、図３はその形状にかかわ
らず、任意の３次元インダクタの断面図である。
【００２０】このように形成されたインダクタは、以下
の式で表すことができる推定インダクタンスを有する。 Ｌ＝（Ｕ0＊Ｕr＊Ｗ＊ｔ＊Ｎ＊＊２）／ｌ ただし、 Ｕ0＝真空透磁率＝１．２５７ １０-6Ｈ／ｍ Ｕr＝コアの比透磁率 Ｗ＝磁気コアの幅 ｔ＝磁気コアの厚さ Ｎ＝「金属コイル」の巻き数 ｌ＝磁気コアの長さ
の式で表すことができる推定インダクタンスを有する。 Ｌ＝（Ｕ0＊Ｕr＊Ｗ＊ｔ＊Ｎ＊＊２）／ｌ ただし、 Ｕ0＝真空透磁率＝１．２５７ １０-6Ｈ／ｍ Ｕr＝コアの比透磁率 Ｗ＝磁気コアの幅 ｔ＝磁気コアの厚さ Ｎ＝「金属コイル」の巻き数 ｌ＝磁気コアの長さ
【００２１】たとえば、Ｕr＝１，０００、Ｗ＝２０μ
ｍ、ｔ＝１μｍ、ｌ＝１５０μｍ、Ｎ＝１０を有するイ
ンダクタの場合、それにより、Ｌ＝５０．３ｎＨのイン
ダクタンスが得られる。
ｍ、ｔ＝１μｍ、ｌ＝１５０μｍ、Ｎ＝１０を有するイ
ンダクタの場合、それにより、Ｌ＝５０．３ｎＨのイン
ダクタンスが得られる。
【００２２】同様に、Ｕr＝２，０００、Ｗ＝１００μ
ｍ、ｔ＝１μｍ、ｌ＝１５０μｍ、Ｎ＝７０の場合、イ
ンダクタンスはＬ＝８．２１μＨになる。
ｍ、ｔ＝１μｍ、ｌ＝１５０μｍ、Ｎ＝７０の場合、イ
ンダクタンスはＬ＝８．２１μＨになる。
【００２３】次に、図４ないし８に示す製作プロセス・
ステップについて、詳しく説明する。
ステップについて、詳しく説明する。
【００２４】その上に構造体が構築される基板３００の
材料は、Ｓｉのバルク・ウェハまたは酸化物上にＳｉを
形成した（ＳＯＩ）ウェハあるいはガラス、水晶板、Ｇ
ａＡｓ、Ｇｅ、ＳｉＣ、ダイヤモンドなどの他の材料に
することができる。
材料は、Ｓｉのバルク・ウェハまたは酸化物上にＳｉを
形成した（ＳＯＩ）ウェハあるいはガラス、水晶板、Ｇ
ａＡｓ、Ｇｅ、ＳｉＣ、ダイヤモンドなどの他の材料に
することができる。
【００２５】基板３００は導体または半導体のいずれで
もよいので、絶縁層３０１（図４）を最初に付着させな
ければならない。このフィルムは酸化物、窒化物、また
はポリマーからつくることができ、厚さは２００ｎｍか
ら１μｍ以上の範囲である。最も一般的に使用される付
着方法は、ＣＶＤ（化学蒸着）、スピンオフ、コーティ
ング、スパッタリングを含み、そのいずれも４００℃未
満の温度で行われる。
もよいので、絶縁層３０１（図４）を最初に付着させな
ければならない。このフィルムは酸化物、窒化物、また
はポリマーからつくることができ、厚さは２００ｎｍか
ら１μｍ以上の範囲である。最も一般的に使用される付
着方法は、ＣＶＤ（化学蒸着）、スピンオフ、コーティ
ング、スパッタリングを含み、そのいずれも４００℃未
満の温度で行われる。
【００２６】基板上のフィルムとして、Ａｌ、Ｃｕ、ま
たは任意のその合金からなり、好ましくは２００ｎｍか
ら１μｍの厚さを有する導体１０を付着させる。前述の
通り、付着方法は、ＣＶＤ、蒸着、スパッタリング、め
っきなどを含み、この場合も４００℃未満の温度で行わ
れる。
たは任意のその合金からなり、好ましくは２００ｎｍか
ら１μｍの厚さを有する導体１０を付着させる。前述の
通り、付着方法は、ＣＶＤ、蒸着、スパッタリング、め
っきなどを含み、この場合も４００℃未満の温度で行わ
れる。
【００２７】次に、層３０１と同様の材料からなる第２
の絶縁層２０を付着させる。エッチ・ストップ・フィル
ムとして使用できるように、層３０１に施したものとは
異なるエッチング速度（すなわち、より低速）を有する
ＲＩＥ（反応性イオン・エッチング）で行うことが好ま
しいはずである。このような材料としてはアルミナ（Ａ
ｌ2Ｏ3）が考えられる。図５から分かるように、エッチ
・ストップ・フィルム２０は、過剰エッチングを回避す
るために誘電層の開口時に適切な機能を保障するもので
ある。さらに層２０は、底部導体１０とコア材４０との
間に位置決めされたフィルムを絶縁する機能も提供す
る。次に、導体１０と絶縁層２０にパターン形成する。
この場合も、適当なリソグラフ道具により両方のフィル
ムをエッチングするために、ＲＩＥを有利に使用するこ
とができる。
の絶縁層２０を付着させる。エッチ・ストップ・フィル
ムとして使用できるように、層３０１に施したものとは
異なるエッチング速度（すなわち、より低速）を有する
ＲＩＥ（反応性イオン・エッチング）で行うことが好ま
しいはずである。このような材料としてはアルミナ（Ａ
ｌ2Ｏ3）が考えられる。図５から分かるように、エッチ
・ストップ・フィルム２０は、過剰エッチングを回避す
るために誘電層の開口時に適切な機能を保障するもので
ある。さらに層２０は、底部導体１０とコア材４０との
間に位置決めされたフィルムを絶縁する機能も提供す
る。次に、導体１０と絶縁層２０にパターン形成する。
この場合も、適当なリソグラフ道具により両方のフィル
ムをエッチングするために、ＲＩＥを有利に使用するこ
とができる。
【００２８】次に、３０１と同じ材料からなる第３の絶
縁層３０を付着させ、平坦化する。この層は層３０２の
くぼみや裂け目を充填するものである。平坦化は、エッ
チ・バック、化学的機械的研磨、熱リフロー、これらを
組み合わせたものによって行うことができる。その結果
得られる絶縁体の厚さは、０．５μｍから数ミクロンの
範囲になる可能性がある。
縁層３０を付着させ、平坦化する。この層は層３０２の
くぼみや裂け目を充填するものである。平坦化は、エッ
チ・バック、化学的機械的研磨、熱リフロー、これらを
組み合わせたものによって行うことができる。その結果
得られる絶縁体の厚さは、０．５μｍから数ミクロンの
範囲になる可能性がある。
【００２９】図２ないし３に示す形状に適合するように
導体層１０および２０を制限するためにＲＩＥ処理を含
む追加の数ステップを行わずに層１０および２０から構
成される構造体が図４に示す形状を取ることができない
ことを当業者は用意に理解するであろう。
導体層１０および２０を制限するためにＲＩＥ処理を含
む追加の数ステップを行わずに層１０および２０から構
成される構造体が図４に示す形状を取ることができない
ことを当業者は用意に理解するであろう。
【００３０】レジスト・パターン形成後、層３０と層２
０とのエッチング速度比を約２０：１に維持しながら、
領域４２にエッチングを施し、層２０で停止しているプ
ラズマ・エッチングに開口部を設ける。この領域４２
は、最終的にはパーマロイまたは強磁性体で充填し、コ
ア・プレートを形成する。コア材を底部導体から一定の
距離に維持するためにエッチングを施し、層２０で停止
することが可能であることに留意することは重要であ
る。
０とのエッチング速度比を約２０：１に維持しながら、
領域４２にエッチングを施し、層２０で停止しているプ
ラズマ・エッチングに開口部を設ける。この領域４２
は、最終的にはパーマロイまたは強磁性体で充填し、コ
ア・プレートを形成する。コア材を底部導体から一定の
距離に維持するためにエッチングを施し、層２０で停止
することが可能であることに留意することは重要であ
る。
【００３１】次に図６を参照すると、すべての開口領域
４２を充填するように層２０の上にコア材からなる層４
０を付着させる（その後、平坦化する）。このコア材は
１００〜４００℃の範囲の温度で付着させることが好ま
しく、その温度は融点が低い金属導体に十分適してい
る。このような材料の一例は、ＦｅxＮｉ80-xＳｉ5無定
形フィルムである。すべての開口部を過剰充填し、その
後、余分な材料を研磨することが非常に望ましい。研磨
操作の完了後、以下に説明するように、コア材４０を１
枚のプレートとしてまたは複数の平行線からなるアレイ
として形成する。
４２を充填するように層２０の上にコア材からなる層４
０を付着させる（その後、平坦化する）。このコア材は
１００〜４００℃の範囲の温度で付着させることが好ま
しく、その温度は融点が低い金属導体に十分適してい
る。このような材料の一例は、ＦｅxＮｉ80-xＳｉ5無定
形フィルムである。すべての開口部を過剰充填し、その
後、余分な材料を研磨することが非常に望ましい。研磨
操作の完了後、以下に説明するように、コア材４０を１
枚のプレートとしてまたは複数の平行線からなるアレイ
として形成する。
【００３２】次に、好ましくは３０に使用したものと同
じ材料を使用して、誘電フィルムの層５０を付着させて
コア材を覆う。バイアをパターン形成し、底部導電フィ
ルム１０に達するまでエッチングを施して開口し、導電
材で充填する。バイアの直径は底部ワイヤのサイズによ
って決まり、その範囲はミクロン以下の寸法からすうミ
クロンに及ぶ。バイアの充填に使用する材料は、Ｔｉ
Ｎ、Ｗ、Ａｌ、Ｃｕなどであることが好ましい。次に、
従来の方法を使用して表面を平坦化することにより、充
填プロセスを完了する。その結果得られる構造体は図７
に示す。
じ材料を使用して、誘電フィルムの層５０を付着させて
コア材を覆う。バイアをパターン形成し、底部導電フィ
ルム１０に達するまでエッチングを施して開口し、導電
材で充填する。バイアの直径は底部ワイヤのサイズによ
って決まり、その範囲はミクロン以下の寸法からすうミ
クロンに及ぶ。バイアの充填に使用する材料は、Ｔｉ
Ｎ、Ｗ、Ａｌ、Ｃｕなどであることが好ましい。次に、
従来の方法を使用して表面を平坦化することにより、充
填プロセスを完了する。その結果得られる構造体は図７
に示す。
【００３３】次に図８を参照すると、コア４０の周りに
導電バイア６０と層１０を備えたコイルを形成するよう
に、導電材７０を付着させ、パターン形成する。前のプ
ロセス・ステップのように、この材料は、Ａｌ、Ｃｕ、
Ｗ、合金、またはドープ無定形Ｓｉにすることができ
る。導電層およびコア層の適切なパターン形成により、
上記のプロセスを使用してトロイダル・コイル、たとえ
ば、図２に示す「Ｌ」字形コイルを形成することができ
ることに留意されたい。
導電バイア６０と層１０を備えたコイルを形成するよう
に、導電材７０を付着させ、パターン形成する。前のプ
ロセス・ステップのように、この材料は、Ａｌ、Ｃｕ、
Ｗ、合金、またはドープ無定形Ｓｉにすることができ
る。導電層およびコア層の適切なパターン形成により、
上記のプロセスを使用してトロイダル・コイル、たとえ
ば、図２に示す「Ｌ」字形コイルを形成することができ
ることに留意されたい。
【００３４】図９には、その磁気コアとしてトレンチ・
アレイを有する「Ｌ」字形インダクタが示されている。
トレンチ・アレイとは、絶縁材によって互いに分離され
た複数の強磁性体のストライプの組であると理解されて
いる。トレンチ・アレイ・インダクタ用の製造プロセス
・ステップは、図１０ないし１４に示すように、図４な
いし８に示す中実コア・インダクタについて説明したプ
ロセス・ステップと正確に対応している。すなわち、絶
縁された基板３００の上に導電層１０を付着させパター
ン形成すること、絶縁層２０および３０を形成し、その
後、平坦化を行うこと、および強磁性体を付着させるべ
き開口領域４２を形成することを含む。唯一の例外は図
１１に示すステップに対応し、前述の単一コア・プレー
トではなく、トレンチ・アレイが形成される。この場合
も、コア材で開口領域４２を充填した後に続く諸ステッ
プ、すなわち、絶縁層５０を付着させること（図１
２）、導電バイア６０を形成すること（図１３）、およ
び第２の導電層７０を付着させてパターン形成すること
（図１４）は、図４ないし８の中実コアについて前述し
た諸ステップと同様である。トレンチ・アレイを使用す
る場合の明確な利点は、特に、このような設計では良好
な平坦性を維持しながら大きい開口部を充填する必要が
ないので、処理しやすいことである。
アレイを有する「Ｌ」字形インダクタが示されている。
トレンチ・アレイとは、絶縁材によって互いに分離され
た複数の強磁性体のストライプの組であると理解されて
いる。トレンチ・アレイ・インダクタ用の製造プロセス
・ステップは、図１０ないし１４に示すように、図４な
いし８に示す中実コア・インダクタについて説明したプ
ロセス・ステップと正確に対応している。すなわち、絶
縁された基板３００の上に導電層１０を付着させパター
ン形成すること、絶縁層２０および３０を形成し、その
後、平坦化を行うこと、および強磁性体を付着させるべ
き開口領域４２を形成することを含む。唯一の例外は図
１１に示すステップに対応し、前述の単一コア・プレー
トではなく、トレンチ・アレイが形成される。この場合
も、コア材で開口領域４２を充填した後に続く諸ステッ
プ、すなわち、絶縁層５０を付着させること（図１
２）、導電バイア６０を形成すること（図１３）、およ
び第２の導電層７０を付着させてパターン形成すること
（図１４）は、図４ないし８の中実コアについて前述し
た諸ステップと同様である。トレンチ・アレイを使用す
る場合の明確な利点は、特に、このような設計では良好
な平坦性を維持しながら大きい開口部を充填する必要が
ないので、処理しやすいことである。
【００３５】図１５に示す本発明のもう１つの実施例で
は、中実コア・プレートを備えた「Ｖ」字形インダクタ
が示されているが、そのコイルは、互いに垂直ではな
く、「Ｖ」字形をしている。このような「Ｖ」字形構造
体の場合、図９に示すタイプのトレンチ・コア・アレイ
を使用して同程度の成功を収めることが可能であること
は明らかである。千鳥形などを含む他の「トロイダル」
形状を使用しても同程度の成功を収めることができるこ
とを当業者は容易に理解するであろう。
は、中実コア・プレートを備えた「Ｖ」字形インダクタ
が示されているが、そのコイルは、互いに垂直ではな
く、「Ｖ」字形をしている。このような「Ｖ」字形構造
体の場合、図９に示すタイプのトレンチ・コア・アレイ
を使用して同程度の成功を収めることが可能であること
は明らかである。千鳥形などを含む他の「トロイダル」
形状を使用しても同程度の成功を収めることができるこ
とを当業者は容易に理解するであろう。
【００３６】図１６は、３次元インダクタについて記載
した同じ技法を使用して製作した、モノリシックＩＣ内
の変成器の斜視図を示している。絶縁フィルムによって
分離されているが、同じ強磁性コアの周りに絡み合った
２つのコイルが示されている。このコイルは、前述の
「Ｌ」字形または「Ｖ」字形のいずれのインダクタであ
ってもよい。この構造体は、巻線間の相互結合を大幅に
高め、マイクロモータやマイクロジェネレータなどの超
小型機械構造体で幅広く応用することができる効率のよ
いオンチップ変成器を作るものである。図１６には、１
次巻線（Ａ−Ａ'として示す）と２次巻線コイル（Ｂ−
Ｂ'）が示されている。必要であれば、同じコアの周り
に３つ以上のコイルを使用してもよい。
した同じ技法を使用して製作した、モノリシックＩＣ内
の変成器の斜視図を示している。絶縁フィルムによって
分離されているが、同じ強磁性コアの周りに絡み合った
２つのコイルが示されている。このコイルは、前述の
「Ｌ」字形または「Ｖ」字形のいずれのインダクタであ
ってもよい。この構造体は、巻線間の相互結合を大幅に
高め、マイクロモータやマイクロジェネレータなどの超
小型機械構造体で幅広く応用することができる効率のよ
いオンチップ変成器を作るものである。図１６には、１
次巻線（Ａ−Ａ'として示す）と２次巻線コイル（Ｂ−
Ｂ'）が示されている。必要であれば、同じコアの周り
に３つ以上のコイルを使用してもよい。
【００３７】次に図１７ないし２０を参照すると、同図
には、トランジスタＴ、キャパシタＣ、抵抗器Ｒなどの
他の能動および受動ＩＣ構成要素とともに３次元インダ
クタを集積化した回路が示されている。
には、トランジスタＴ、キャパシタＣ、抵抗器Ｒなどの
他の能動および受動ＩＣ構成要素とともに３次元インダ
クタを集積化した回路が示されている。
【００３８】図１７は、３次元インダクタを含む回路の
概略図である。図１８は、図１７に示す回路に対応する
物理的レイアウトを示している。
概略図である。図１８は、図１７に示す回路に対応する
物理的レイアウトを示している。
【００３９】トランジスタＴは、ポリシリコン、シリサ
イド、または金属などの従来のゲート材料でできたゲー
ト２００を含む。ソースとドレインを形成する拡散領域
１１０は、同様に、イオン注入とアニールを含む従来の
プロセス技法により製作される。
イド、または金属などの従来のゲート材料でできたゲー
ト２００を含む。ソースとドレインを形成する拡散領域
１１０は、同様に、イオン注入とアニールを含む従来の
プロセス技法により製作される。
【００４０】図示の抵抗器（Ｒ）１１６は、ホウ素また
はその他のこのようなイオン注入材料で形成された注入
抵抗器である。たとえば、注入導体、絶縁体、または半
導体ワイヤなど、他の許容材料も抵抗器の作成に使用で
きることを当業者は完全に理解するであろう。また、抵
抗器用の接点および素子間結線１１５も示されている
が、これは、ドープ・ポリシリコン、シリサイドなどの
任意の金属でできている。
はその他のこのようなイオン注入材料で形成された注入
抵抗器である。たとえば、注入導体、絶縁体、または半
導体ワイヤなど、他の許容材料も抵抗器の作成に使用で
きることを当業者は完全に理解するであろう。また、抵
抗器用の接点および素子間結線１１５も示されている
が、これは、ドープ・ポリシリコン、シリサイドなどの
任意の金属でできている。
【００４１】キャパシタＣは、拡散によって作成した下
部プレート３０４と、ゲート・ポリシリコンによって作
成した上部プレート３００とを有するものとして示され
ている。キャパシタ誘電体（図２０にさらに詳しく示
す）は、トランジスタＴについて前に使用したのと同じ
ゲート酸化物で作成することができる。第１の接触は上
部プレート３００に対して行われ、第２の接触は下部プ
レート３０４に対して行われ、いずれも金属レベルに直
接接触する。
部プレート３０４と、ゲート・ポリシリコンによって作
成した上部プレート３００とを有するものとして示され
ている。キャパシタ誘電体（図２０にさらに詳しく示
す）は、トランジスタＴについて前に使用したのと同じ
ゲート酸化物で作成することができる。第１の接触は上
部プレート３００に対して行われ、第２の接触は下部プ
レート３０４に対して行われ、いずれも金属レベルに直
接接触する。
【００４２】最後に、３次元インダクタは、下部および
上部「Ｌ」字形金属コイル１０および７０と、層３１に
よって絶縁されたサンドイッチ型磁気コアと、コイルの
中心を貫通するエッチ・ストッパ２０とを有するものと
して示されている。
上部「Ｌ」字形金属コイル１０および７０と、層３１に
よって絶縁されたサンドイッチ型磁気コアと、コイルの
中心を貫通するエッチ・ストッパ２０とを有するものと
して示されている。
【００４３】図１９および図２０には、図１７に示す構
造体の２つの断面図が示されているが、Ｅ−Ｅ'は、ト
ランジスタＴ、抵抗器Ｒ、インダクタの中心を貫通する
断面である。これは、図１９に完全に示されている。第
２の断面Ｆ−Ｆ'は、図２０に示すようにキャパシタＣ
だけを横切っている。
造体の２つの断面図が示されているが、Ｅ−Ｅ'は、ト
ランジスタＴ、抵抗器Ｒ、インダクタの中心を貫通する
断面である。これは、図１９に完全に示されている。第
２の断面Ｆ−Ｆ'は、図２０に示すようにキャパシタＣ
だけを横切っている。
【００４４】図１９を参照すると、局部分離層１００
は、それぞれのデバイスを他のデバイスから分離してい
る。これは、従来の浅いトレンチ、局部リセス酸化物、
ポリシリコン・バッファ酸化物によって形成することが
できる。トランジスタは、ゲート２００と、ゲート誘電
体２０１と、ソース／ドレイン領域１１０と、ソース／
ドレイン接点とを有する。より具体的には、ソース／ド
レインからの一方の接点は、第１の金属レベル９０への
接続を確立するために作られている（また、インダクタ
の底部層１０も構成する）のに対し、ソース／ドレイン
からのもう一方の接点は、第２のレベルの金属１６０に
接続するために作られている。抵抗器拡散領域１１５
は、接触抵抗の不足ならびにその他の同様の問題によっ
て引き起こされる不確実な抵抗値を回避するため、接点
領域でより深い拡散が行われることを示している。抵抗
器の両方の端子は、導電バイア６０を介して第１の金属
１０に接続されている。インダクタの底部コイルは第１
のレベル金属にすることができ、コイルは第２のレベル
金属にすることができる。
は、それぞれのデバイスを他のデバイスから分離してい
る。これは、従来の浅いトレンチ、局部リセス酸化物、
ポリシリコン・バッファ酸化物によって形成することが
できる。トランジスタは、ゲート２００と、ゲート誘電
体２０１と、ソース／ドレイン領域１１０と、ソース／
ドレイン接点とを有する。より具体的には、ソース／ド
レインからの一方の接点は、第１の金属レベル９０への
接続を確立するために作られている（また、インダクタ
の底部層１０も構成する）のに対し、ソース／ドレイン
からのもう一方の接点は、第２のレベルの金属１６０に
接続するために作られている。抵抗器拡散領域１１５
は、接触抵抗の不足ならびにその他の同様の問題によっ
て引き起こされる不確実な抵抗値を回避するため、接点
領域でより深い拡散が行われることを示している。抵抗
器の両方の端子は、導電バイア６０を介して第１の金属
１０に接続されている。インダクタの底部コイルは第１
のレベル金属にすることができ、コイルは第２のレベル
金属にすることができる。
【００４５】図２０は、プレート・キャパシタの断面図
を示している。一例としては、上部および下部プレート
として、ポリシリコン・ゲート３００と拡散層３０４と
をそれぞれ使用している。また、キャパシタの配線も示
されている。この場合も、チップ・レイアウトの面積を
さらに節約するために、トレンチ・キャパシタ、スタッ
ク・キャパシタ、その他の高密度キャパシタを実現し
て、同程度の成功を収めることができる。
を示している。一例としては、上部および下部プレート
として、ポリシリコン・ゲート３００と拡散層３０４と
をそれぞれ使用している。また、キャパシタの配線も示
されている。この場合も、チップ・レイアウトの面積を
さらに節約するために、トレンチ・キャパシタ、スタッ
ク・キャパシタ、その他の高密度キャパシタを実現し
て、同程度の成功を収めることができる。
【００４６】ここに記載した本発明のすべての実施例で
は、モノリシック集積回路を形成する他の能動および受
動構成要素とともに完全に集積可能なインダクタを示し
てきた。この新規のインダクタが集積可能である理由と
しては、同一基板上に形成されていることだけではな
く、従来のＩＣ技法を使用して形成されていることもあ
げられる。
は、モノリシック集積回路を形成する他の能動および受
動構成要素とともに完全に集積可能なインダクタを示し
てきた。この新規のインダクタが集積可能である理由と
しては、同一基板上に形成されていることだけではな
く、従来のＩＣ技法を使用して形成されていることもあ
げられる。
【００４７】ＩＣ内の３次元インダクタのいくつかの実
施例について説明し、例示してきたが、特許請求の範囲
によってのみ限定される本発明の範囲を逸脱せずに変更
態様および変形態様が可能であることは、当業者には明
らかであろう。
施例について説明し、例示してきたが、特許請求の範囲
によってのみ限定される本発明の範囲を逸脱せずに変更
態様および変形態様が可能であることは、当業者には明
らかであろう。
【００４８】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４９】（１）モノリシック集積回路において、基
板上の第１の複数の平面導電線と、前記第１の複数の導
電線から分離された第２の複数の平面導電線と、前記第
１の複数の導電線と前記第２の複数の導電線との間にあ
る磁気コアと、前記第１の複数の導電線と前記第２の複
数の導電線を前記磁気コアから分離する絶縁体と、前記
絶縁体を貫通して伸び、前記磁気コアから離れており、
前記第１および第２の複数の導電線を接続する導電バイ
アとを含み、前記第１および第２の複数の導電線と前記
導電バイアが前記磁気コアの周りに連続導電コイルを形
成することを特徴とするインダクタ。 （２）前記磁気コアが前記基板の上に水平に置かれてい
ることを特徴とする、上記（１）に記載のインダクタ。 （３）前記磁気コアが、パーマロイおよび強磁性体を含
む群から選択されることを特徴とする、上記（１）に記
載のインダクタ。 （４）前記磁気コアがＦｅxＮｉ80-xＳｉ5からできてい
ることを特徴とする、上記（１）に記載のインダクタ。 （５）前記インダクタのインダクタンスが Ｌ＝（Ｕ0＊Ｕr＊Ｗ＊ｔ＊Ｎ＊＊２）／ｌ で表され、式中、 Ｕ0＝真空透磁率＝１．２５７ １０-6Ｈ／ｍ Ｕr＝コアの比透磁率 Ｗ＝磁気コアの幅 ｔ＝磁気コアの厚さ Ｎ＝「金属コイル」の巻き数 ｌ＝磁気コアの長さ であることを特徴とする、上記（１）に記載のインダク
タ。 （６）前記第１および第２の導電線がそれぞれ「Ｌ」字
形の形状を有することを特徴とする、上記（１）に記載
のインダクタ。 （７）前記第１および第２の導電線がそれぞれ「Ｖ」字
形の形状を有することを特徴とする、上記（１）に記載
のインダクタ。 （８）前記磁気コアが中実プレートであることを特徴と
する、上記（１）に記載のインダクタ。 （９）前記磁気コアが、間隔を開けた複数の金属導体か
らなるアレイを含むことを特徴とする、上記（１）に記
載のインダクタ。 （１０）前記第１および第２の複数の導電線が、Ｃｕ、
Ａｌ、およびその合金から構成される群から選択される
ことを特徴とする、上記（１）に記載のインダクタ。 （１１）前記基板が、Ｓｉ、ＧａＡｓ、Ｇｅ、ＳｉＣ、
およびガラスから構成される群から選択されることを特
徴とする、上記（１）に記載のインダクタ。 （１２）前記絶縁体が、酸化物、窒化物、およびポリマ
ーから構成される群から選択されることを特徴とする、
上記（１）に記載のインダクタ。 （１３）前記磁気コアによって互いに分離され、第２の
組の導電バイアによってそれぞれ互いに接続される、第
３および第４の複数の平面導電線をさらに含み、それに
より、前記第１の電気経路から独立し絶縁された第２の
連続電気経路を形成することを特徴とする、上記（１）
に記載のインダクタ。 （１４）回路要素への電気接続部をさらに含み、前記回
路要素が能動および受動要素を含むことを特徴とする、
上記（１）に記載のインダクタ。 （１５）モノリシック集積回路において、基板上の少な
くとも２組の第１の組の平面導電線と、前記少なくとも
２組の第１の組の導電線から分離された少なくとも２組
の第２の組の平面導電線と、前記第１の組の導電線と前
記第２の組の導電線との間に置かれた磁気コアと、前記
少なくとも２組の第１の組の導電線と前記少なくとも２
組の第２の組の導電線を前記磁気コアから分離する絶縁
体と、前記絶縁体を貫通して伸び、前記コアから離れて
おり、前記少なくとも２組の第１の組の導電線のうちの
第１の組を前記少なくとも２組の第２の組の導電線のう
ちの第１の組に接続する第１の複数の導電バイアと、前
記絶縁体を貫通して伸び、前記コアから離れており、前
記少なくとも２組の第１の組の導電線のうちの第２の組
を前記少なくとも２組の第２の組の導電線のうちの第２
の組に接続する第２の複数の導電バイアとを含み、前記
少なくとも２組の第１の組の導電線のうちの前記第１の
組と前記少なくとも２組の第２の組の導電線のうちの前
記第１の組が、前記第１の複数の導電バイアとともに、
前記磁気コアの周りに第１の独立連続導電コイルをそれ
ぞれ形成し、前記少なくとも２組の第１の組の導電線の
うちの前記第２の組と前記少なくとも２組の第２の組の
導電線のうちの前記第２の組が、前記第２の複数の導電
バイアとともに、前記磁気コアの周りに第２の独立連続
導電コイルをそれぞれ形成し、それにより、変成器の１
次および２次巻線を提供することを特徴とする変成器。 （１６）モノリシック集積回路において、基板を設ける
ステップと、前記基板上に第１の複数の平面導電線を付
着させるステップと、前記第１の複数の平面導電線の上
に前記第１の複数の導電線から絶縁された磁気コアを付
着させるステップと、前記磁気コアの上に前記磁気コア
から絶縁された第２の複数の平面導電線を付着させるス
テップと、前記絶縁体により前記第１および第２の複数
の導電線を接続し、前記磁気コアから離れている導電バ
イアを形成し、それにより、前記磁気コアの周りに連続
導電コイルを提供するステップとを含むことを特徴とす
る、インダクタを製作する方法。 （１７）モノリシック集積回路において、基板を設ける
ステップと、前記基板上に少なくとも２組の第１の組の
平面導電線を付着させるステップと、前記少なくとも２
組の第１の組の平面導電線の上に前記少なくとも２組の
第１の組の導電線から絶縁された磁気コアを付着させる
ステップと、前記磁気コアの上に前記磁気コアから絶縁
された少なくとも２組の第２の組の平面導電線を付着さ
せるステップと、前記少なくとも２組の第１の組の導電
線のうちの第１の組を前記少なくとも２組の第２の組の
導電線のうちの第１の組に接続する第１の複数の導電バ
イアを形成するステップと、前記少なくとも２組の第１
の組の導電線のうちの第２の組を前記少なくとも２組の
第２の組の導電線のうちの第２の組に接続する第２の複
数の導電バイアを形成するステップとを含み、前記少な
くとも２組の第１の組の導電線のうちの前記第１の組と
前記少なくとも２組の第２の組の導電線のうちの前記第
１の組が、前記第１の複数の導電バイアとともに、前記
磁気コアの周りに第１の独立連続導電コイルをそれぞれ
形成し、前記少なくとも２組の第１の組の導電線のうち
の前記第２の組と前記少なくとも２組の第２の組の導電
線のうちの前記第２の組が、前記第２の複数の導電バイ
アとともに、前記磁気コアの周りに第２の独立連続導電
コイルをそれぞれ形成し、それにより、前記磁気コアを
取り巻く変成器の１次および２次巻線を提供することを
特徴とする、変成器を製作する方法。
板上の第１の複数の平面導電線と、前記第１の複数の導
電線から分離された第２の複数の平面導電線と、前記第
１の複数の導電線と前記第２の複数の導電線との間にあ
る磁気コアと、前記第１の複数の導電線と前記第２の複
数の導電線を前記磁気コアから分離する絶縁体と、前記
絶縁体を貫通して伸び、前記磁気コアから離れており、
前記第１および第２の複数の導電線を接続する導電バイ
アとを含み、前記第１および第２の複数の導電線と前記
導電バイアが前記磁気コアの周りに連続導電コイルを形
成することを特徴とするインダクタ。 （２）前記磁気コアが前記基板の上に水平に置かれてい
ることを特徴とする、上記（１）に記載のインダクタ。 （３）前記磁気コアが、パーマロイおよび強磁性体を含
む群から選択されることを特徴とする、上記（１）に記
載のインダクタ。 （４）前記磁気コアがＦｅxＮｉ80-xＳｉ5からできてい
ることを特徴とする、上記（１）に記載のインダクタ。 （５）前記インダクタのインダクタンスが Ｌ＝（Ｕ0＊Ｕr＊Ｗ＊ｔ＊Ｎ＊＊２）／ｌ で表され、式中、 Ｕ0＝真空透磁率＝１．２５７ １０-6Ｈ／ｍ Ｕr＝コアの比透磁率 Ｗ＝磁気コアの幅 ｔ＝磁気コアの厚さ Ｎ＝「金属コイル」の巻き数 ｌ＝磁気コアの長さ であることを特徴とする、上記（１）に記載のインダク
タ。 （６）前記第１および第２の導電線がそれぞれ「Ｌ」字
形の形状を有することを特徴とする、上記（１）に記載
のインダクタ。 （７）前記第１および第２の導電線がそれぞれ「Ｖ」字
形の形状を有することを特徴とする、上記（１）に記載
のインダクタ。 （８）前記磁気コアが中実プレートであることを特徴と
する、上記（１）に記載のインダクタ。 （９）前記磁気コアが、間隔を開けた複数の金属導体か
らなるアレイを含むことを特徴とする、上記（１）に記
載のインダクタ。 （１０）前記第１および第２の複数の導電線が、Ｃｕ、
Ａｌ、およびその合金から構成される群から選択される
ことを特徴とする、上記（１）に記載のインダクタ。 （１１）前記基板が、Ｓｉ、ＧａＡｓ、Ｇｅ、ＳｉＣ、
およびガラスから構成される群から選択されることを特
徴とする、上記（１）に記載のインダクタ。 （１２）前記絶縁体が、酸化物、窒化物、およびポリマ
ーから構成される群から選択されることを特徴とする、
上記（１）に記載のインダクタ。 （１３）前記磁気コアによって互いに分離され、第２の
組の導電バイアによってそれぞれ互いに接続される、第
３および第４の複数の平面導電線をさらに含み、それに
より、前記第１の電気経路から独立し絶縁された第２の
連続電気経路を形成することを特徴とする、上記（１）
に記載のインダクタ。 （１４）回路要素への電気接続部をさらに含み、前記回
路要素が能動および受動要素を含むことを特徴とする、
上記（１）に記載のインダクタ。 （１５）モノリシック集積回路において、基板上の少な
くとも２組の第１の組の平面導電線と、前記少なくとも
２組の第１の組の導電線から分離された少なくとも２組
の第２の組の平面導電線と、前記第１の組の導電線と前
記第２の組の導電線との間に置かれた磁気コアと、前記
少なくとも２組の第１の組の導電線と前記少なくとも２
組の第２の組の導電線を前記磁気コアから分離する絶縁
体と、前記絶縁体を貫通して伸び、前記コアから離れて
おり、前記少なくとも２組の第１の組の導電線のうちの
第１の組を前記少なくとも２組の第２の組の導電線のう
ちの第１の組に接続する第１の複数の導電バイアと、前
記絶縁体を貫通して伸び、前記コアから離れており、前
記少なくとも２組の第１の組の導電線のうちの第２の組
を前記少なくとも２組の第２の組の導電線のうちの第２
の組に接続する第２の複数の導電バイアとを含み、前記
少なくとも２組の第１の組の導電線のうちの前記第１の
組と前記少なくとも２組の第２の組の導電線のうちの前
記第１の組が、前記第１の複数の導電バイアとともに、
前記磁気コアの周りに第１の独立連続導電コイルをそれ
ぞれ形成し、前記少なくとも２組の第１の組の導電線の
うちの前記第２の組と前記少なくとも２組の第２の組の
導電線のうちの前記第２の組が、前記第２の複数の導電
バイアとともに、前記磁気コアの周りに第２の独立連続
導電コイルをそれぞれ形成し、それにより、変成器の１
次および２次巻線を提供することを特徴とする変成器。 （１６）モノリシック集積回路において、基板を設ける
ステップと、前記基板上に第１の複数の平面導電線を付
着させるステップと、前記第１の複数の平面導電線の上
に前記第１の複数の導電線から絶縁された磁気コアを付
着させるステップと、前記磁気コアの上に前記磁気コア
から絶縁された第２の複数の平面導電線を付着させるス
テップと、前記絶縁体により前記第１および第２の複数
の導電線を接続し、前記磁気コアから離れている導電バ
イアを形成し、それにより、前記磁気コアの周りに連続
導電コイルを提供するステップとを含むことを特徴とす
る、インダクタを製作する方法。 （１７）モノリシック集積回路において、基板を設ける
ステップと、前記基板上に少なくとも２組の第１の組の
平面導電線を付着させるステップと、前記少なくとも２
組の第１の組の平面導電線の上に前記少なくとも２組の
第１の組の導電線から絶縁された磁気コアを付着させる
ステップと、前記磁気コアの上に前記磁気コアから絶縁
された少なくとも２組の第２の組の平面導電線を付着さ
せるステップと、前記少なくとも２組の第１の組の導電
線のうちの第１の組を前記少なくとも２組の第２の組の
導電線のうちの第１の組に接続する第１の複数の導電バ
イアを形成するステップと、前記少なくとも２組の第１
の組の導電線のうちの第２の組を前記少なくとも２組の
第２の組の導電線のうちの第２の組に接続する第２の複
数の導電バイアを形成するステップとを含み、前記少な
くとも２組の第１の組の導電線のうちの前記第１の組と
前記少なくとも２組の第２の組の導電線のうちの前記第
１の組が、前記第１の複数の導電バイアとともに、前記
磁気コアの周りに第１の独立連続導電コイルをそれぞれ
形成し、前記少なくとも２組の第１の組の導電線のうち
の前記第２の組と前記少なくとも２組の第２の組の導電
線のうちの前記第２の組が、前記第２の複数の導電バイ
アとともに、前記磁気コアの周りに第２の独立連続導電
コイルをそれぞれ形成し、それにより、前記磁気コアを
取り巻く変成器の１次および２次巻線を提供することを
特徴とする、変成器を製作する方法。
【図１】先行技術のＩＣ渦巻きインダクタの斜視図であ
る。
る。
【図２】本発明による「Ｌ」形３次元ＩＣインダクタの
好ましい実施例の斜視図である。
好ましい実施例の斜視図である。
【図３】その形状にかかわらず、本発明の方法による３
次元ＩＣインダクタの断面図である。
次元ＩＣインダクタの断面図である。
【図４】図２ないし３に示す半導体ＩＣインダクタを構
築するのに必要な連続製作ステップを示す図である。
築するのに必要な連続製作ステップを示す図である。
【図５】図２ないし３に示す半導体ＩＣインダクタを構
築するのに必要な連続製作ステップを示す図である。
築するのに必要な連続製作ステップを示す図である。
【図６】図２ないし３に示す半導体ＩＣインダクタを構
築するのに必要な連続製作ステップを示す図である。
築するのに必要な連続製作ステップを示す図である。
【図７】図２ないし３に示す半導体ＩＣインダクタを構
築するのに必要な連続製作ステップを示す図である。
築するのに必要な連続製作ステップを示す図である。
【図８】図２ないし３に示す半導体ＩＣインダクタを構
築するのに必要な連続製作ステップを示す図である。
築するのに必要な連続製作ステップを示す図である。
【図９】本発明の別の実施例、すなわち、トレンチ・ア
レイ・コアを備えた３次元インダクタを示す図である。
レイ・コアを備えた３次元インダクタを示す図である。
【図１０】図９に示す半導体ＩＣインダクタを構築する
のに必要な連続プロセス・ステップを示す図である。
のに必要な連続プロセス・ステップを示す図である。
【図１１】図９に示す半導体ＩＣインダクタを構築する
のに必要な連続プロセス・ステップを示す図である。
のに必要な連続プロセス・ステップを示す図である。
【図１２】図９に示す半導体ＩＣインダクタを構築する
のに必要な連続プロセス・ステップを示す図である。
のに必要な連続プロセス・ステップを示す図である。
【図１３】図９に示す半導体ＩＣインダクタを構築する
のに必要な連続プロセス・ステップを示す図である。
のに必要な連続プロセス・ステップを示す図である。
【図１４】図９に示す半導体ＩＣインダクタを構築する
のに必要な連続プロセス・ステップを示す図である。
のに必要な連続プロセス・ステップを示す図である。
【図１５】本発明のさらに別の実施例、すなわち、
「Ｖ」字形３次元ＩＣインダクタの斜視図である。
「Ｖ」字形３次元ＩＣインダクタの斜視図である。
【図１６】本発明によるＩＣ変成器の１次巻線と２次巻
線の斜視図である。
線の斜視図である。
【図１７】本発明のインダクタを含む回路の様々な表現
であって、本発明のインダクタとともに集積化されたト
ランジスタ、キャパシタ、抵抗器の概略図である。
であって、本発明のインダクタとともに集積化されたト
ランジスタ、キャパシタ、抵抗器の概略図である。
【図１８】本発明のインダクタを含む回路の様々な表現
であって、図１７の回路の物理的レイアウトを示す図で
ある。
であって、図１７の回路の物理的レイアウトを示す図で
ある。
【図１９】本発明のインダクタを含む回路の様々な表現
であって、図１７に示す回路を構築するのに必要なプロ
セス・ステップの断面図である。
であって、図１７に示す回路を構築するのに必要なプロ
セス・ステップの断面図である。
【図２０】本発明のインダクタを含む回路の様々な表現
であって、図１７に示す回路を構築するのに必要なプロ
セス・ステップの断面図である。
であって、図１７に示す回路を構築するのに必要なプロ
セス・ステップの断面図である。
１０ 導電線 ４０ 中実コア ６０ 導電バイア ７０ 導電線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイス・リー＝チェン・シュー アメリカ合衆国12524 ニューヨーク州フ ィッシュキル クロスビー・コート ７
Claims (17)
- 【請求項１】モノリシック集積回路において、 基板上の第１の複数の平面導電線と、 前記第１の複数の導電線から分離された第２の複数の平
面導電線と、 前記第１の複数の導電線と前記第２の複数の導電線との
間にある磁気コアと、 前記第１の複数の導電線と前記第２の複数の導電線を前
記磁気コアから分離する絶縁体と、 前記絶縁体を貫通して伸び、前記磁気コアから離れてお
り、前記第１および第２の複数の導電線を接続する導電
バイアとを含み、 前記第１および第２の複数の導電線と前記導電バイアが
前記磁気コアの周りに連続導電コイルを形成することを
特徴とするインダクタ。 - 【請求項２】前記磁気コアが前記基板の上に水平に置か
れていることを特徴とする、請求項１に記載のインダク
タ。 - 【請求項３】前記磁気コアが、パーマロイおよび強磁性
体を含む群から選択されることを特徴とする、請求項１
に記載のインダクタ。 - 【請求項４】前記磁気コアがＦｅxＮｉ80-xＳｉ5からで
きていることを特徴とする、請求項１に記載のインダク
タ。 - 【請求項５】前記インダクタのインダクタンスが Ｌ＝（Ｕ0＊Ｕr＊Ｗ＊ｔ＊Ｎ＊＊２）／ｌ で表され、式中、 Ｕ0＝真空透磁率＝１．２５７ １０-6Ｈ／ｍ Ｕr＝コアの比透磁率 Ｗ＝磁気コアの幅 ｔ＝磁気コアの厚さ Ｎ＝「金属コイル」の巻き数 ｌ＝磁気コアの長さ であることを特徴とする、請求項１に記載のインダク
タ。 - 【請求項６】前記第１および第２の導電線がそれぞれ
「Ｌ」字形の形状を有することを特徴とする、請求項１
に記載のインダクタ。 - 【請求項７】前記第１および第２の導電線がそれぞれ
「Ｖ」字形の形状を有することを特徴とする、請求項１
に記載のインダクタ。 - 【請求項８】前記磁気コアが中実プレートであることを
特徴とする、請求項１に記載のインダクタ。 - 【請求項９】前記磁気コアが、間隔を開けた複数の金属
導体からなるアレイを含むことを特徴とする、請求項１
に記載のインダクタ。 - 【請求項１０】前記第１および第２の複数の導電線が、
Ｃｕ、Ａｌ、およびその合金から構成される群から選択
されることを特徴とする、請求項１に記載のインダク
タ。 - 【請求項１１】前記基板が、Ｓｉ、ＧａＡｓ、Ｇｅ、Ｓ
ｉＣ、およびガラスから構成される群から選択されるこ
とを特徴とする、請求項１に記載のインダクタ。 - 【請求項１２】前記絶縁体が、酸化物、窒化物、および
ポリマーから構成される群から選択されることを特徴と
する、請求項１に記載のインダクタ。 - 【請求項１３】前記磁気コアによって互いに分離され、
第２の組の導電バイアによってそれぞれ互いに接続され
る、第３および第４の複数の平面導電線をさらに含み、
それにより、前記第１の電気経路から独立し絶縁された
第２の連続電気経路を形成することを特徴とする、請求
項１に記載のインダクタ。 - 【請求項１４】回路要素への電気接続部をさらに含み、
前記回路要素が能動および受動要素を含むことを特徴と
する、請求項１に記載のインダクタ。 - 【請求項１５】モノリシック集積回路において、 基板上の少なくとも２組の第１の組の平面導電線と、 前記少なくとも２組の第１の組の導電線から分離された
少なくとも２組の第２の組の平面導電線と、 前記第１の組の導電線と前記第２の組の導電線との間に
置かれた磁気コアと、 前記少なくとも２組の第１の組の導電線と前記少なくと
も２組の第２の組の導電線を前記磁気コアから分離する
絶縁体と、 前記絶縁体を貫通して伸び、前記コアから離れており、
前記少なくとも２組の第１の組の導電線のうちの第１の
組を前記少なくとも２組の第２の組の導電線のうちの第
１の組に接続する第１の複数の導電バイアと、 前記絶縁体を貫通して伸び、前記コアから離れており、
前記少なくとも２組の第１の組の導電線のうちの第２の
組を前記少なくとも２組の第２の組の導電線のうちの第
２の組に接続する第２の複数の導電バイアとを含み、 前記少なくとも２組の第１の組の導電線のうちの前記第
１の組と前記少なくとも２組の第２の組の導電線のうち
の前記第１の組が、前記第１の複数の導電バイアととも
に、前記磁気コアの周りに第１の独立連続導電コイルを
それぞれ形成し、 前記少なくとも２組の第１の組の導電線のうちの前記第
２の組と前記少なくとも２組の第２の組の導電線のうち
の前記第２の組が、前記第２の複数の導電バイアととも
に、前記磁気コアの周りに第２の独立連続導電コイルを
それぞれ形成し、 それにより、変成器の１次および２次巻線を提供するこ
とを特徴とする変成器。 - 【請求項１６】モノリシック集積回路において、 基板を設けるステップと、 前記基板上に第１の複数の平面導電線を付着させるステ
ップと、 前記第１の複数の平面導電線の上に前記第１の複数の導
電線から絶縁された磁気コアを付着させるステップと、 前記磁気コアの上に前記磁気コアから絶縁された第２の
複数の平面導電線を付着させるステップと、 前記絶縁体により前記第１および第２の複数の導電線を
接続し、前記磁気コアから離れている導電バイアを形成
し、それにより、前記磁気コアの周りに連続導電コイル
を提供するステップとを含むことを特徴とする、インダ
クタを製作する方法。 - 【請求項１７】モノリシック集積回路において、 基板を設けるステップと、 前記基板上に少なくとも２組の第１の組の平面導電線を
付着させるステップと、 前記少なくとも２組の第１の組の平面導電線の上に前記
少なくとも２組の第１の組の導電線から絶縁された磁気
コアを付着させるステップと、 前記磁気コアの上に前記磁気コアから絶縁された少なく
とも２組の第２の組の平面導電線を付着させるステップ
と、 前記少なくとも２組の第１の組の導電線のうちの第１の
組を前記少なくとも２組の第２の組の導電線のうちの第
１の組に接続する第１の複数の導電バイアを形成するス
テップと、 前記少なくとも２組の第１の組の導電線のうちの第２の
組を前記少なくとも２組の第２の組の導電線のうちの第
２の組に接続する第２の複数の導電バイアを形成するス
テップとを含み、 前記少なくとも２組の第１の組の導電線のうちの前記第
１の組と前記少なくとも２組の第２の組の導電線のうち
の前記第１の組が、前記第１の複数の導電バイアととも
に、前記磁気コアの周りに第１の独立連続導電コイルを
それぞれ形成し、 前記少なくとも２組の第１の組の導電線のうちの前記第
２の組と前記少なくとも２組の第２の組の導電線のうち
の前記第２の組が、前記第２の複数の導電バイアととも
に、前記磁気コアの周りに第２の独立連続導電コイルを
それぞれ形成し、 それにより、前記磁気コアを取り巻く変成器の１次およ
び２次巻線を提供することを特徴とする、変成器を製作
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38339995A | 1995-02-03 | 1995-02-03 | |
| US383399 | 1995-02-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08250332A true JPH08250332A (ja) | 1996-09-27 |
Family
ID=23512962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8013440A Pending JPH08250332A (ja) | 1995-02-03 | 1996-01-30 | ３次元集積回路インダクタ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0725407A1 (ja) |
| JP (1) | JPH08250332A (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015740A (ko) * | 1997-08-09 | 1999-03-05 | 윤종용 | 반도체 장치의 인덕터 및 그 제조 방법 |
| JP2002050520A (ja) * | 2000-06-29 | 2002-02-15 | Memscap | マイクロインダクタあるいはマイクロトランスタイプのマイクロ要素 |
| KR100368930B1 (ko) * | 2001-03-29 | 2003-01-24 | 한국과학기술원 | 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법 |
| JP2007221145A (ja) * | 2006-02-16 | 2007-08-30 | Samsung Electronics Co Ltd | マイクロインダクタ及びその製造方法 |
| WO2012061618A1 (en) * | 2010-11-05 | 2012-05-10 | Volterra Semiconductor Corporation | Low profile inductors for high density circuit boards |
| US8299885B2 (en) | 2002-12-13 | 2012-10-30 | Volterra Semiconductor Corporation | Method for making magnetic components with M-phase coupling, and related inductor structures |
| JP2013078144A (ja) * | 2007-04-13 | 2013-04-25 | Murata Mfg Co Ltd | アンテナモジュール |
| KR101322855B1 (ko) * | 2012-06-11 | 2013-10-29 | 윤기호 | 고고도 전자기파 방호용 인덕터 및 그 제조방법 |
| US8638187B2 (en) | 2009-07-22 | 2014-01-28 | Volterra Semiconductor Corporation | Low profile inductors for high density circuit boards |
| JP2014093675A (ja) * | 2012-11-05 | 2014-05-19 | Murata Mfg Co Ltd | コイルアンテナ |
| US8847722B2 (en) | 2002-12-13 | 2014-09-30 | Volterra Semiconductor Corporation | Method for making magnetic components with N-phase coupling, and related inductor structures |
| US8890644B2 (en) | 2009-12-21 | 2014-11-18 | Volterra Semiconductor LLC | Two-phase coupled inductors which promote improved printed circuit board layout |
| JP2015513820A (ja) * | 2012-02-13 | 2015-05-14 | クアルコム，インコーポレイテッド | スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ |
| US9083332B2 (en) | 2012-12-05 | 2015-07-14 | Volterra Semiconductor Corporation | Integrated circuits including magnetic devices |
| JP2015179867A (ja) * | 2010-03-25 | 2015-10-08 | クアルコム，インコーポレイテッド | ガラス技術の３次元インダクタおよび変圧器設計方法 |
| JP2016502261A (ja) * | 2012-10-16 | 2016-01-21 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 基板を貫通するビアによって設けられたインダクタ |
| US9281115B2 (en) | 2009-12-21 | 2016-03-08 | Volterra Semiconductor LLC | Multi-turn inductors |
| JP2016092104A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社村田製作所 | コイル部品 |
| US9373438B1 (en) | 2011-11-22 | 2016-06-21 | Volterra Semiconductor LLC | Coupled inductor arrays and associated methods |
| JP2016115895A (ja) * | 2014-12-18 | 2016-06-23 | 株式会社村田製作所 | コイル部品 |
| US9767947B1 (en) | 2011-03-02 | 2017-09-19 | Volterra Semiconductor LLC | Coupled inductors enabling increased switching stage pitch |
| JP2018524800A (ja) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | Ｗｌｃｓｐの縦型インダクタ |
| US10128035B2 (en) | 2011-11-22 | 2018-11-13 | Volterra Semiconductor LLC | Coupled inductor arrays and associated methods |
| JP2019110237A (ja) * | 2017-12-19 | 2019-07-04 | 三菱電機株式会社 | トランス、トランスの製造方法および半導体装置 |
| JP2019527476A (ja) * | 2016-07-14 | 2019-09-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | インダクタ構造体およびインダクタ構造体を形成する方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862218B1 (en) * | 1997-02-28 | 2007-02-28 | Telefonaktiebolaget LM Ericsson (publ) | An improved-q inductor with multiple metalization levels |
| JP4540146B2 (ja) | 1998-12-24 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6452247B1 (en) * | 1999-11-23 | 2002-09-17 | Intel Corporation | Inductor for integrated circuit |
| US6870456B2 (en) | 1999-11-23 | 2005-03-22 | Intel Corporation | Integrated transformer |
| US6891461B2 (en) | 1999-11-23 | 2005-05-10 | Intel Corporation | Integrated transformer |
| US6815220B2 (en) | 1999-11-23 | 2004-11-09 | Intel Corporation | Magnetic layer processing |
| US6856228B2 (en) | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| DE10002377A1 (de) | 2000-01-20 | 2001-08-02 | Infineon Technologies Ag | Spule und Spulensystem zur Integration in eine mikroelektronische Schaltung sowie mikroelektronische Schaltung |
| US6535098B1 (en) | 2000-03-06 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Integrated helix coil inductor on silicon |
| FR2813987B1 (fr) * | 2000-09-12 | 2003-01-10 | Memscap | Microcomposant du type micro-inductance ou micro-transformateur |
| US6458611B1 (en) | 2001-03-07 | 2002-10-01 | Intel Corporation | Integrated circuit device characterization |
| US6639298B2 (en) * | 2001-06-28 | 2003-10-28 | Agere Systems Inc. | Multi-layer inductor formed in a semiconductor substrate |
| DE10144380A1 (de) * | 2001-09-10 | 2003-03-27 | Infineon Technologies Ag | Magnetisches Bauelement |
| KR100818266B1 (ko) | 2002-09-13 | 2008-03-31 | 삼성전자주식회사 | 고주파 집적회로에 사용되는 인덕터 |
| US7852185B2 (en) | 2003-05-05 | 2010-12-14 | Intel Corporation | On-die micro-transformer structures with magnetic materials |
| US20070069397A1 (en) * | 2003-10-16 | 2007-03-29 | Koninklijke Philips Electronics N.V. | Coil construction |
| US7279391B2 (en) * | 2004-04-26 | 2007-10-09 | Intel Corporation | Integrated inductors and compliant interconnects for semiconductor packaging |
| EP1691415A1 (en) * | 2005-02-14 | 2006-08-16 | Seiko Epson Corporation | Semiconductor device with implanted passive elements |
| US8134548B2 (en) | 2005-06-30 | 2012-03-13 | Micron Technology, Inc. | DC-DC converter switching transistor current measurement technique |
| TW200735138A (en) * | 2005-10-05 | 2007-09-16 | Koninkl Philips Electronics Nv | Multi-layer inductive element for integrated circuit |
| US7705421B1 (en) * | 2005-11-18 | 2010-04-27 | National Semiconductor Corporation | Semiconductor die with an integrated inductor |
| US20100259349A1 (en) * | 2009-04-09 | 2010-10-14 | Qualcomm Incorporated | Magnetic Film Enhanced Inductor |
| US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
| US8471358B2 (en) * | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
| US8338913B2 (en) * | 2010-11-10 | 2012-12-25 | National Semiconductor Corporation | Semiconductor inductor with a serpentine shaped conductive wire interlaced with a serpentine shaped ferromagnetic core |
| US20130027170A1 (en) * | 2011-06-30 | 2013-01-31 | Analog Devices, Inc. | Isolated power converter with magnetics on chip |
| KR20130058285A (ko) * | 2011-11-25 | 2013-06-04 | 삼성전자주식회사 | 반도체 소자용 인덕터 및 그 형성 방법 |
| US9673268B2 (en) * | 2011-12-29 | 2017-06-06 | Intel Corporation | Integrated inductor for integrated circuit devices |
| US9251948B2 (en) | 2013-07-24 | 2016-02-02 | International Business Machines Corporation | High efficiency on-chip 3D transformer structure |
| US9831026B2 (en) | 2013-07-24 | 2017-11-28 | Globalfoundries Inc. | High efficiency on-chip 3D transformer structure |
| US9779869B2 (en) | 2013-07-25 | 2017-10-03 | International Business Machines Corporation | High efficiency on-chip 3D transformer structure |
| US9171663B2 (en) | 2013-07-25 | 2015-10-27 | Globalfoundries U.S. 2 Llc | High efficiency on-chip 3D transformer structure |
| US10121739B1 (en) | 2017-05-02 | 2018-11-06 | Micron Technology, Inc. | Multi-die inductors with coupled through-substrate via cores |
| US10872843B2 (en) | 2017-05-02 | 2020-12-22 | Micron Technology, Inc. | Semiconductor devices with back-side coils for wireless signal and power coupling |
| US20180323369A1 (en) * | 2017-05-02 | 2018-11-08 | Micron Technology, Inc. | Inductors with through-substrate via cores |
| US10134671B1 (en) | 2017-05-02 | 2018-11-20 | Micron Technology, Inc. | 3D interconnect multi-die inductors with through-substrate via cores |
| CN114334335A (zh) * | 2021-12-30 | 2022-04-12 | 杭州电子科技大学 | 一种具有多层磁芯的磁性元件 |
| EP4304053A1 (en) | 2022-07-08 | 2024-01-10 | STMicroelectronics S.r.l. | Method of manufacturing a stator for an electric motor, stator, and electric motor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881244A (en) * | 1972-06-02 | 1975-05-06 | Texas Instruments Inc | Method of making a solid state inductor |
| US4071378A (en) * | 1975-02-27 | 1978-01-31 | General Electric Company | Process of making a deep diode solid state transformer |
| JPS60138954A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置 |
| US5070317A (en) * | 1989-01-17 | 1991-12-03 | Bhagat Jayant K | Miniature inductor for integrated circuits and devices |
| JPH0377360A (ja) * | 1989-08-18 | 1991-04-02 | Mitsubishi Electric Corp | 半導体装置 |
-
1996
- 1996-01-23 EP EP96480007A patent/EP0725407A1/en not_active Withdrawn
- 1996-01-30 JP JP8013440A patent/JPH08250332A/ja active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015740A (ko) * | 1997-08-09 | 1999-03-05 | 윤종용 | 반도체 장치의 인덕터 및 그 제조 방법 |
| JP2002050520A (ja) * | 2000-06-29 | 2002-02-15 | Memscap | マイクロインダクタあるいはマイクロトランスタイプのマイクロ要素 |
| KR100368930B1 (ko) * | 2001-03-29 | 2003-01-24 | 한국과학기술원 | 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법 |
| US8836461B2 (en) | 2002-12-13 | 2014-09-16 | Volterra Semiconductor Corporation | Method for making magnetic components with M-phase coupling, and related inductor structures |
| US8299885B2 (en) | 2002-12-13 | 2012-10-30 | Volterra Semiconductor Corporation | Method for making magnetic components with M-phase coupling, and related inductor structures |
| US9019064B2 (en) | 2002-12-13 | 2015-04-28 | Volterra Semiconductor Corporation | Method for making magnetic components with M-phase coupling, and related inductor structures |
| US9147515B2 (en) | 2002-12-13 | 2015-09-29 | Volterra Semiconductor LLC | Method for making magnetic components with M-phase coupling, and related inductor structures |
| US8847722B2 (en) | 2002-12-13 | 2014-09-30 | Volterra Semiconductor Corporation | Method for making magnetic components with N-phase coupling, and related inductor structures |
| JP2007221145A (ja) * | 2006-02-16 | 2007-08-30 | Samsung Electronics Co Ltd | マイクロインダクタ及びその製造方法 |
| JP2013078144A (ja) * | 2007-04-13 | 2013-04-25 | Murata Mfg Co Ltd | アンテナモジュール |
| US8674798B2 (en) | 2009-07-22 | 2014-03-18 | Volterra Semiconductor Corporation | Low profile inductors for high density circuit boards |
| US8638187B2 (en) | 2009-07-22 | 2014-01-28 | Volterra Semiconductor Corporation | Low profile inductors for high density circuit boards |
| US8941459B2 (en) | 2009-07-22 | 2015-01-27 | Volterra Semiconductor LLC | Low profile inductors for high density circuit boards |
| US8299882B2 (en) | 2009-07-22 | 2012-10-30 | Volterra Semiconductor Corporation | Low profile inductors for high density circuit boards |
| US9281115B2 (en) | 2009-12-21 | 2016-03-08 | Volterra Semiconductor LLC | Multi-turn inductors |
| US8890644B2 (en) | 2009-12-21 | 2014-11-18 | Volterra Semiconductor LLC | Two-phase coupled inductors which promote improved printed circuit board layout |
| JP2015179867A (ja) * | 2010-03-25 | 2015-10-08 | クアルコム，インコーポレイテッド | ガラス技術の３次元インダクタおよび変圧器設計方法 |
| WO2012061618A1 (en) * | 2010-11-05 | 2012-05-10 | Volterra Semiconductor Corporation | Low profile inductors for high density circuit boards |
| US9767947B1 (en) | 2011-03-02 | 2017-09-19 | Volterra Semiconductor LLC | Coupled inductors enabling increased switching stage pitch |
| US9373438B1 (en) | 2011-11-22 | 2016-06-21 | Volterra Semiconductor LLC | Coupled inductor arrays and associated methods |
| US10128035B2 (en) | 2011-11-22 | 2018-11-13 | Volterra Semiconductor LLC | Coupled inductor arrays and associated methods |
| JP2015513820A (ja) * | 2012-02-13 | 2015-05-14 | クアルコム，インコーポレイテッド | スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ |
| KR101322855B1 (ko) * | 2012-06-11 | 2013-10-29 | 윤기호 | 고고도 전자기파 방호용 인덕터 및 그 제조방법 |
| JP2016502261A (ja) * | 2012-10-16 | 2016-01-21 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | 基板を貫通するビアによって設けられたインダクタ |
| JP2014093675A (ja) * | 2012-11-05 | 2014-05-19 | Murata Mfg Co Ltd | コイルアンテナ |
| US9559679B2 (en) | 2012-12-05 | 2017-01-31 | Volterra Semiconductor, LLC | Integrated circuits including magnetic devices |
| US9083332B2 (en) | 2012-12-05 | 2015-07-14 | Volterra Semiconductor Corporation | Integrated circuits including magnetic devices |
| JP2016092104A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社村田製作所 | コイル部品 |
| JP2016115895A (ja) * | 2014-12-18 | 2016-06-23 | 株式会社村田製作所 | コイル部品 |
| JP2018524800A (ja) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | Ｗｌｃｓｐの縦型インダクタ |
| US10784033B2 (en) | 2015-06-25 | 2020-09-22 | Intel IP Corporation | Vertical inductor for WLCSP |
| US11250981B2 (en) | 2015-06-25 | 2022-02-15 | Intel Corporation | Vertical inductor for WLCSP |
| US11984246B2 (en) | 2015-06-25 | 2024-05-14 | Intel Corporation | Vertical inductor for WLCSP |
| JP2019527476A (ja) * | 2016-07-14 | 2019-09-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | インダクタ構造体およびインダクタ構造体を形成する方法 |
| JP2019110237A (ja) * | 2017-12-19 | 2019-07-04 | 三菱電機株式会社 | トランス、トランスの製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0725407A1 (en) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250332A (ja) | ３次元集積回路インダクタ | |
| US5936298A (en) | Method for realizing magnetic circuits in an integrated circuit | |
| US7332792B2 (en) | Magnetic layer processing | |
| US6856226B2 (en) | Integrated transformer | |
| US7107666B2 (en) | Method of manufacturing an ultra-miniature magnetic device | |
| US7434306B2 (en) | Integrated transformer | |
| JP2904086B2 (ja) | 半導体装置およびその製造方法 | |
| US6166422A (en) | Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor | |
| US20030070282A1 (en) | Ultra-miniature magnetic device | |
| EP1267391B1 (en) | A method to fabricate RF inductors with minimum area | |
| US7078784B2 (en) | Semiconductor device with inductive component and method of making | |
| JPH09162354A (ja) | 集積インダクタ構造およびその製造方法 | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| KR100575872B1 (ko) | 반도체 인덕터의 제조 방법 | |
| JPH11135721A (ja) | インダクタ、インダクタの製造方法および半導体集積回路装置 |