CN101719510A - 量子干涉晶体管及其制造和操作方法 - Google Patents

量子干涉晶体管及其制造和操作方法 Download PDF

Info

Publication number
CN101719510A
CN101719510A CN200910177796A CN200910177796A CN101719510A CN 101719510 A CN101719510 A CN 101719510A CN 200910177796 A CN200910177796 A CN 200910177796A CN 200910177796 A CN200910177796 A CN 200910177796A CN 101719510 A CN101719510 A CN 101719510A
Authority
CN
China
Prior art keywords
raceway groove
grid
graphene
drain electrode
quantum interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910177796A
Other languages
English (en)
Other versions
CN101719510B (zh
Inventor
申在光
徐顺爱
金钟燮
洪起夏
郑现钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101719510A publication Critical patent/CN101719510A/zh
Application granted granted Critical
Publication of CN101719510B publication Critical patent/CN101719510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种量子干涉晶体管及其制造和操作方法。一种量子干涉晶体管可以包括：源极；漏极；N个沟道(N≥2)，位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差；至少一个栅极，设置在N个沟道中的一个或多个沟道处。N个沟道中的一个或多个沟道可以形成在石墨烯片中。一种制造所述量子干涉晶体管的方法可以包括利用石墨烯片形成N个沟道中的一个或多个沟道。一种操作所述量子干涉晶体管的方法可以包括将电压施加到至少一个栅极。电压可以使穿过形成有所述至少一个栅极的沟道的电子波的相位移位。

Description

量子干涉晶体管及其制造和操作方法
技术领域
示例实施例涉及晶体管和/或制造和/或操作所述晶体管的方法。此外，示例实施例涉及利用石墨烯的量子干涉晶体管和/或制造和/或操作所述量子干涉晶体管的方法。
背景技术
增加半导体装置的集成度的一个方法可以是减小半导体装置的元件的尺寸。因此，可以作出之前没有考虑过的减小元件的尺寸的尝试。例如，在半导体装置中通常使用的晶体管的沟道的长度可远大于电子的相干波长λcoherence。因此，在传统的半导体晶体管中没有考虑电子的波动性。
然而，当前半导体装置的集成度可以增加和/或半导体装置的设计规格可以为纳米级。因此，晶体管的沟道的长度可小于电子的相干波长λcoherence。在这样的情况下，考虑到晶体管的沟道中的电子的输送和/或传输，电子不是被视为粒子，而是被视为波。即，可以量子化动态地解释电子的行为。
因此，下文中，将这样的晶体管称为量子干涉晶体管：可以以波动来解释晶体管的沟道中的电子的行为，和/或可以通过波的干涉来确定晶体管的操作。
量子干涉晶体管的示例可以为利用2D电子气体、超导体或分子中的电子的波动性的晶体管。这种类型的量子干涉晶体管可以以大约10THz的高频率进行操作，并可以具有低的功耗，但是会难以进行制造。具体地讲，在利用2D电子气体或超导体的量子干涉晶体管的情况下，量子干涉晶体管可以以远低于50K的温度运行，并因此会难以使用。
发明内容
示例实施例可以包括可利用现有技术的制造工艺进行制造并且/或者可在基本上为室温的温度条件下进行操作的量子干涉晶体管。示例实施例还可以包括制造和操作所述量子干涉晶体管的方法。
为了实现上面和/或其他的方面，示例实施例可以包括一种量子干涉晶体管，所述量子干涉晶体管包括：源极；漏极；石墨烯片，包括N个沟道(N≥2)，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差(path difference)；至少一个栅极，位于N个沟道中的一个或多个沟道处。
源极和/或漏极可以为相同或不同的石墨烯片的一部分。
路径差可以使得穿过沟道的电子波在漏极中产生相消干涉。
栅极堆叠可以形成在多个沟道路径中的至少一个沟道路径上。栅极堆叠可以形成在石墨烯片上方和下方中的至少一处。此外，栅极堆叠可以形成为围绕沟道的一部分。栅极堆叠可以包括栅极绝缘层和/或栅极。
为了实现上面和/或其他的方面，示例实施例可以包括一种制造量子干涉晶体管的方法，所述量子干涉晶体管包括源极、漏极、N个沟道(N≥2)、至少一个栅极，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，所述至少一个栅极位于沟道中的一个或多个沟道处，所述方法包括如下步骤：利用石墨烯片形成N个沟道。
在示例实施例中，源极和/或漏极也可以由石墨烯片形成。
所述方法还可以包括如下步骤：在将要形成量子干涉晶体管的基底上形成石墨烯片；在石墨烯片上形成限定N个沟道的掩模；去除掩模周围的石墨烯片；去除掩模。
可以在形成石墨烯片的步骤之前和/或在形成石墨烯片的步骤之后形成栅极堆叠。
当在形成石墨烯片的步骤之前形成栅极的一部分并在形成石墨烯片的步骤之后形成栅极的其余部分时，可以将在形成石墨烯片的步骤之前形成的栅极部分和在形成石墨烯片的步骤之后形成的栅极部分形成为彼此分开或彼此连接。
为了实现上面和/或其他的方面，示例实施例可以包括一种操作量子干涉晶体管的方法，所述量子干涉晶体管包括源极、漏极、N个沟道(N≥2)、至少一个栅极，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，所述至少一个栅极位于沟道中的一个或多个沟道处，所述方法包括如下步骤：将电压施加到至少一个栅极，其中，电压可以使穿过设置有所述栅极的沟道的电子波的相位移位。
一种量子干涉晶体管可以包括：源极；漏极；石墨烯片，包括N个沟道(N≥2)，N个沟道位于源极和漏极之间，并具有的N-1个在源极和漏极之间路径差；至少一个栅极，位于N个沟道中的一个或多个沟道处。
一种制造量子干涉晶体管的方法可以包括利用石墨烯片形成沟道的步骤。
一种操作量子干涉晶体管的方法可以包括将电压施加到栅极的步骤。电压可以使穿过设置有栅极的沟道的电子波的相位移位。
附图说明
通过下面结合附图的对示例实施例的详细描述，上面和/或其他方面和优点将变得更明显并更易于理解，附图中：
图1至图6是根据示例实施例的量子干涉晶体管的透视图；
图7是用于描述根据示例实施例的制造图1的量子干涉晶体管的方法的沿7-7′线截取的图1的量子干涉晶体管的剖视图；
图8是用于描述根据示例实施例的制造图5的量子干涉晶体管的方法的沿8-8′线截取的图5的量子干涉晶体管的剖视图；
图9是根据示例实施例的图8的量子干涉晶体管的剖视图；
图10是用于描述根据示例实施例的制造图6的量子干涉晶体管的方法的沿10-10′线截取的图6的量子干涉晶体管的剖视图；
图11是用于描述根据示例实施例的制造图6的量子干涉晶体管的方法的沿10-10′线截取的图6的量子干涉晶体管的剖视图。
具体实施方式
现在将参照附图更充分地描述示例实施例。然而，实施例可以以多种不同的形式来实施，不应该被理解为局限于在此提出的实施例。相反，提供这些示例实施例使本公开将是彻底的和完全的，并将范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，会夸大层和区域的厚度。
应该理解，当元件被称作“在”另一组件“上”、“连接到”另一组件、“电连接到”另一组件或者“结合到”另一组件时，该元件可以直接在另一组件上、直接连接到另一组件、直接电连接到另一组件或者直接结合到另一组件，或者可以存在中间组件。相反，当元件被称作“直接在”另一组件“上”、“直接连接到”另一组件、“直接电连接到”另一组件或者“直接结合到”另一组件时，不存在中间组件。如这里所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不应受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和/或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层和/或部分可被命名为第二元件、组件、区域、层和/或部分。
为了方便描述，在这里可使用如“在......之下”、“在......下方”、“下面的”、“在......上方”、“上面的”等的空间相对术语来描述如图中所示的一个元件和/或特征与其它元件和/或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。
这里使用的术语仅为了描述特定示例实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件和/或组件。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不是理想地或者过于正式地解释它们的意思。
现在将说明附图中示出的示例实施例，其中，相同的标号可以始终表示相同的组件。
首先将描述根据示例实施例的量子干涉晶体管。
图1至图6是根据示例实施例的量子干涉晶体管的透视图。
参照图1，根据示例实施例的量子干涉晶体管QT1可以包括在石墨烯片中的沟道44C1和44C2和/或源极40、漏极42。在300K的条件下，石墨烯片中的电子的有效质量可以为0。此外，在300K的条件下，石墨烯片中的电子的相干波长λcoherence可以为1微米或更长。因此，量子干涉晶体管QT1基本上可以在室温的条件下进行操作，和/或可以在各种领域中使用。第一沟道44C 1和/或第二沟道44C2可以设置在源极40和漏极42之间。第一沟道44C1和第二沟道44C2可以在源极40和/或漏极42处相交，但是可以在源极40和/或漏极42之间彼此分开。第一沟道44C1和第二沟道44C2可以与电子的相干波长一样长或短于电子的相干波长。第一沟道44C1和第二沟道44C2的长度L1和L2(可以是预定的或者可以不是预定的)可以彼此不同。第一沟道44C1的长度L1和第二沟道44C2的长度L2之间的差L2-L1(构成路径差)可以由下面的式1来表示：
[式1]
L2-L1～n(λD/2)
其中，n可以为1、3、5、.......，λD可以为第一沟道44C1和第二沟道44C2中的电子的波长。
根据式1，在离开源极40的电子中，穿过第一沟道44C1的电子和穿过第二沟道44C2的电子可以因路径差L2-L1而具有180度的相位差。因此，在漏极42中，可以在穿过第一沟道44C1的电子波和穿过第二沟道44C2的电子波之间产生相消干涉。因此，只要第一沟道44C1和第二沟道44C2之间的路径差L2-L1满足式1，电流就不会在源极40和漏极42之间流动。
此外，参照图1，栅极46G可以设置在第二沟道44C2处。更具体地讲，栅极46G可以形成在第二沟道44C2上方。可选择地，栅极46G可以形成在第一沟道44C1上方。随着将电压施加到栅极46G，穿过上方形成有栅极46G的第二沟道44C2的波的相位(即，电子波的相位)可以改变。换句话说，电子波的相位可以移位。电子波的相位移位的方向可以根据施加到栅极46G的电压的极性而变化。如果将正电压施加到栅极46G，则穿过第二沟道44C2的电子波的相位可以为(例如)在穿过第一沟道44C1的电子波的相位之前。相反，如果将负电压施加到栅极46G，则穿过第二沟道44C2的电子波的相位可以为(例如)在穿过第一沟道44C1的电子波的相位之后。因此，通过控制施加到栅极46G的电压，可以相对于穿过第一沟道44C1的电子波的相位来调节穿过第二沟道44C2的电子波的相位。因此，在漏极42中，可以在穿过第一沟道44C1的电子和穿过第二沟道44C2的电子之间产生相长干涉。结果，电流可以在源极40和漏极42之间流动。施加到栅极46G以使穿过设置有栅极46G的沟道的电子波的相位移位的电压可以很小，因此，可以降低功耗。
图2示出根据示例实施例的量子干涉晶体管。
参照图2，两个栅极可以设置在第二沟道44C2处。具体地讲，第一栅极48G1和/或第二栅极48G2可以分别形成在第二沟道44C2上方和/或下方。第一栅极48G1可以与图1的栅极46G相同或基本相同。第一栅极48G1和第二栅极48G2的功能可以与栅极46G的功能相同。可以将正电压施加到第一栅极48G1，和/或可以将负电压施加到第二栅极48G2。可选择地，第一栅极48G1和第二栅极48G2可以分别形成在第一沟道44C1上方和/或下方。第一栅极48G1和第二栅极48G2可以彼此分开。
图3示出了根据示例实施例的量子干涉晶体管。
参照图3，环形栅极50G可以设置在第二沟道44C2周围。环形栅极50G可以围绕第二沟道44C2的一部分。除了图1和图2的栅极可以为在沟道上方的顶部栅极和/或在沟道下方的底部栅极之外，图3中示出的量子干涉晶体管的其余结构可以与图1中的其余结构相同。环形栅极50G的功能可以(例如)与图1中的栅极46G的功能相同或相似。可选择地，环形栅极50G可以设置在第一沟道44C1处。环形栅极50G可以设置在第一沟道44C1和第二沟道44C2处。当环形栅极50G设置在第一沟道44C1和第二沟道44C2处时，可以仅将用于产生相长干涉的电压施加到一个环形栅极50G。可选择地，当环形栅极50G设置在第一沟道44C1和第二沟道44C2处时，可以将电压施加到第一沟道44C1和第二沟道44C2的环形栅极50G中的每个环形栅极50G，并可以将不同的电压施加到每个环形栅极，从而产生相长干涉。
图4示出根据示例实施例的量子干涉晶体管。
参照图4，量子干涉晶体管可以包括由两个沟道52C1和52C2组成的矩形沟道，这与图1至图3的包括由第一沟道44C1和第二沟道44C2组成的环形沟道的量子干涉晶体管不同。具有长度L3(可以是预定的或者可以不是预定的)的第一沟道52C1可以(例如)线性地连接源极40和漏极42，和/或第二沟道52C2的长度L4(可以是预定的或者可以不是预定的)可以长于第一沟道52C1的长度，和/或第二沟道52C2可以构成(例如)矩形的三条边。第二沟道52C的长度L4和第一沟道52C1的长度L3之间的路径差L4-L3可以表示为与上述的式1相似，例如，L4-L3～n(λD/2)，其中，n可以为1、3、5、.......，λD可以为第一沟道52C1和第二沟道52C2中的电子的波长。顶部栅极54G1可以形成在第二沟道52C2上方。顶部栅极54G1可以形成在第二沟道52C2的一部分上方。顶部栅极54G1的功能可以与图1的顶部栅极46G的功能相同或相似。可选择地，顶部栅极54G1可以形成在第一沟道52C1上。此外，顶部栅极54G1可以形成在第一沟道52C1和第二沟道52C2上。此时，量子干涉晶体管可以以与参照图3描述的方式相同的方式或相似的方式进行驱动。
同时，如图5中所示，还可以将底部栅极54G2设置在顶部栅极54G1下方，第二沟道52C2设置在顶部栅极54G1和底部栅极54G2之间。可选择地，顶部栅极54G1和/或底部栅极54G2可以设置在第一沟道52C1处。当形成顶部栅极54G1和底部栅极54G2时，量子干涉晶体管可以按与参照图2描述的方式相同的方式或相似的方式进行驱动。
图6示出根据示例实施例的量子干涉晶体管。
参照图6，栅极56G可以设置在第二沟道52C2处。栅极56G可以围绕第二沟道52C2的一部分。就此，栅极56G的形状可以为(例如)矩形。图6中示出的量子干涉晶体管的其余结构可以与图4的量子干涉晶体管的其余结构相同或相似。此外，例如，栅极56G的形状可以为三角形。可选择地，栅极56G可以设置在第一沟道52C1处。
同时，虽然没有在附图中示出，但是量子干涉晶体管可以形成在垂直的平面上或在倾斜的平面上。
下文中，将描述根据示例实施例的制造量子干涉晶体管的方法。
根据示例实施例的量子干涉晶体管可以包括源极、漏极和/或沟道。两个或更多个源极、漏极、沟道可以由石墨烯片形成。两个或更多个源极、漏极、沟道可以同时形成。因此，这里将集中描述形成沟道的可以形成有栅极的部分的方法。
例如，图7是用于描述根据示例实施例的制造图1的量子干涉晶体管的方法的沿7-7′线截取的图1的量子干涉晶体管QT1的剖视图。图8是用于描述根据示例实施例的制造图5的量子干涉晶体管的方法的沿8-8′线截取的图5的量子干涉晶体管的剖视图。图9是用于描述根据示例实施例的制造图5的量子干涉晶体管的方法的图5的量子干涉晶体管的剖视图。图10是用于描述根据示例实施例的制造图6的量子干涉晶体管的方法的沿10-10′线截取的图6的量子干涉晶体管的剖视图。
分别参照图7、图8、图9、图10来描述制造图1、图5、图6的量子干涉晶体管的方法。
首先，将描述制造图1的量子干涉晶体管的方法。
参照图7，可以在基底30上形成第二沟道44C2。基底30可以是半导体基底。基底30还可以包括位于基底30的上表面上的绝缘层。第二沟道44C2可以由石墨烯片形成。可以通过在基底30的上表面上形成石墨烯片并将石墨烯片图案化来形成第二沟道44C2。具体地讲，可以在形成在基底30的上表面上的石墨烯片上形成按如图1中所示的形状限定石墨烯片的掩模。可以将掩模图案化，从而形成对图1的第一沟道44C1和第二沟道44C2进行的部分，以满足式1的路径差的条件。然后，可以根据掩模的形状来蚀刻石墨烯片并可以去除掩模，从而形成具有源极40、漏极42、第一沟道44C1、第二沟道44C2的石墨烯片，如图1中所示。在图1中，可以仅第一沟道44C1和第二沟道44C2为石墨烯片。此外，在图2至图6中，可以仅沟道44C1、44C2、52C1、52C2为石墨烯片。然后，可以在第二沟道44C2上形成栅极绝缘层43，可以在栅极绝缘层43上形成栅极46G。栅极绝缘层43可以为(例如)氧化物层或氮化物层。栅极绝缘层43和栅极46G可以一起构成栅极堆叠。因此，可以完成图1的量子干涉晶体管的制造。
接下来，将描述制造图5的量子干涉晶体管的方法。术语和元件的标号与参照图5描述的术语和元件的标号相同。
参照图8，可以在基底30上顺序形成底部栅极54G2和第一栅极绝缘层53a。第一栅极绝缘层53a和底部栅极54G2可以一起构成第一栅极堆叠。第一栅极绝缘层53a可以为(例如)氧化物层或氮化物层。第二沟道52C2可以形成在第一栅极绝缘层53a上。可以同时或基本同时地形成图5的第二沟道52C2、源极40、漏极42、第一沟道52C1。也可以按与参照图7描述的方式相同的方式利用使用掩模的蚀刻方法来形成图5的第二沟道52C2、源极40、漏极42、第一沟道52C1。然后，可以在第二沟道52C2周围形成绝缘层80。也可以在图5的源极40、漏极42和/或第一沟道52C1周围形成绝缘层80。可以在绝缘层80上形成覆盖第二沟道52C2的第二栅极绝缘层53b。绝缘层80和第二栅极绝缘层53b可以为可形成在第一栅极绝缘层53a上以覆盖第二沟道52C2的单个绝缘层。第二栅极绝缘层53b可以与第一栅极绝缘层53a相同。可以在第二栅极绝缘层53b上形成顶部栅极54G1。可以在底部栅极54G2上方形成顶部栅极54G1。顶部栅极54G1和第二栅极绝缘层53b可以一起构成第二栅极堆叠。
因此，可以完成包括顶部栅极54G1和底部栅极54G2的具有双栅极结构的量子干涉晶体管的制造。
同时，如图9中所示，也可以通过在基底30中形成凹入区域90并填充凹入区域90来形成底部栅极54G2。
接下来，将参照图10来描述制造图6的量子干涉晶体管的方法。术语和元件的标号与参照图6描述的术语和元件的标号相同。
参照图10，可以在基底30上形成第一栅极导电层92。
然后，可以在第一栅极导电层92上形成栅极绝缘层93。栅极绝缘层93可以为(例如)氧化物层或氮化物层。然后，可以在栅极绝缘层93上形成石墨烯片(未示出)。可以利用上述使用掩模的图案化方法使石墨烯片图案化。因此，可以在栅极绝缘层93的上表面上形成石墨烯片的第二沟道52C2。可以将第二沟道52C2形成为位于第一栅极导电层92上方。然后，可以用栅极绝缘层95来覆盖第二沟道52C2。可以将第二栅极导电层94形成为在栅极绝缘层93上覆盖用栅极绝缘层95覆盖的第二沟道52C2。第一栅极导电层92和第二栅极导电层94可以对应于图6的栅极56G。包括第一栅极导电层92、第二栅极导电层94、栅极绝缘层93、栅极绝缘层95的堆叠可以为围绕第二沟道52C2的栅极堆叠。
因此，可以形成包括围绕第二沟道52C2的栅极56G的量子干涉晶体管。
同时，如图11中所示，可以通过在基底30中形成凹入区域97并填充凹入区域97来形成第一栅极导电层92。
可以利用上述制造方法之一来形成图2至图4中示出的量子干涉晶体管。
如上所述，在制造图1至图6的量子干涉晶体管的方法中，可以使用也可以在现有技术的制造半导体装置的工艺中使用的摄影蚀刻工艺。因此，可以容易地制造图1至图6的量子干涉晶体管。
接下来，将描述根据示例实施例的操作量子干涉晶体管的方法。
具体地讲，可以将电压(可以是预定的或者可以不是预定的)施加到栅极(图1至图6中示出的栅极之一)，以操作量子干涉晶体管。随着将电压施加到栅极，可以使穿过设置有所述栅极的沟道的电子波的相位移位，因此，可以在漏极中在穿过设置有所述栅极的电子波和穿过未设置所述栅极的另一沟道的电子波之间产生相长干涉。施加的电压可以为正电压或负电压。
同时，当连接源极和漏极的两个沟道的长度可以相等或基本上相等时，可以在两个沟道中的每个沟道中形成栅极，可以将不同的电压施加到所述栅极，使得穿过沟道的两个电子波在漏极中产生相长干涉。例如，当在一个量子干涉晶体管中包括位于源极和漏极之间的N个沟道(N≥2)时，所述N个沟道可以具有N-1个在源极和漏极之间的路径差。
另一方面，当图1至图6中示出的量子干涉晶体管的两个沟道的路径差为可以导致相长干涉而不是相消干涉的路径差时，则可以将产生相消干涉的电压施加到可以是图1至图6中示出的栅极之一的栅极。当需要相长干涉时，即，当需要在源极和漏极之间进行电流流动时，可以暂时停止施加电压。
上面阐述的示例实施例按组合的方式示出了元件和特征；然而，公开的组合不是排他性的。示例实施例也可以包括上面说明的元件和/或特征的任意组合。
虽然已经具体示出并描述了示例实施例，但是本领域普通技术人员应该理解的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此进行形式和细节方面的各种改变。

Claims (20)

1.一种量子干涉晶体管，包括：
源极；
漏极；
石墨烯片，包括N个沟道，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，其中，N≥2；
至少一个栅极，位于N个沟道中的一个或一个以上的沟道处。
2.如权利要求1所述的量子干涉晶体管，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相消干涉。
3.如权利要求1所述的量子干涉晶体管，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相长干涉。
4.如权利要求1所述的量子干涉晶体管，其中，所述至少一个栅极位于石墨烯片上方和下方中的至少一处，所述量子干涉晶体管还包括：
栅极绝缘层，在所述至少一个栅极和石墨烯片之间。
5.如权利要求1所述的量子干涉晶体管，其中，所述至少一个栅极围绕N个沟道中的至少一个沟道的一部分。
6.如权利要求1所述的量子干涉晶体管，其中，石墨烯片进一步包括所述源极和所述漏极。
7.一种制造量子干涉晶体管的方法，所述量子干涉晶体管包括源极、漏极、N个沟道和至少一个栅极，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，其中，N≥2，所述至少一个栅极位于沟道中的一个或一个以上的沟道处，所述方法包括如下步骤：
利用石墨烯片形成N个沟道。
8.如权利要求7所述的方法，其中，利用石墨烯片形成N个沟道的步骤包括如下步骤：
在将要形成量子干涉晶体管的基底上形成石墨烯片；
在石墨烯片上形成限定N个沟道的掩模；
去除掩模周围的石墨烯片；
去除掩模。
9.如权利要求8所述的方法，其中，在形成石墨烯片的步骤之前和在形成石墨烯片的步骤之后中的至少一种情况下形成所述至少一个栅极。
10.如权利要求9所述的方法，其中，当在形成石墨烯片的步骤之前形成所述至少一个栅极的一部分并在形成石墨烯片的步骤之后形成所述至少一个栅极的其余部分时，将在形成石墨烯片的步骤之前形成的栅极部分和在形成石墨烯片的步骤之后形成的栅极部分形成为彼此分开或彼此连接，并在所述至少一个栅极和石墨烯片之间形成栅极绝缘层。
11.如权利要求7所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相消干涉。
12.如权利要求7所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相长干涉。
13.如权利要求8所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相消干涉。
14.如权利要求8所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相长干涉。
15.一种操作量子干涉晶体管的方法，所述量子干涉晶体管包括源极、漏极、N个沟道和至少一个栅极，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，其中，N≥2，所述至少一个栅极位于沟道中的一个或一个以上的沟道处，所述方法包括如下步骤：
将电压施加到所述至少一个栅极，
其中，电压使穿过N个沟道中设置有所述至少一个栅极的至少一个沟道的电子波的相位移位。
16.如权利要求15所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电子波在漏极中产生相消干涉或在漏极中产生相长干涉。
17.如权利要求15所述的方法，其中，源极和漏极形成在石墨烯片中。
18.如权利要求15所述的方法，其中，所述至少一个栅极形成在石墨烯片的上方和下方中的至少一处，所述量子干涉晶体管还包括：
栅极绝缘层，形成在所述至少一个栅极和石墨烯片之间。
19.如权利要求15所述的方法，其中，所述至少一个栅极围绕设置有所述栅极的一个或一个以上的沟道的一部分。
20.如权利要求16所述的方法，其中，源极和漏极形成在石墨烯片中。
CN200910177796.7A 2008-10-09 2009-09-28 量子干涉晶体管及其制造和操作方法 Active CN101719510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0099353 2008-10-09
KR20080099353A KR101480082B1 (ko) 2008-10-09 2008-10-09 그라핀을 이용한 양자 간섭 트랜지스터와 그 제조 및 동작 방법

Publications (2)

Publication Number Publication Date
CN101719510A true CN101719510A (zh) 2010-06-02
CN101719510B CN101719510B (zh) 2014-12-17

Family

ID=42098322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910177796.7A Active CN101719510B (zh) 2008-10-09 2009-09-28 量子干涉晶体管及其制造和操作方法

Country Status (4)

Country Link
US (1) US7978006B2 (zh)
JP (1) JP5538806B2 (zh)
KR (1) KR101480082B1 (zh)
CN (1) CN101719510B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074584A (zh) * 2010-12-06 2011-05-25 复旦大学 一种空气隙石墨烯晶体管及其制备方法
CN102249175A (zh) * 2011-04-13 2011-11-23 中国航天科技集团公司第五研究院第五一○研究所 基于电子束激励脱附的纳电子器件和/或电路的制作方法
CN102339735A (zh) * 2011-10-12 2012-02-01 北京大学 一种石墨烯晶体管的制备方法
CN102569398A (zh) * 2010-12-29 2012-07-11 三星电子株式会社 包括多个石墨烯沟道层的石墨烯电子器件
CN103000220A (zh) * 2011-09-16 2013-03-27 三星电子株式会社 半导体器件和操作该半导体器件的方法
WO2013127030A1 (zh) * 2012-02-29 2013-09-06 中国科学院微电子研究所 石墨烯器件
CN108346740A (zh) * 2018-01-23 2018-07-31 湖北工业大学 基于自激励单电子自旋电磁晶体管的量子干涉晶体管

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106383B2 (en) * 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US9024300B2 (en) 2010-05-13 2015-05-05 Nokia Corporation Manufacture of graphene-based apparatus
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
US9024415B2 (en) 2010-12-07 2015-05-05 The Board Of Trustees Of The Leland Stanford Junior University Electrical and optical devices incorporating topological materials including topological insulators
US8803636B2 (en) * 2010-12-09 2014-08-12 Nokia Corporation Apparatus and associated methods
US8530886B2 (en) 2011-03-18 2013-09-10 International Business Machines Corporation Nitride gate dielectric for graphene MOSFET
US8558287B2 (en) * 2011-05-13 2013-10-15 Nokia Corporation Apparatus and method for introducing a controllable delay to an input signal
KR101271951B1 (ko) * 2011-05-27 2013-06-07 포항공과대학교 산학협력단 탄소 박막 제조 방법
KR101934978B1 (ko) 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101309110B1 (ko) * 2011-08-24 2013-09-17 삼성전자주식회사 양자점 발광 소자 및 그 제조 방법
US9893212B2 (en) 2011-11-08 2018-02-13 International Business Machines Corporation Quantum capacitance graphene varactors and fabrication methods
CN103247689A (zh) * 2012-02-04 2013-08-14 李德杰 石墨烯场效应晶体管
US9716220B2 (en) 2013-08-21 2017-07-25 National University Of Singapore Graphene-based terahertz devices
US9112130B2 (en) 2013-11-01 2015-08-18 Samsung Electronics Co., Ltd. Quantum interference based logic devices including electron monochromator
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130766A (en) * 1988-08-04 1992-07-14 Fujitsu Limited Quantum interference type semiconductor device
JPH05335594A (ja) * 1992-05-27 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
US20080067561A1 (en) * 2006-09-18 2008-03-20 Amiran Bibilashvili Quantum interference device
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977435A (en) * 1987-10-30 1990-12-11 Hitachi, Ltd. Semiconductor device with a split conduction channel
JPH0244735A (ja) * 1988-08-04 1990-02-14 Fujitsu Ltd 量子干渉トランジスタ
JPH02234474A (ja) * 1989-03-07 1990-09-17 Fujitsu Ltd 電子装置の製造方法
JPH03196573A (ja) * 1989-12-26 1991-08-28 Hitachi Ltd 半導体装置
JPH0541527A (ja) * 1991-08-02 1993-02-19 Hamamatsu Photonics Kk 電子流制御素子
JP2600491B2 (ja) * 1993-02-04 1997-04-16 日本電気株式会社 Ａｂ効果素子を用いた測定方法
JP4140180B2 (ja) * 2000-08-31 2008-08-27 富士ゼロックス株式会社 トランジスタ
JP2004174637A (ja) * 2002-11-26 2004-06-24 Japan Science & Technology Agency 電子波干渉素子
EP1508926A1 (en) 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
JP2005116618A (ja) 2003-10-03 2005-04-28 Fujitsu Ltd 半導体装置およびその製造方法
JP4532302B2 (ja) * 2005-02-08 2010-08-25 シャープ株式会社 記憶素子
US7170120B2 (en) * 2005-03-31 2007-01-30 Intel Corporation Carbon nanotube energy well (CNEW) field effect transistor
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
CA2647105A1 (en) * 2006-02-17 2007-10-25 Ravenbrick, Llc Quantum dot switching device
JP5167479B2 (ja) 2006-06-13 2013-03-21 国立大学法人北海道大学 グラフェン集積回路の製造方法
JP5135825B2 (ja) 2007-02-21 2013-02-06 富士通株式会社 グラフェントランジスタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130766A (en) * 1988-08-04 1992-07-14 Fujitsu Limited Quantum interference type semiconductor device
JPH05335594A (ja) * 1992-05-27 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
US20080067561A1 (en) * 2006-09-18 2008-03-20 Amiran Bibilashvili Quantum interference device
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074584A (zh) * 2010-12-06 2011-05-25 复旦大学 一种空气隙石墨烯晶体管及其制备方法
CN102074584B (zh) * 2010-12-06 2012-07-04 复旦大学 一种空气隙石墨烯晶体管及其制备方法
CN102569398A (zh) * 2010-12-29 2012-07-11 三星电子株式会社 包括多个石墨烯沟道层的石墨烯电子器件
CN102569398B (zh) * 2010-12-29 2016-06-29 三星电子株式会社 包括多个石墨烯沟道层的石墨烯电子器件
CN102249175A (zh) * 2011-04-13 2011-11-23 中国航天科技集团公司第五研究院第五一○研究所 基于电子束激励脱附的纳电子器件和/或电路的制作方法
CN102249175B (zh) * 2011-04-13 2014-08-13 中国航天科技集团公司第五研究院第五一0研究所 基于电子束激励脱附的纳电子器件和/或电路的制作方法
CN103000220A (zh) * 2011-09-16 2013-03-27 三星电子株式会社 半导体器件和操作该半导体器件的方法
CN103000220B (zh) * 2011-09-16 2017-03-01 三星电子株式会社 半导体器件和操作该半导体器件的方法
CN102339735A (zh) * 2011-10-12 2012-02-01 北京大学 一种石墨烯晶体管的制备方法
WO2013127030A1 (zh) * 2012-02-29 2013-09-06 中国科学院微电子研究所 石墨烯器件
CN108346740A (zh) * 2018-01-23 2018-07-31 湖北工业大学 基于自激励单电子自旋电磁晶体管的量子干涉晶体管
CN108346740B (zh) * 2018-01-23 2021-04-27 湖北工业大学 基于自激励单电子自旋电磁晶体管的量子干涉晶体管

Also Published As

Publication number Publication date
US7978006B2 (en) 2011-07-12
CN101719510B (zh) 2014-12-17
KR20100040222A (ko) 2010-04-19
JP2010093268A (ja) 2010-04-22
JP5538806B2 (ja) 2014-07-02
US20100090759A1 (en) 2010-04-15
KR101480082B1 (ko) 2015-01-08

Similar Documents

Publication Publication Date Title
CN101719510A (zh) 量子干涉晶体管及其制造和操作方法
US10818696B2 (en) Display panel and fabricating method thereof
KR101680768B1 (ko) 트랜지스터 및 이를 포함하는 전자장치
US8178369B2 (en) Nanoscale multi-junction quantum dot device and fabrication method thereof
CN102347356B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
JP5289671B2 (ja) 炭素ナノチューブチャンネルを含む半導体装置のトランジスタ及びその製造方法
CN105470303A (zh) 半导体器件及其沟道结构
US20070278075A1 (en) Capacitance Type Mems Device, Manufacturing Method Thereof, And High Frequency Device
TW201419552A (zh) 具有基體應力源區域之分裂閘極記憶體胞元及其製作方法
US9896328B2 (en) Electromechanical switching device with electrodes having 2D layered materials with distinct functional areas
KR20160120111A (ko) 측면 게이트와 2차원 물질 채널을 포함하는 전자소자와 그 제조방법
CN103985755B (zh) 半导体设置及其制造方法
KR20090068173A (ko) Ｍｅｍｓ 스위치 및 ｍｅｍｓ 스위치 어레이
TW202127971A (zh) 可撓性電子裝置
CN104157685A (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
KR101392451B1 (ko) 그래핀을 이용한 적외선 발광소자
CN111540674B (zh) 桥式GaN器件及其制备方法
TWI832950B (zh) 互補型開關元件
US20120228726A1 (en) Mems and method of manufacturing the same
JP2024512349A (ja) 封止されたｍｅｍｓスイッチング素子、装置、及び、製造方法
CN111446089B (zh) 一种mems开关结构和制造方法
US20060216895A1 (en) Power semiconductor device having buried gate bus and process for fabricating the same
US20200343435A1 (en) Method for producing an electronic component with double quantum dots
WO2008044828A1 (en) Single-electron logic transistor with dual gates operating at room temperature and the method thereof
KR20160030171A (ko) 다수의 주입층들을 갖는 고-전압 전계-효과 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant