CN104157685A - 具有开关元件和续流二极管的半导体装置及其控制方法 - Google Patents

具有开关元件和续流二极管的半导体装置及其控制方法 Download PDF

Info

Publication number
CN104157685A
CN104157685A CN201410381270.1A CN201410381270A CN104157685A CN 104157685 A CN104157685 A CN 104157685A CN 201410381270 A CN201410381270 A CN 201410381270A CN 104157685 A CN104157685 A CN 104157685A
Authority
CN
China
Prior art keywords
mentioned
gate electrode
type
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410381270.1A
Other languages
English (en)
Other versions
CN104157685B (zh
Inventor
西角拓高
山本刚
水野祥司
住友正清
藤井哲夫
榊原纯
山口仁
服部佳晋
田口理惠
桑原诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010210302A external-priority patent/JP5229288B2/ja
Priority claimed from JP2011027994A external-priority patent/JP5768395B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Priority claimed from CN201110211992.9A external-priority patent/CN102347356B/zh
Publication of CN104157685A publication Critical patent/CN104157685A/zh
Application granted granted Critical
Publication of CN104157685B publication Critical patent/CN104157685B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。

Description

具有开关元件和续流二极管的半导体装置及其控制方法
本发明是申请日为2011年7月27日，申请号为201110211992.9，发明名称为“具有开关元件和续流二极管的半导体装置及其控制方法”的中国专利申请的分案申请。
技术领域
本发明涉及具有并联连接的绝缘栅构造的半导体开关元件(switchingelement)和续流二极管的半导体装置及其控制方法。
背景技术
以往，为了在逆变器(inverter)中使用的MOSFET的构造的简单化，提出了将纵型MOSFET与FWD一芯片化的构造(例如参照专利文献1)。在这样将纵型MOSFET与FWD一芯片化的半导体装置中，通过由在纵型MOSFET中具备的体层(body layer)和漂移层(drift layer)构成的PN结构成FWD。
专利文献1：日本特开2004－22716号公报
但是，在上述以往的结构中，虽然由于在逆变器动作时即使不需要外带的FWD也能够实现二极管动作而具有需要部件数较少、能够小型化、低成本化的优点，但是由于在二极管动作时过剩载流子被排出并作为反向恢复电荷Qrr流出，所以有恢复(recovery)损失变大的问题。
为了解决该问题，本发明者们之前提出了使用MOSFET的驱动用的栅极、在二极管的动作时施加比MOSFET的阈值稍低的正的电压从而形成弱反型层、促进注入的过剩载流子的复合、形成耗尽层而缩小作为二极管使用的面积、来进行过剩载流子的注入抑制的方法(参照日本特愿2010－6549)。
该方法能够得到不使二极管动作时的损失增大而抑制过剩载流子的注入、减少反向恢复电荷Qrr的效果。但是，由于通过同一个栅极担负MOSFET动作和过剩载流子注入抑制动作，所以在过剩载流子注入抑制时，当干扰(noise)进入到栅极中而栅极电压变动的情况下，有可能容易地超过MOSFET的阈值。在此情况下，尽管不期望但会发生MOSFET导通的自开启(self turn on)。
另外，这里作为绝缘栅构造的半导体开关元件而以纵型的MOSFET为例进行了说明，但沟槽栅(trench gate)型、平面(planar)型及凹(concave)型的任一种都关于纵型MOSFET也存在上述问题，对于横型的MOSFET也有同样的问题。此外，关于纵型及横型的IGBT也有同样的问题。进而，只要是将绝缘栅构造的半导体开关元件与FWD并联连接而得的构造的半导体装置，则这样的问题并不限于将绝缘栅构造的半导体开关元件与FWD一芯片化的结构，对于形成于不同芯片的半导体装置也发生。即，在将半导体开关元件和FWD用不同芯片构成的情况下，也能够进行上述过剩载流子注入抑制，但即使采用该方法，虽然能够进行恢复对策但也会产生自开启的问题。
进而，以往作为在用来驱动马达等的电感应负载的逆变器中使用的半导体开关元件，采用了将IGBT与续流二极管(以下称作FWD)形成于不同的芯片、将它们并联连接的构造的系统。并且，以该系统的进一步的小型化为目的，将IGBT替换为纵型MOSFET，使内置在纵型MOSFET中的体二极管(body diode)作为FWD发挥功能。
但是，在这样将纵型MOSFET和FWD一芯片化的构造的情况下，为了降低FWD的恢复损失而控制少数载流子寿命等、有意使注入效率变低，但相反地，回流动作时的导通(on)电压变高，回流损失增大，所以有难以同时实现恢复损失的降低和回流损失的降低的问题。
因此，在专利文献2中，公开了以下技术：对于形成半导体开关元件的芯片，在注入效率较低的二极管区域形成深度较深的沟槽栅，在回流动作时通过对沟槽栅施加负偏置(bias)而在接近区域形成累积层，从而提高注入效率，使开启电压降低。
专利文献2：日本特开2009－170670号公报
但是，如上述专利文献2所示那样，在二极管区域形成深度较深的沟槽栅的构造中，必须形成深度与用来构成半导体开关元件的沟槽栅不同的二极管区域用的沟槽栅。因此，需要用来形成深度不同的沟槽栅的工序，导致制造工序的增加及制造成本的增大。
发明内容
本发明是鉴于这样的问题而做出的，目的是提供一种具有并联连接的绝缘栅构造的半导体开关元件和续流二极管的半导体装置。本发明的目的是提供一种对具有并联连接的绝缘栅构造的半导体开关元件和续流二极管的半导体装置进行控制的方法。半导体装置具有实现恢复损失的降低、并且不易发生干扰带来的自开启的构造。
按照本公开的第一技术方案，半导体装置具有绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件由以下部分构成：第1导电型的漂移层；第2导电型的基区，配置在上述第1导电型的漂移层上；第1导电型的元件侧第1杂质区域，配置在上述基区的表层部，隔着该基区与上述漂移层分离地配置，且比上述漂移层杂质浓度高；元件侧栅极电极，隔着栅极绝缘膜配置于夹在上述第1杂质区域与上述漂移层之间的上述基区；第1导电型或第2导电型的第2杂质区域，与上述漂移层接触，比该漂移层杂质浓度高，配置为与上述基区分离；元件侧第1电极，与上述元件侧第1杂质区域及上述基区电连接；以及元件侧第2电极，与上述第2杂质区域电连接。半导体开关元件，在上述基区中的、位于隔着上述栅极绝缘膜而与上述栅极电极相反侧的部分中形成反型的沟道。半导体开关元件，通过该沟道在上述元件侧第1电极与上述元件侧第2电极之间流过电流。续流二极管由以下部分构成：第1导电型层；第2导电型层，配置在上述第1导电型层上；二极管侧第1电极，连接在上述第2导电型层侧；以及二极管侧第2电极，连接在上述第1导电型层侧。续流二极管提供由上述第1导电型层和上述第2导电型层形成的PN结。续流二极管，在上述二极管侧第1电极与上述二极管侧第2电极之间流过电流。上述半导体开关元件与上述续流二极管并联连接。上述续流二极管还具有：第1导电型的二极管侧第1杂质区域，配置在上述第2导电型层的表层部，比上述第1导电型层杂质浓度高；以及二极管侧栅极电极，隔着栅极绝缘膜配置于夹在该第1杂质区域与上述第1导电型层之间的上述第2导电型层。上述二极管侧栅极电极具有第1栅极电极。第1栅极电极提供过剩载流子注入抑制栅极。当对该二极管侧栅极电极施加栅极电压时，第1栅极电极在上述第2导电型层的一部分中形成沟道。上述第2导电型层的一部分配置在上述二极管侧第1杂质区域与从上述二极管侧第1杂质区域朝向上述第1导电型层的中途的规定位置之间。
上述半导体装置具备第1栅极电极，当施加栅极电压时，通过在第2导电型层中的、从第1杂质区域侧到朝向位于隔着第2导电型层而与第1杂质区域相反侧的第1导电型层的中途位置而形成沟道，能够做成过剩载流子注入抑制栅极。由此，当从使FWD进行二极管动作的定时向使半导体开关元件导通的定时切换时，能够抑制注入过剩载流子而减少存在于第2导电型层内的过剩载流子，能够降低恢复损失。此外，由于通过仅对第1栅极电极施加栅极电压来形成反转层、并对第2栅极电极不施加任何电压，从而能够实现恢复损失的降低，所以即使对第2栅极电极施加由干扰带来的栅极电压，也不易超过使半导体开关元件导通的阈值。因而，能够做成不易发生由干扰带来的自开启的构造的半导体装置。
按照本公开的第二技术方案，在上述第一技术方案所述的半导体装置的控制方法中，从使上述续流二极管进行二极管动作的状态向使上述半导体开关元件导通的状态切换；在上述切换时，在使上述半导体开关元件导通之前，对上述第1栅极电极施加栅极电压，在上述第2导电型层中的隔着上述栅极绝缘膜而与上述第1栅极电极对置的部分形成反转层。
上述半导体装置的控制方法，在从使FWD进行二极管动作的定时向使半导体开关元件导通的定时切换时，能够抑制注入过剩载流子而减少存在于第2导电型层内的过剩载流子，能够降低恢复损失。此外，由于通过仅对第1栅极电极施加栅极电压来形成反型层、并对第2栅极电极不施加任何电压，从而能够实现恢复损失的降低，所以即使对第2栅极电极施加由干扰带来的栅极电压，也不易超过使半导体开关元件导通的阈值。因而，能够做成不易发生由干扰带来的自开启的构造的半导体装置。
按照本公开的第三技术方案，半导体装置具备：第1导电型半导体层；第1导电型的漂移层，配置在上述第1导电型半导体层之上，比上述第1导电型半导体层杂质浓度低；第2导电型的基区，在上述漂移层之上、并且与上述第1导电型半导体层相反地形成；第1导电型杂质区域，形成在上述基区之上，比上述漂移层浓度高；第2导电型杂质层，形成在比上述基区深的位置，与基区接触；沟槽，从上述基区的表面形成，沟槽沿长度方向延伸设置，上述第1导电型杂质区域及上述基区配置在沟槽的两侧；栅极绝缘膜，形成在上述沟槽的表面；栅极电极，在上述沟槽内，通过上述栅极绝缘膜而形成；表面电极，与上述第1导电型杂质区域及上述基区电连接；以及背面电极，形成在上述第1导电型半导体层中的作为与上述漂移层相反侧的面的背面侧。在向上述栅极电极施加电压时，在位于上述沟槽侧面的上述基区的表面部形成反型层。经由上述第1导电型杂质区域、反型层及上述漂移层，在上述表面电极及上述背面电极之间流过电流，提供反型的纵型半导体开关元件。在上述基区与上述漂移层之间提供PN结，提供进行二极管动作的续流二极管。半导体开关元件和续流二极管配置在1个芯片中。沟槽具有第1沟槽和第2沟槽。第1沟槽比上述基区深并且达到上述漂移层。第2沟槽以与第1沟槽相同的深度达到上述第2导电型杂质层，并且比上述第2导电型杂质层的底部浅。上述栅极电极具有用来驱动上述纵型半导体开关元件的驱动用栅极电极、和用来在形成有上述续流二极管的位置在上述基区中形成反型层的二极管用栅极电极。驱动用栅极电极配置在第1沟槽内。二极管用栅极电极配置于第2沟槽。
在上述半导体装置中，使用相同深度的第1、第2沟槽形成用来驱动纵型半导体开关元件的驱动用栅极电极、和用来在FWD侧形成反型层的二极管用栅极电极。并且，关于二极管用栅极电极，形成在形成第2导电型杂质层的区域，做成了配置二极管用栅极电极的第2沟槽不达到漂移层的构造。如果使用这样的构造的半导体装置，则使载流子的注入效率下降。因而，即使不需要不同深度的沟槽栅极，也能够同时实现回流损失的降低和恢复损失的降低。
按照本公开的第四技术方案，在将上述第三技术方案的半导体装置串联连接两个、并且在两个上述半导体装置的接触点处连接感应负载而得到的装置的控制方法中，将在配置于上侧的上述半导体装置中具备的上述纵型半导体开关元件从截止状态切换为导通状态，并且将在配置于下侧的上述半导体装置中具备的上述续流二极管从导通动作状态切换为截止动作状态；在将在上述上侧的上述半导体装置中具备的上述纵型半导体开关元件从截止状态切换为导通状态之前，对在上述下侧的上述半导体装置中具备的上述二极管用栅极电极施加栅极电压，对位于配置上述二极管用栅极电极的上述第2沟槽的侧面处的上述基区形成反型层。
根据这样的装置的控制方法，使载流子的注入效率下降。因而，即使不需要不同深度的沟槽栅极，也能够同时实现回流损失的降低和恢复损失的降低。
关于本发明的上述目的及其他目的、特征及优点参照附图通过下述详细的记述会变得更明确。
附图说明
图1是有关第1实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。
图2A至图2C是图1所示的半导体装置的动作说明图。
图3A至图3B是接着图2的半导体装置的动作说明图。
图4是图1所示的半导体装置的动作中的时序图。
图5是图1所示的半导体装置的沟槽栅构造的立体示意图。
图6是有关第2实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。
图7是有关第3实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。
图8A至图8D是表示图7所示的半导体装置的沟槽栅构造的形成工序的剖视图。
图9是有关第4实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。
图10A是表示有关第5实施方式的具备沟槽栅构造的横型MOSFET及FWD的半导体装置的布局(layout)图，图10B是图10A的XB－XB的剖视图。
图11A是表示有关第6实施方式的具备沟槽栅构造的横型MOSFET及FWD的半导体装置的布局图，图11B是图11A的XIB－XIB的剖视图，图11C是图11A的XIC－XIC的剖视图。
图12是有关第7实施方式的沟槽栅构造的纵型IGBT及FWD的剖视图。
图13是有关第8实施方式的沟槽栅构造的纵型IGBT及FWD的剖视图。
图14A是表示有关第9实施方式的具备沟槽栅构造的横型IGBT及FWD的半导体装置的布局图，图14B是图14A的XIVB－XIVB的剖视图，图14C是图14A的XIVC－XIVC的剖视图。
图15A是表示有关第10实施方式的具备沟槽栅构造的横型IGBT及FWD的半导体装置的布局图，图15B是图15A的XVB－XVB的剖视图，图15C是图15A的XVC－XVC的剖视图。
图16是有关第11实施方式的具备平面型的纵型MOSFET及FWD的半导体装置的剖视图。
图17是有关第12实施方式的具备平面型的纵型MOSFET及FWD的半导体装置的剖视图。
图18A是表示有关第13实施方式的具备平面型的横型MOSFET及FWD的半导体装置的布局图，图18B是图18A的XVIIIB－XVIIIB的剖视图。
图19A是表示有关第14实施方式的具备平面型的横型MOSFET及FWD的半导体装置的布局图，图19B是图19A的XIXB－XIXB的剖视图，图19C是图19A的XIXC－XIXC的剖视图。
图20是有关第15实施方式的具备沟槽栅构造的纵型MOSFET及FWD的半导体装置的剖视图。
图21是有关第16实施方式的具备沟槽栅构造的纵型MOSFET及FWD的半导体装置的剖视图。
图22是有关第16实施方式的变形例的具备沟槽栅构造的纵型MOSFET及FWD的半导体装置的剖视图。
图23是对应于图1的、有关其他实施方式的半导体装置的沟槽栅构造的立体示意图。
图24是对应于图1的、有关其他实施方式的半导体装置的布局例的立体图。
图25是对应于图6的、有关其他实施方式的半导体装置的沟槽栅构造的立体示意图。
图26是对应于图6的、有关其他实施方式的半导体装置的布局例的立体图。
图27A至图27C是有关其他实施方式的半导体装置的立体布局图。
图28是有关其他实施方式的对纵型MOSFET采用了超结(superjunction)构造的半导体装置的剖视图。
图29是有关其他实施方式的将沟槽构造的纵型IGBT和FWD用不同芯片构成的情况下的示意剖视图。
图30是有关其他实施方式的将沟槽构造的纵型MOSFET和FWD用不同芯片构成的情况下的剖视图。
图31是有关其他实施方式的将沟槽构造的纵型IGBT和FWD用不同芯片构成的情况下的示意剖视图。
图32是有关其他实施方式的将沟槽构造的纵型MOSFET和FWD用不同芯片构成的情况下的剖视图。
图33是有关第17实施方式的半导体装置100的剖视图。
图34是图33所示的半导体装置100的上面布局图。
图35是图33所示的半导体装置100的配线引出构造的示意图。
图36是表示采用图33所示的半导体装置100的逆变器电路的一例的电路图。
图37是表示逆变器电路中的半导体装置100的动作的时序图。
图38A～图38F是逆变器电路的动作说明图和表示此时的半导体装置100内的状态的剖视图。
图39是有关第18实施方式的形成有纵型MOSFET和FWD的半导体装置的剖视图。
图40是有关第19实施方式的形成有纵型MOSFET和FWD的半导体装置的剖视图。
图41是有关第20实施方式的形成有纵型IGBT和FWD的半导体装置的剖视图。
图42是表示在其他实施方式中说明的半导体装置100的上面布局的例子的图。
具体实施方式
(第1实施方式)
对本发明的一实施方式进行说明。在本实施方式中，对在单元(cell)区域中形成有n沟道型的纵型MOSFET和FWD的半导体装置进行说明。图1是有关本实施方式的半导体装置的剖视图。以下，基于该图对本实施方式的半导体装置的构造进行说明。
图1所示的半导体装置的构造为，具备形成有纵型MOSFET及FWD的单元区域、和形成有将单元区域包围的外周耐压构造的外周区域，但在图1中仅表示了单元区域。关于半导体装置中的单元区域以外的构造，与以往是同样的，所以这里仅对单元区域进行说明。
半导体装置使用n+型半导体衬底1而形成，该n+型半导体衬底1由使杂质浓度为高浓度的硅等半导体材料构成。在n+型的半导体衬底1的表面上，依次形成有使杂质浓度比n+型的半导体衬底1低浓度的n－型漂移层2、和将杂质浓度设定得较低的p型基区(base region)3。
此外，在p型基区3的表层部，具备使杂质浓度为比n－型漂移层2高浓度的相当于源极区域的n+型杂质区域4，并且形成有使杂质浓度为比p型基区3高浓度的p+型接触区域(contact region)5。并且，形成有从衬底表面侧贯通n+型杂质区域4及p型基区3达到n－型漂移层2的沟槽6，以覆盖该沟槽6的内壁面的方式形成有栅极绝缘膜7，并且在该栅极绝缘膜7的表面具备由掺杂多晶硅(Poly-Si)构成的栅极电极8。由这些沟槽6、栅极绝缘膜7及栅极电极8构成的沟槽栅构造采用例如将多条沟槽6沿纸面垂直方向排列形成的条(stripe)状的布局。
此外，以覆盖栅极电极8的方式形成有由氧化膜等构成的层间绝缘膜(未图示)，在该层间绝缘膜之上形成有相当于源极电极的第1电极9。第1电极9通过形成于层间绝缘膜的接触孔与n+型杂质区域4及p+型接触区域5电连接。另外，这里仅对第1电极9中的配置在接触孔内的部分进行了图示，但实际上在未图示的层间绝缘膜上也形成有第1电极9。
进而，在n+型的半导体衬底1中的与n－型漂移层2相反侧的面形成有相当于漏极电极的第2电极10。通过这样的结构，构成纵型MOSFET的基本构造。并且，在图1中仅图示了纵型MOSFET的两个单元，但图1所示的纵型功率MOSFET集合多个单元而构成单元区域。
在具有这样的基本构造的纵型MOSFET中，在本实施方式的半导体装置中，将栅极电极8做成了双栅极构造。具体而言，栅极电极8构成为，具有配置在沟槽6的上部侧的第1栅极电极8a、和配置在第1栅极电极8a的下方、即配置在沟槽6的底部侧的第2栅极电极8b。第1栅极电极8a作为过剩载流子注入抑制栅极及MOSFET驱动用栅极发挥功能，第2栅极电极8b与第1栅极电极8a一起作为MOSFET驱动用栅极发挥功能。
第1栅极电极8a形成为，从p型基区3的中间位置的深度到达该深度上方，第2栅极电极8b形成为，从p型基区3的中间位置的深度到达n－型漂移层2的深度。这些第1栅极电极8a和第2栅极电极8b通过由配置在它们之间的氧化膜等构成的绝缘膜11而被绝缘分离，为能够分别独立地控制电压的结构。即，如图中所示，第1、第2栅极电极8a、8b通过各个栅极配线与外部电连接，能够独立地控制分别施加的电压。另外，在图中，将第1栅极电极8a及与其连接的栅极配线表述为“A”，将第2栅极电极8b及与其连接的栅极配线表述为“B”，基于这些“A”、“B”的表述对第1、第2栅极电极8a的状态进行说明。
通过这样的构造，构成具备纵型MOSFET和FWD的半导体装置，该纵型MOSFET，通过在位于沟槽6的侧面的p型基区3形成反型层而通过n+型杂质区域4与n－型漂移层2及相当于漏极区域的n+型的半导体衬底1在源极－漏极间流过电流，该FWD利用了形成在p型基区3与n－型漂移层2之间的PN结。
接着，对如上述那样构成的具备纵型MOSFET及FWD的半导体装置的动作进行说明。
首先，如果将第1电极9接地并对第2电极10施加正的电压，则形成在p型基区3与n－型漂移层2之间的PN结为反电压状态。因此，当不对第1、第2栅极电极8a、8b施加电压而截止的状态时，在上述PN结中形成耗尽层，将源极－漏极间的电流切断。
接着，在将纵型MOSFET导通时，在将第1电极9接地并对第2电极10施加正的电压的状态下，通过对第1、第2栅极电极8a、8b都施加正的电压而成为导通的状态。由此，在第1、第2栅极电极8a、8b的周边，在p型基区3中的与沟槽6相接的部分形成反型层，在源极－漏极间流过电流。
此外，在将纵型MOSFET截止、使FWD进行二极管动作时，切换对第1电极9和第2电极10施加的电压，对第1电极9施加正的电压并将第2电极10接地，并且停止向第1、第2栅极电极8a、8b的电压施加而设置为截止的状态。由此，在p型基区3不形成反型层，所以形成在源极－漏极间的FWD进行二极管动作。
这样，通过对使纵型MOSFET导通时、和使纵型MOSFET截止而使FWD进行二极管动作时进行切换，能够进行由使用本实施方式的半导体装置的逆变器实现的直流－交流变换。
在进行这样的动作时，在从将纵型MOSFET截止而使FWD进行二极管动作时到即将将纵型MOSFET切换为导通之前，进行用来降低恢复损失的控制。对于该控制方法，参照表示图2A～图2C及图3A～图3B所示的半导体装置的动作的示意图和图4所示的动作中的时序图进行说明。
图2A表示将纵型MOSFET截止而使FWD进行二极管动作的状态。将该状态表示为图4的期间T1，在源极－漏极间，由于形成有利用形成在p型基区3与n－型漂移层2之间的PN结的FWD，所以如果对第1电极9施加正的电压、对第2电极10施加负的电压，则FWD导通，过剩载流子被注入到PN结部。此时，设置为对第1、第2栅极电极8a、8b都不施加栅极电压的截止的状态。通过从该状态进行图2B所示的控制，进行以下的动作。
具体而言，在图4的期间T2的初始时，如图2B所示，使第2栅极电极8b保持关闭、并对第1栅极电极8a施加正的电压而使第1栅极电极8a成为开启的状态。由此，p型基区3内的作为少数载流子的电子被吸引到第1栅极电极8a的周边，在沟槽6的侧面中的与第1栅极电极8a对应的部位形成反型层12。
此外，在图4的期间T2的后半，如图2C所示，由于p型基区3内的少数载流子减少，从而由于电荷中性条件而p型基区3内的作为多数载流子的空穴也变少。因而，p型基区3的电阻成分在以往以上，注入效率下降。结果，FWD的Vf也增加，抑制过剩载流子注入，或者反型层12内的多数载流子与p型基区3内的多数载流子复合。
接着，如图3A所示，通过抑制过剩载流子注入，原本通过大量注入到n－型漂移层2而积存的过剩载流子达到寿命，所以不继续存在而消失。即，在如以往那样进行通常的二极管动作的情况下，是n－型漂移层2内的过剩载流子被大量注入的状态，所以虽然过剩载流子不能减少，但通过抑制过剩载流子注入，能够使过剩载流子减少。
这样，n－型漂移层2内的过剩载流子变少后，如图3B所示，切换对第1电极9和第2电极10施加的电压。即，进行对第1电极9施加负的电压、对第2电极10施加正的电压的反电压施加。由此，在图4的期间T3中，进行恢复动作，发生反向恢复电荷Qrr，但由于n－型漂移层2内的过剩载流子较少，所以，仅使上述第1栅极电极8a成为开启状态而与不抑制过剩载流子注入的情况相比，能够使反向恢复电荷Qrr成为足够小的值。并且，通过对第1、第2栅极电极8a、8b都施加正的电压而设置为导通的状态，在图4的期间T4中，在第1、第2栅极电极8a、8b的周边，在p型基区3中的与沟槽6相接的部分形成反型层，在源极－漏极间流过电流，能够使纵型MOSFET导通。
如以上说明，在本实施方式中，将栅极电极8做成了具备深度不同的第1、第2栅极电极8a、8b的双栅极构造。因此，通过仅使第1、第2栅极电极8a、8b中的第1栅极电极8a开启，能够对p型基区3形成反型层12并使得该反型层12不形成到将n－型漂移层2与n+型杂质区域4连接的深度。因此，能够使第1栅极电极8a作为过剩载流子注入抑制栅极发挥功能。
具体而言，当从使FWD进行二极管动作的定时向使纵型MOSFET导通的定时切换时，进行仅使第1栅极电极8a开启的控制。由此，当从使FWD进行二极管动作的定时向使纵型MOSFET导通的定时切换时，能够抑制注入过剩载流子而减少存在于n－型漂移层2内的过剩载流子，能够降低恢复损失。
并且，根据这样的构造的半导体装置，通过仅对第1栅极电极8a施加正的电压而形成反型层、对第2栅极电极8b不施加任何电压，从而能够实现恢复损失的降低，所以即使对第2栅极电极8b施加由干扰带来的栅极电压，也不易超过使纵型MOSFET导通的阈值。因而，能够实现不易发生由干扰带来的自开启的构造的半导体装置。
另外，这样形成的半导体装置的制造方法基本上与如以往那样将栅极电极8做成1层构造的情况是大致同样的，只要对形成双栅极构造的工序进行变更就可以。
具体而言，在沟槽6的形成后，在通过热氧化等形成栅极绝缘膜7后，通过将掺杂多晶硅成膜而以填埋沟槽6内的方式形成栅极电极8，但此时将掺杂多晶硅回蚀(etch back)到比p型基区3的上部深的位置。然后，在通过热氧化等形成绝缘膜11后，通过再次将掺杂多晶硅成膜而将沟槽6内填埋，此次进行回蚀以使掺杂多晶硅残留在比p型基区3的上部高的位置。这样，能够构成双栅极构造。
此外，在本实施方式那样的双栅极构造中，将第1栅极电极8a和第2栅极电极8b分别各自引出栅极配线。因此，例如如图5所示的沟槽栅构造的立体示意图所示，只要在沟槽6的长度方向的中途(例如中央位置)使第2栅极电极8b形成到衬底表面、在该位置引出栅极配线、或者在该位置形成焊盘(pad)就可以。为了使第2栅极电极8b部分地形成到衬底表面，可以通过在回蚀时在该部分处配置蚀刻掩模来实现。
(第2实施方式)
对本发明的第2实施方式进行说明。本实施方式的半导体装置是相对于第1实施方式将沟槽栅构造的结构变更而得的，关于其他，与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图6是有关本实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图6所示，在本实施方式中，通过在单元内改变沟槽6的深度，将栅极电极8用在不同的位置改变了深度的第1、第2栅极电极8c、8d构成。第1栅极电极8c作为过剩载流子注入抑制栅极发挥功能，深度比第2栅极电极8d浅，为没有达到n－型漂移层2的深度。第2栅极电极8d作为MOSFET驱动用栅极发挥功能，为达到n－型漂移层2的深度。
这样，在将栅极电极8做成了在不同的位置改变深度而形成的第1、第2栅极电极8c、8d的情况下，通过使第1栅极电极8c与在第1实施方式中说明的第1栅极电极8a同样地动作、并且使第2栅极电极8d与在第1实施方式中说明的第2栅极电极8b同样地动作，也能够得到与第1实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置通过基本上与以往的具备沟槽栅构造的纵型MOSFET的半导体装置的制造方法同样的方法形成，但由于配置第1栅极电极8c和第2栅极电极8d的沟槽6的深度不同，所以将它们使用各自的蚀刻掩模来形成。关于其以外的工序，与以往的具备沟槽栅极构造的纵型MOSFET的半导体装置的制造方法是同样的。
(第3实施方式)
对本发明的第3实施方式进行说明。本实施方式的半导体装置也是相对于第1实施方式将沟槽栅构造的结构变更而得的，关于其他，与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图7是有关本实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图7所示，在本实施方式中，关于栅极电极8的深度都设为相同的深度，但通过改变栅极电极8的周围的结构，构成作为过剩载流子注入抑制栅极发挥功能的第1栅极电极8e、和作为MOSFET驱动用栅极发挥功能的第2栅极电极8f。
具体而言，使形成在第1栅极电极8e的周围的栅极绝缘膜7的厚度变化，使位于栅极绝缘膜7中的比p型基区3的上部靠下方且比n－型漂移层2靠上方的部分、并比从p型基区3的上部离开规定距离的中间位置深的部分(第1部分)7a的厚度与比其浅的部分(第2部分)7b相比较厚。即，通过改变栅极绝缘膜7的厚度，在使厚度厚的部分7a，与使厚度薄的部分7b相比，使通过反型层的形成而能够使纵型MOSFET导通的阈值变高。
由此，在对第1栅极电极8e施加正的电压时，能够使得在栅极绝缘膜7的厚度薄的部分7b形成反型层、在厚度厚的部分7a不形成反型层。即，在第1栅极电极8e的周围，能够仅形成达不到n－型漂移层2的深度的反型层。因而，在本实施方式那样的构造的半导体装置中，通过使第1栅极电极8e与在第1实施方式中说明的第1栅极电极8a同样地动作、并且使第2栅极电极8f与在第1实施方式中说明的第2栅极电极8b同样地动作，也能够得到与第1实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置也通过基本上与以往的具备沟槽栅构造的纵型MOSFET的半导体装置的制造方法同样的方法形成，但在栅极绝缘膜7的形成前，进行在形成第1栅极电极8e的沟槽6的底部形成损伤层(damage layer)的工序。图8A～图8D是表示该工序的剖视图。首先，如图8A所示，通过在p型基区3的表面配置未图示的掩模并蚀刻而形成沟槽6。接着，如图8B所示，对形成第1栅极电极8e的沟槽6的底部进行氧离子(O+)或氩离子(Ar+)的离子注入。由此，如图8C所示，在沟槽6的底部形成损伤层20。并且，如图8D所示，当通过热氧化而形成栅极绝缘膜7，则在形成有损伤层20的部位氧化速率比其他部位快，将栅极绝缘膜7形成为，在沟槽6的底部侧的部分7a处比其靠上方的部分7b厚。然后，通过进行与以往同样的工序，能够制造本实施方式的半导体装置。
这里，在图8A～图8D中，对在p型基区3的表层部形成n+型杂质区域4及p+型接触区域5之前形成沟槽6的情况进行了说明，但也可以在形成它们之后形成沟槽6。此外，关于用来形成损伤层20的离子注入，也并不限定于沟槽6的形成后，也可以在沟槽6的形成前进行。
(第4实施方式)
对本发明的第4实施方式进行说明。本实施方式的半导体装置也是相对于第1实施方式将沟槽栅构造的结构变更而得的，关于其他，与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图9是有关本实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图9所示，在本实施方式中，也关于栅极电极8的深度都设为相同的深度，但通过改变栅极电极8的周围的结构，构成作为过剩载流子注入抑制栅极发挥功能的第1栅极电极8g、和作为MOSFET驱动用栅极发挥功能的第2栅极电极8h。
具体而言，做成了在1栅极电极8g的周围的与沟槽6的侧面相接的位置具备杂质浓度不同的p－型区域(第1区域)30和p+型区域(第2区域)31的构造。p－型区域30形成在位于比p型基区3的上部靠下方且比n－型漂移层2靠上方的部分，p+型区域31形成为比p－型区域30深、并且从p型基区3的上部离开规定距离的位置到达n－型漂移层2的深度。这样，由于形成了杂质浓度不同的p－型区域30和p+型区域31，所以在p+型区域31中，与p－型区域30相比，形成反型层而使纵型MOSFET导通的阈值变高。
由此，在对第1栅极电极8g施加正的电压时，能够使得在p－型区域30中形成反型层、在p+型区域31中不形成反型层。因而，在本实施方式那样的构造的半导体装置中，通过使第1栅极电极8g与在第1实施方式中说明的第1栅极电极8a同样地动作、并且使第2栅极电极8h与在第1实施方式中说明的第2栅极电极8b同样地动作，也能够得到与第1实施方式同样的效果。
本实施方式那样的构造的半导体装置也通过基本上与以往的具备沟槽栅构造的纵型MOSFET的半导体装置的制造方法同样的方法形成，但在使形成1栅极电极8e的沟槽6形成之前进行p－型区域30及p+型区域31的形成工序。它们的形成可以通过采用开口有p－型区域30及p+型区域31的计划形成区域的掩模所进行的p型杂质的离子注入及活化来进行。只要在形成p－型区域30时和形成p+型区域31时使p型杂质的剂量及离子注入能量变化，就能够形成杂质浓度不同的p－型区域30及p+型区域31。
另外，关于p－型区域30，只要杂质浓度比p+型区域31低就可以，所以也可以使p型基区3原样作为p－型区域30发挥功能。即，也可以仅形成p+型区域31，使位于沟槽6的侧面的p型基区3中的比p+型区域31靠上方的部分作为p－型区域30。此外，在形成p－型区域30时，并不限于将p型杂质进行离子注入的情况，也可以通过离子注入n型杂质使p型基区3的一部分的载流子浓度降低来形成p－型区域30。
(第5实施方式)
对本发明的第5实施方式进行说明。本实施方式的半导体装置是将与第1实施方式同样的构造应用到沟槽栅构造的横型MOSFET中而得的，关于其他，与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图10A～图10B是表示有关本实施方式的具备沟槽栅构造的横型MOSFET及FWD的半导体装置的图，图10A是布局图，图10B是图10A的XB－XB的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图10A～图10B所示，本实施方式的半导体装置通过在构成n型漂移层的n型区域50的规定区域形成构成沟槽栅构造的横型MOSFET及FWD的各部而构成。n型区域50也可以通过n型衬底构成，但也可以通过形成在半导体衬底内的n型阱(well)区域等构成。
在n型区域50的表层部的规定区域，形成有规定深度的p型基区51，并且在该p型基区51内的规定区域形成有比p型基区51浅的相当于源极区域的n+型的杂质区域52及p+型的接触区域53。这些p型基区51、n+型的杂质区域52及p+型的接触区域53以同方向为长度方向而延伸设置。
此外，在n型区域50及p型基区51的表层部中的、隔着n+型的杂质区域52而在与p+型的接触区域53相反的一侧，以从n+型的杂质区域52贯通p型基区51达到n型区域50的方式形成有沟槽54。在该沟槽54内，隔着栅极绝缘膜55形成有具有第1栅极电极56a及第2栅极电极56b的双栅极构造的栅极电极56。第1栅极电极56a及第2栅极电极56b通过绝缘膜55a而被分离。第1栅极电极56a作为过剩载流子注入抑制栅极发挥功能，从隔着栅极绝缘膜55而与n+型的杂质区域52对置的部位形成到与p型基区51的中途位置对置的部位。第2栅极电极56b作为MOSFET驱动用栅极发挥功能，形成为，从隔着栅极绝缘膜55而与p型基区51的中途位置对置的部位达到与n型区域50对置的部位。
进而，在n型区域50的表层部，从p型基区51、n+型的杂质区域52及p+型的接触区域53离开而形成相当于漏极区域的n+型的杂质区域57。并且，构成为，n+型的杂质区域52及p+型的接触区域53与相当于源极电极的第1电极58电连接，并且n+型的杂质区域57与相当于漏极电极的第2电极59电连接，进而，第1栅极电极56a和第2栅极电极56b分别与各个栅极配线连接，从而能够独立地控制施加的电压。
通过这样的构造，构成并联连接着沟槽栅构造的横型MOSFET和FWD的半导体装置。在该半导体装置中，沟槽栅构造的横型MOSFET，通过对第1栅极电极56a及第2栅极电极56b双方施加正电压，在位于栅极电极56的侧面的p型基区51形成沟道，由此，在第1电极58与第2电极59之间，进行沿衬底水平方向(横向)流过电流的动作。这样的构造的半导体装置，流过电流的方向与第1实施方式那样的衬底垂直方向(纵向)不同，但关于除此以外的基本动作与第1实施方式是同样的。
如以上说明，也可以将与第1实施方式同样的构造应用于沟槽栅构造的横型MOSFET。如果做成这样的构造，也能够得到与第1实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置，通过基本上与以往的具备沟槽栅构造的横型MOSFET的半导体装置的制造方法同样的方法形成，但关于第1栅极电极56a和第2栅极电极56b、以及绝缘膜55a的形成方法不同。例如，在将掺杂多晶硅图案化而将第1、第2栅极电极56a、56b同时形成之后，在将它们的上方用层间绝缘膜覆盖时，通过也进入到第1、第2栅极电极56a、56b之间而形成绝缘膜55a。这样，则能够制造图10A～图10B所示的沟槽栅构造的横型MOSFET。
(第6实施方式)
对本发明的第6实施方式进行说明。本实施方式的半导体装置是将与第2实施方式同样的构造应用到在第5实施方式中说明那样的沟槽栅构造的横型MOSFET而得的，关于本实施方式的半导体装置的基本构造，与第5实施方式是同样的，所以仅对与第5实施方式不同的部分进行说明。
图11A～图11C是表示有关本实施方式的具备沟槽栅构造的横型MOSFET及FWD的半导体装置的图，图11A是布局图，图11B是图11A的XIB－XIB的剖视图，图11C是图11A的XIC－XIC的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图11A～图11C所示，本实施方式的半导体装置，通过在单元内改变沟槽54的长度，用在不同的位置上改变了长度的第1、第2栅极电极56c、56d构成栅极电极56。第1栅极电极56c是作为过剩载流子注入抑制栅极发挥功能的，长度比第2栅极电极56d短，虽然从n+型的杂质区域52朝向n+型的杂质区域57侧延伸设置，但没有达到n型区域50，而是长度为，从隔着栅极绝缘膜55而与n+型的杂质区域52对置的部位开始到与p型基区51的中途位置对置的部位为止的长度。第2栅极电极56d是作为MOSFET驱动用栅极发挥功能的，长度为，从隔着栅极绝缘膜55而与n+型的杂质区域52对置的部位开始达到与n型区域50对置的部位为止的长度。
这样，在将栅极电极56做成了在不同的位置改变长度而形成的第1、第2栅极电极56c、56d的情况下，通过使第1栅极电极56c与在第5实施方式中说明的第1栅极电极56a同样地动作、并且使第2栅极电极56d与在第5实施方式中说明的第2栅极电极56b同样地动作，也能够得到与第5实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置，通过基本上与以往的具备沟槽栅构造的横型MOSFET的半导体装置的制造方法同样的方法形成，但通过掩模图案的设计，改变配置第1栅极电极56c和第2栅极电极56d的沟槽54的长度。关于其以外的工序，与以往的具备沟槽栅构造的横型MOSFET的半导体装置的制造方法是同样的。
(第7实施方式)
对本发明的第7实施方式进行说明。本实施方式的半导体装置是将与第1实施方式同样的构造应用于纵型IGBT而不是应用于纵型MOSFET而得的。关于本实施方式的半导体装置的基本构造与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图12是有关本实施方式的沟槽栅构造的纵型IGBT及FWD的剖视图。如该图所示，在本实施方式中，将半导体衬底1做成了将n+型杂质区域1a和p+型杂质区域1b例如交替地形成为条状的构造。n+型杂质区域1a和p+型杂质区域1b可以通过将半导体衬底1用n+型构成、通过离子注入等形成p+型杂质区域1b的方法、或者将半导体衬底1用p+型构成、通过离子注入等形成n+型杂质区域1a的方法等形成。
如果做成这样的构造，则能够通过n+型杂质区域1a和n－型漂移层2以及p型基区3和p+型接触区域5的PN结而构成FWD、通过p+型杂质区域1b、n－型漂移层2、p型基区3、n+型杂质区域4以及沟槽栅构造而构成纵型IGBT。
在这样的将沟槽栅构造的纵型IGBT与FWD并联连接的构造中，与第1实施方式同样，能够将栅极电极8做成具有第1、第2栅极电极8a、8b的双栅极构造，使第1栅极电极8a作为过剩载流子注入抑制栅极及IGBT驱动用栅极发挥功能，并且使第2栅极电极8b与第1栅极电极8a一起作为IGBT驱动用栅极发挥功能。由此，能够得到与第1实施方式同样的效果。
(第8实施方式)
对本发明的第8实施方式进行说明。本实施方式的半导体装置是将与第2实施方式同样的构造应用于纵型IGBT而不是应用于纵型MOSFET而得的。关于本实施方式的半导体装置的基本构造与第2实施方式是同样的，所以仅对与第2实施方式不同的部分进行说明。
图13是有关本实施方式的沟槽栅构造的纵型IGBT及FWD的剖视图。如该图所示，本实施方式也与第7实施方式同样，将半导体衬底1做成了将n+型杂质区域1a和p+型杂质区域1b例如交替地形成为条状的构造。
如果做成这样的构造，则能够通过n+型杂质区域1a和n－型漂移层2以及p型基区3和p+型接触区域5的PN结而构成FWD、通过p+型杂质区域1b、n－型漂移层2、p型基区3、n+型杂质区域4以及沟槽栅构造而构成纵型IGBT。
在这样的将沟槽栅构造的纵型IGBT与FWD并联连接的构造中，与第2实施方式同样，能够将栅极电极8做成具有在不同部位以不同的深度形成的第1、第2栅极电极8c、8d的构造，使第1栅极电极8c作为过剩载流子注入抑制栅极发挥功能，并且使第2栅极电极8d作为MOSFET驱动用栅极发挥功能。由此，能够得到与第2实施方式同样的效果。
(第9实施方式)
对本发明的第9实施方式进行说明。本实施方式的半导体装置是将与第5实施方式同样的构造应用于横型IGBT而不是应用于横型MOSFET而得的。关于本实施方式的半导体装置的基本构造与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图14A～图14C是表示有关本实施方式的具备沟槽栅构造的横型IGBT及FWD的半导体装置的图，图14A是布局图，图14B是图14A的XIVB－XIVB的剖视图，图14C是图14A的XIVC－XIVC的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图14A～图14C所示，本实施方式的半导体装置构成为，将杂质区域57沿与n+型杂质区域52相同的方向延伸设置、并且交替地形成有n+型的第1杂质区域57a和p+型的第2杂质区域57b。
如果做成这样的构造，则能够通过n+型的第1杂质区域57a和n型区域50以及p型基区51和p+型接触区域53的PN结而构成FWD、通过p+型的第2杂质区域57b、n型区域50、p型基区51、n+型的杂质区域52以及沟槽栅构造而构成横型IGBT。
通过这样的将沟槽栅构造的横型IGBT与FWD并联连接的构造，与第5实施方式同样，能够将栅极电极56做成具有第1、第2栅极电极56a、56b的双栅极构造，使第1栅极电极56a作为过剩载流子注入抑制栅极及IGBT驱动用栅极发挥功能，并且使第2栅极电极56b与第1栅极电极56a一起作为MOSFET驱动用栅极发挥功能。由此，能够得到与第5实施方式同样的效果。
(第10实施方式)
对本发明的第10实施方式进行说明。本实施方式的半导体装置是将与第6实施方式同样的构造应用到在第9实施方式中说明那样的沟槽栅构造的横型IGBT而得的，关于本实施方式的半导体装置的基本构造与第9实施方式是同样的，所以仅对与第9实施方式不同的部分进行说明。
图15A～图15C是表示有关本实施方式的具备沟槽栅构造的横型IGBT及FWD的半导体装置的图，图15A是布局图，图15B是图15A的XVB－XVB的剖视图，图15C是图15A的XVC－XVC的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图15A～图15C所示，本实施方式的半导体装置也将杂质区域57沿与n+型杂质区域52相同的方向延伸设置、并将杂质区域57做成了交替地形成有n+型的第1杂质区域57a和p+型的第1杂质区域57b的构造。并且，通过在单元内改变沟槽54的长度，将栅极电极56用在不同的位置上改变了长度的第1、第2栅极电极56c、56d构成。通过将这样的沟槽栅构造的横型IGBT和FWD并联连接的构造，与第6实施方式同样，能够使第1栅极电极56c作为过剩载流子注入抑制栅极发挥功能、并且使第2栅极电极56d作为IGBT驱动用栅极发挥功能。
这样，能够将使栅极电极56为在不同的位置上改变长度而形成的第1、第2栅极电极56c、56d的形态应用到沟槽栅构造的横型IGBT中。由此，能够得到与第6实施方式同样的效果。
(第11实施方式)
对本发明的第11实施方式进行说明。本实施方式的半导体装置是将与第1实施方式同样的构造应用到平面型的纵型MOSFET而得的，关于其他，与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图16是有关本实施方式的具备平面型的纵型MOSFET及FWD的半导体装置的剖视图。参照该图，对本实施方式的半导体装置进行说明。
如图16所示，在n+型的半导体衬底1之上形成有n－型漂移层2，在n－型漂移层2的表层部的规定区域形成有p型基区3，并且形成有构成源极区域的n+型杂质区域4及p+型接触区域5。这些p型基区3、n+型杂质区域4及p+型接触区域5以纸面垂直方向为长度方向而延伸设置，将相邻的p型基区3、n+型杂质区域4及p+型接触区域5隔开规定间隔配置，在其之间使n－型漂移层2的表面部分地露出。并且，将p型基区3中的位于n+型杂质区域4与表面露出的n－型漂移层2之间的部分的表面部作为沟道区域，在该沟道区域和n－型漂移层2的露出表面上隔着栅极绝缘膜7形成有栅极电极8。
栅极电极8沿沟道宽度方向(p型基区3等的长度方向)延伸设置，通过在沟道长度方向上被分割而构成第1、第2栅极电极8a、8b，通过配置在它们之间的绝缘膜11而被绝缘分离。第1栅极电极8a作为过剩载流子注入抑制栅极及MOSFET驱动用栅极发挥功能，从隔着栅极绝缘膜7而与n+型杂质区域4对置的部位形成到与p型基区3的中途位置对置部位。第2栅极电极8b作为MOSFET驱动用栅极发挥功能，形成为，从隔着栅极绝缘膜7与p型基区3的中途位置对置的部位达到与n－型漂移层2对置的部位。
并且，通过具备与n+型杂质区域4及p+型接触区域5电连接的相当于源极电极的第1电极9、并且在半导体衬底1的背面形成相当于漏极电极的第2电极10，构成本实施方式的半导体装置。
通过这样的构造，构成将平面型的纵型MOSFET与FWD并联连接的半导体装置。在该半导体装置中，平面型的纵型MOSFET，通过对第1栅极电极8a及第2栅极电极8b双方施加正电压，在位于栅极电极8的下方的p型基区3中形成沟道，由此进行在与n－型漂移层2的表面平行的方向上使电流在第1电极9与第2电极10之间流过的动作。这样，在本实施方式中，在将栅极电极8形成在衬底表面、将沟道形成在衬底表面这一点上与第1实施方式不同，但关于其以外的基本动作与第1实施方式是同样的。
如以上说明，也能够将与第1实施方式同样的构造应用到平面型的纵型MOSFET中。作为这样的构造，也能够得到与第1实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置通过基本上与以往的具备平面型的纵型MOSFET的半导体装置的制造方法同样的方法形成，但关于第1栅极电极8a和第2栅极电极8b及绝缘膜11的形成方法不同。例如在将掺杂多晶硅图案化而将第1、第2栅极电极8a、8b同时形成之后、用层间绝缘膜覆盖它们的上方时，通过也进入到第1、第2栅极电极8a、8b之间而形成绝缘膜11。如果这样，则能够制造图16所示的平面型的纵型MOSFET。
(第12实施方式)
对本发明的第12实施方式进行说明。本实施方式的半导体装置是将与第2实施方式同样的构造应用到在第11实施方式中说明那样的平面型的纵型MOSFET而得的。关于本实施方式的半导体装置的基本构造，与第11实施方式是同样的，所以仅对与第11实施方式不同的部分进行说明。
图17是表示有关本实施方式的具备平面型的纵型MOSFET及FWD的半导体装置的图。
如图17所示，本实施方式的半导体装置在不同的位置上设有作为过剩载流子注入抑制栅极发挥功能的单元、和作为MOSFET驱动用栅极发挥功能的单元。具体而言，在作为过剩载流子注入抑制栅极发挥功能的单元中，作为栅极电极8而具备从隔着栅极绝缘膜7而与n+型杂质区域4对置的部位形成到与p型基区3的中途位置对置的部位的第1栅极电极8c。此外，在作为MOSFET驱动用栅极发挥功能的单元中，作为栅极电极8而具备从隔着栅极绝缘膜7而与n+型杂质区域4对置的部位经过与p型基区3对置的部位并达到与n－型漂移层2对置的部位的第2栅极电极8d。
在这样使栅极电极8为在不同的位置上改变长度而形成的第1、第2栅极电极8c、8d的情况下，通过使第1栅极电极8c与在第2实施方式中说明的第1栅极电极8a同样动作、并且使第2栅极电极8d与在第2实施方式中说明的第2栅极电极8b同样动作，也能够得到与第2实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置通过基本上与第11实施方式的构造的具备平面型的纵型MOSFET的半导体装置的制造方法同样的方法形成，仅变更形成栅极电极8时的掩模图案就可以。
(第13实施方式)
对本发明的第13实施方式进行说明。本实施方式的半导体装置是将与第1实施方式同样的构造应用到平面型的横型MOSFET而得的。平面型的横型MOSFET的基本构造与在第5实施方式中说明的沟槽栅构造的横型MOSFET是同样的，所以仅对与第5实施方式不同的部分进行说明。
图18A～图18B是表示有关本实施方式的具备平面型的横型MOSFET及FWD的半导体装置的图，图18A是布局图，图18B是图18A的XVIIIB－XVIIIB的剖视图。图18A虽不是剖视图，但为了使图容易观察而部分地表示阴影。以下，参照该图对本实施方式的半导体装置进行说明。
如图18A～图18B所示，在n型区域50的表层部的规定区域形成有p型基区51，并且在该p型基区51内的规定区域形成有n+型的杂质区域52及p+型的接触区域53。
栅极电极56沿沟道宽度方向(p型基区51等的长度方向)延伸设置，通过在沟道长度方向上被分割而构成第1、第2栅极电极56a、56b，通过配置在它们之间的绝缘膜55a而被绝缘分离。第1栅极电极56a作为过剩载流子注入抑制栅极及MOSFET驱动用栅极发挥功能，从隔着栅极绝缘膜55而与n+型杂质区域52对置的部位形成到与p型基区51的中途位置对置的部位。第2栅极电极56b作为MOSFET驱动用栅极发挥功能，形成为，从隔着栅极绝缘膜55而与p型基区51的中途位置对置的部位达到与n型区域50对置的部位。
并且，通过具备与n+型的杂质区域52及p+型的接触区域53电连接的第1电极58、并且具备与从p型基区51、n+型杂质区域52及p+型接触区域53离开而形成的n+型杂质区域57电连接的第2电极59，构成本实施方式的半导体装置。
通过这样的构造，构成将平面型的横型MOSFET与FWD并联连接的半导体装置。在该半导体装置中，平面型的横型MOSFET，通过对第1栅极电极56a及第2栅极电极56b双方施加正电压，在位于栅极电极56的下方的p型基区51中形成沟道，由此进行在第1电极58与第2电极59之间沿衬底水平方向(横向)流过电流的动作，而关于其以外的基本动作与第1实施方式是同样的。
如以上说明，也能够将与第1实施方式同样的构造应用到平面型的横型MOSFET中。作为这样的构造，也能够得到与第1实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置通过基本上与以往的具备平面型的横型MOSFET的半导体装置的制造方法同样的方法形成，但关于第1栅极电极56a和第2栅极电极56b及绝缘膜55a的形成方法不同。例如在将掺杂多晶硅图案化而将第1、第2栅极电极56a、56b同时形成之后、用层间绝缘膜覆盖它们的上方时，通过也进入到第1、第2栅极电极56a、56b之间而形成绝缘膜55a。如果这样，则能够制造图18A～图18B所示的平面型的横型MOSFET。
(第14实施方式)
对本发明的第14实施方式进行说明。本实施方式的半导体装置是将与第2实施方式同样的构造应用到在第13实施方式中说明那样的平面型的横型MOSFET而得的。关于本实施方式的半导体装置的基本构造，与第13实施方式是同样的，所以仅对与第13实施方式不同的部分进行说明。
图19A～图19B是表示有关本实施方式的具备平面型的横型MOSFET及FWD的半导体装置的图，图19A是布局图，图19B是图19A的XIXB－XIXB的剖视图，图19C是图19A的XIXC－XIXC的剖视图。
如图19A～图19C所示，本实施方式的半导体装置在不同的位置上设有作为过剩载流子注入抑制栅极发挥功能的单元、和作为MOSFET驱动用栅极发挥功能的单元。具体而言，在作为过剩载流子注入抑制栅极发挥功能的单元中，作为栅极电极56而具备从隔着栅极绝缘膜55而与n+型杂质区域52对置的部位形成到与p型基区51的中途位置对置的部位的第1栅极电极56c。此外，在作为MOSFET驱动用栅极发挥功能的单元中，作为栅极电极56而具备从隔着栅极绝缘膜55而与n+型杂质区域52对置的部位经过与p型基区51对置的部位并达到与n型区域50对置的部位的第2栅极电极56d。
在这样使栅极电极56为在不同的位置上改变长度而形成的第1、第2栅极电极56c、56d的情况下，通过使第1栅极电极56c与在第2实施方式中说明的第1栅极电极56a同样动作、并且使第2栅极电极56d与在第2实施方式中说明的第2栅极电极56b同样动作，也能够得到与第2实施方式同样的效果。
另外，本实施方式那样的构造的半导体装置通过基本上与第13实施方式的构造的具备平面型的纵型MOSFET的半导体装置的制造方法同样的方法形成，仅变更形成栅极电极56时的掩模图案就可以。
(第15实施方式)
对本发明的第15实施方式进行说明。本实施方式的半导体装置采用仅在栅极电极8的一部分形成与第1实施方式同样的双栅极构造的形态，关于其他与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图20是有关本实施方式的具备沟槽栅构造的纵型MOSFET及FWD的半导体装置的剖视图。如该图所示，在本实施方式中，在纸面垂直方向上延伸设置的沟槽栅构造并列排列有多条。将它们中的一定比例作为双栅极构造的栅极电极8。例如，在图20的例子中，布局为，对于作为MOSFET驱动用栅极发挥功能的单栅极构造的栅极电极8，具有第1栅极电极8a及第2栅极电极8b的双栅极构造的栅极电极8的比例为3：1。
这样，也可以不将栅极电极8的全部做成双栅极构造、而仅将栅极电极8中的一部分做成双栅极构造。此外，在做成这样的构造的情况下，关于作为MOSFET驱动用栅极发挥功能的单栅极构造的栅极电极8，能够比双栅极构造的栅极电极8宽度窄，所以能够相应地实现集成化。由此，能够实现半导体装置的更小型化、或实现在以相同尺寸构成半导体装置的情况下流过的电流量的增加。
(第16实施方式)
对本发明的第16实施方式进行说明。本实施方式的半导体装置是将与第1实施方式同样的双栅极构造以栅极电极8没有绝缘膜11而构成的结构，关于其他与第1实施方式是同样的，所以仅对与第1实施方式不同的部分进行说明。
图21是有关本实施方式的具备沟槽栅构造的纵型MOSFET及FWD的半导体装置的剖视图。如该图所示，在本实施方式中，在第1栅极电极8a与第2栅极电极8b之间不具备绝缘膜11，而是将第1栅极电极8a和第2栅极电极8b用功函数不同的材料构成、基于它们的功函数差，使第1栅极电极8a作为过剩载流子注入抑制栅极发挥功能，并且使第2栅极电极8b与第1栅极电极8a一起作为MOSFET驱动用栅极发挥功能。
例如，第1栅极电极8a由p型掺杂的多晶硅构成，第2栅极电极8b由n型掺杂的多晶硅构成。在这样的情况下，如果对栅极电极8施加正的电压，则首先通过对第1栅极电极8a施加该电压，p型基区3在直到第1栅极电极8a的深度发生反型。因而，能够使第1栅极电极8a作为过剩载流子注入抑制栅极发挥功能。接着，如果使对栅极电极8施加的电压增加第1栅极电极8a与第2栅极电极8b之间的功函数差以上，则p型基区3在直到第2栅极电极8b的深度发生反型，形成沟道。由此，能够使MOSFET动作。因而，能够使第2栅极电极8b与第1栅极电极8a一起作为MOSFET驱动用栅极发挥功能。
这样，将第1栅极电极8a和第2栅极电极8b用功函数不同的材料构成，也能够得到与第1实施方式同样的效果。但是，关于第1栅极电极8a与第2栅极电极8b之间的功函数差，需要选择第1、第2栅极电极8a、8b的材料、以使第1栅极电极8a与第2栅极电极8b之间的功函数差比第1栅极电极8a与栅极绝缘膜7之间的功函数差小。即，假如第1栅极电极8a与栅极绝缘膜7之间的功函数差比第1栅极电极8a与第2栅极电极8b之间的功函数差小，则成为不对第2栅极电极8b施加电压、而将大致全部的栅极电压施加在第1栅极电极8a与栅极绝缘膜7之间。因此，选择第1、第2栅极电极8a、8b的材料，以使其满足该条件。
另外，这里对将第1栅极电极8a和第2栅极电极分别用p型掺杂或n型掺杂的多晶硅构成的情况进行了说明，但也可以通过功函数不同的两种金属材料构成第1、第2栅极电极8a、8b。
进而，也可以如图22所示的变形例那样，在第1、第2栅极电极8a、8b之间具备由与它们不同的材料构成的中间部件13。例如，第1栅极电极8a、中间部件13及第2栅极电极8b依次由p型掺杂的多晶硅、金属、n型掺杂的多晶硅等构成。在这样的形态的情况下，如果施加栅极电压，则成为以第1栅极电极8a→中间部件13→第2栅极电极8b的顺序施加栅极电压，通过控制该电压，能够使p型基区3中的形成反型层的位置直到第1栅极电极8a的深度、或直到第2栅极电极8b的深度。如果这样，也能够进行与图12所示的半导体装置同样的动作。另外，在做成这样的构造的情况下，第1栅极电极8a、中间部件13及第2栅极电极8b的材料不限于金属或半导体材料，是怎样的组合都可以。此外，在这样的结构中，也可以在第1、第2栅极电极8a、8b之间不仅具备1层的中间材料13、还层叠许多不同功函数的材料等。
(其他实施方式)
在上述第1实施方式中，在将栅极电极8做成双栅极构造的情况下，将第2栅极电极8b在沟槽6的长度方向的中途形成到衬底表面。但是，这不过示出了栅极电极8的引出方式的一例，也可以为其他构造。例如，也可以如图23所示的沟槽栅构造的立体示意图所示那样，在沟槽6的长度方向前端位置上将第2栅极电极8b形成到衬底表面、在该位置将栅极配线引出、或者在该位置形成焊盘。
图24是表示将第2栅极电极8b如图6所示那样在沟槽6的长度方向的中途形成到衬底表面的情况下、及如图23所示那样在沟槽6的长度方向前端位置上形成到衬底表面的情况下的半导体装置的布局例的立体图。如该图所示，在构成半导体装置的芯片的中央位置形成有焊盘40，并且在芯片的端部形成有焊盘41。
如图6所示，在沟槽6的长度方向的中途将第2栅极电极8b形成到衬底表面的情况下，将图24所示的焊盘40作为与第2栅极电极8b连接的部件使用，将焊盘41作为与第1栅极电极8a连接的部件使用。此外，如图23所示，在沟槽6的长度方向前端位置上将第2栅极电极8b形成到衬底表面的情况下，将图24所示的焊盘40作为与第1栅极电极8a连接的部件使用，将焊盘41作为与第2栅极电极8b连接的部件使用。
此外，在第2～第4实施方式中，对使沟槽栅构造为条状的情况、即将第1栅极电极8c、8e、8g和第2栅极电极8d、8f、8h布局为条状的情况进行了说明。但是，这些只不过表示单纯的一例，可以做成各种布局。图25是表示有关第2实施方式的第1、第2栅极电极8c、8d的布局例的立体图。如该图所示，可以做成将第2栅极电极8d配置为条状、并将第1栅极电极8d部分地配置在第2栅极电极8d之间那样的结构。
图26是表示如上述那样做成将第1栅极电极8c部分地配置在第2栅极电极8d之间那样的结构的情况下的半导体装置的布局例的立体图。如该图所示，在构成半导体装置的芯片的中央位置形成有焊盘40，并且在芯片的端部形成有焊盘41。
在如图25那样做成将第1栅极电极8c部分地配置在第2栅极电极8d之间那样的结构的情况下，将焊盘40作为与第1栅极电极8c连接的部件使用，将焊盘41作为与第2栅极电极8d连接的部件使用。另外，这里作为第2实施方式的半导体装置而进行了说明，但在第3、第4实施方式中也可以采用同样的布局。
此外，在上述各实施方式中，以使第1导电型为n型、使第2导电型为p型的n沟道型的MOSFET为例进行了说明，但对于使各构成要素的导电型反型的p沟道型的MOSFET也能够采用本发明。
此外，在上述第2～第4实施方式中，以将构成MOSFET驱动用栅极和过剩载流子注入抑制栅极的栅极电极8彼此相邻配置、且将它们以1：1的比例形成的布局为例进行了说明，但这不过是举出了单纯的一例，也可以为其他布局。图27A～图27C是表示其他布局例的立体布局图。另外，在图27A～图27C中，仅图示了栅极电极8的布局。此外，图27虽不是剖视图，但为了容易观看图而方便地将栅极电极8用阴影表示。
也可以如图27A所示那样做成以下布局：每配置多条(在本图中是两条)构成MOSFET驱动用栅极的栅极电极8d、8f、8h而配置1条构成过剩载流子注入抑制栅极的栅极电极8c、8e、8g。如果这样，则与将构成MOSFET驱动用栅极和过剩载流子注入抑制栅极的栅极电极8以1：1的比例形成的情况相比，能够增加作为MOSFET动作的部分的面积。
此外，也可以如图27B所示那样做成以下布局：使构成过剩载流子注入抑制栅极的栅极电极8c、8e、8g部分地集中到多条并列排列的栅极电极8中的中央部分等、使在其以外的部位为构成MOSFET驱动用栅极的栅极电极8d、8f、8h。
进而，也可以如图27C所示那样做成以下布局：将构成MOSFET驱动用栅极的栅极电极8d、8f、8h多条并列地排列、仅在中央部在其之间部分地具备构成过剩载流子注入抑制栅极的栅极电极8c、8e、8g、在其以外的部位仅为构成MOSFET驱动用栅极的栅极电极8d、8f、8h。
同样，在将在第15实施方式中说明的单栅极构造和双栅极构造的栅极电极8两者都形成的情况下，也能够采用图27A～图27C所示的构造。即，可以将图27A～图27C所示的构成过剩载流子注入抑制栅极的栅极电极8c、8e、8g的位置作为双栅极构造的栅极电极8、将构成MOSFET驱动用栅极的栅极电极8d、8f、8h的位置作为单栅极构造的栅极电极8。
另外，这里对图27A～图27C所示的布局进行了说明，但当然也可以是图27A～图27C以外的布局。
此外，对于作为上述绝缘栅构造的半导体开关元件而采用纵型或横型及平面型的MOSFET的半导体装置，也能够采用超结构造。
图28是对于在第1实施方式中说明的具有纵型MOSFET的半导体装置、在纵型MOSFET中采用超结构造的图。具体而言，在n－型漂移层2内形成沟槽而埋入p－型层、或者在n－型漂移层2的生长中将p型杂质分为多个阶段进行离子注入，从而具备n－型列(column)2a和p－型列2b交替地重复的超结构造。这样，对于为超结构造的情况，通过做成与第1实施方式同样的沟槽栅构造，也能够得到与第1实施方式同样的效果。另外，这里说明了对第1实施方式采用超结构造的情况，但当然对于采用其他MOSFET的半导体装置也能够采用超结构造。
此外，在上述各实施方式中，作为绝缘栅构造的半导体开关元件，以纵型或横型及平面型的MOSFET或IGBT为例进行了说明，但对于其他构造的MOSFET或IGBT、例如凹型等的任一种半导体开关元件都能够采用本发明。此外，在上述第1～第14实施方式中，以MOSFET为例，但也可以构成同样的构造的IGBT。即，将半导体衬底1通过n+型杂质区域1a和p+型杂质区域1b构成、将杂质区域57通过n+型第1杂质区域57a和p+型第2杂质区域57b构成就可以。进而，在上述各实施方式中，对将绝缘栅构造的半导体开关元件和FWD一芯片化的构造进行了说明，但只要是将它们并联连接的构造的半导体装置，则并不限于将绝缘栅构造的半导体开关元件和FWD一芯片化的结构，对于形成于不同芯片的半导体装置也能够采用本发明。
另外，在IGBT的情况下，在将IGBT和FWD用不同芯片构成的情况下，在半导体衬底1不需要形成n+型杂质区域1a，在杂质区域57不需要形成n+型第1杂质区域57a。
图29是将沟槽构造的纵型IGBT和FWD用不同芯片构成的情况下的示意剖视图。此外，图30是将沟槽构造的纵型MOSFET和FWD用不同芯片构成的情况下的剖视图。
如这些图所示，在形成有纵型IGBT或纵型MOSFET的芯片中，通过与上述各实施方式同样的构造构成纵型IGBT或纵型MOSFET。即，在p+型或n+型的半导体衬底1之上形成n－型漂移层2和p型基区3，在p型基区3的表层部形成有n+型杂质区域4。并且，在沟槽6内隔着栅极绝缘膜7形成栅极电极8，还形成有隔着n+型杂质区域4及p+型接触区域5与p型基区3连接的第1电极9及与半导体衬底1电连接的第2电极10。
在形成有FWD的芯片中，通过构成第1导电型层的n型阴极层60和形成在其上的构成第2导电型层的p型阳极层61构成PN结。此外，对p型阳极层61电连接构成阳极电极的第1电极62，并且对n型阴极层60电连接构成阴极电极的第2电极63。进而，在p型阳极层61的表层部形成有比n型阴极层60杂质浓度高的构成第1杂质区域的n+型杂质区域64，并形成有从该n+型杂质区域64达到p型阳极区域61的沟槽65。并且，在沟槽65内隔着栅极绝缘膜66形成有构成第1栅极电极的栅极电极67。
通过这样的构造，能够将FWD形成于不同芯片。并且，通过将各芯片的相互的第1电极9、62电连接、并且将相互的第2电极10、63电连接，从而构成将以不同芯片构成的纵型IGBT或纵型MOSFET与FWD并联连接的半导体装置。这样，也可以将纵型IGBT或纵型MOSFET与FWD用不同芯片构成。
在将纵型IGBT与FWD用不同芯片构成的情况下，由于纵型IGBT不进行恢复，所以在FWD中需要过剩载流子注入抑制栅极。因而，通过对形成FWD的芯片形成构成过剩载流子注入抑制栅极的栅极电极67，能够得到与第1实施方式等同样的效果。此外，在形成纵型MOSFET和FWD的情况下，在将它们一芯片化的构造中，与使纵型MOSFET与FWD为不同芯片的情况相比，不论如何FWD的性能都变差。因此，也可以将FWD用与纵型MOSFET不同的芯片构成而将FWD外装。
另外，这里对将FWD相对于沟槽构造的纵型IGBT或纵型MOSFET以不同芯片构成的情况进行了说明，但并不限于沟槽构造，也可以将FWD相对于平面型的纵型IGBT或纵型MOSFET以不同芯片构成。此外，并不限于纵型IGBT或纵型MOSFET，可以说对于横型IGBT或横型MOSFET也是同样的。
此外，关于在第3、第4实施方式中说明的图7、图9所示的半导体装置，也可以将纵型IGBT与FWD以不同芯片构成。图31及图32是对于第3、第4实施方式将沟槽构造的纵型MOSFET与FWD用不同芯片构成的情况下的示意剖视图。
在图31所示的半导体装置中，关于形成有纵型MOSFET的芯片，做成了与图30同样的构造，关于形成有FWD的芯片，做成了与图30大致同样的构造，但过剩载流子注入抑制栅极的构造不同。即，对于栅极绝缘膜66，比n型阴极层60的上部深，并且，将比n型阴极层60的上部浅的位置作为中间位置、在比该中间位置深的第1部分66a和浅的第2部分66b中厚度不同、在第1部分66a中使厚度比第2部分66b厚。通过做成这样的构造，能够将进行与第3实施方式同样的动作的半导体装置的纵型MOSFET和FWD用不同芯片构成。
此外，图32所示的半导体装置中，关于形成有纵型MOSFET的芯片也做成了与图30同样的构造，关于形成有FWD的芯片也做成了与图30大致同样的构造，但在过剩载流子注入抑制栅极的周围，p型阳极层61的构造不同。即，将比该p型阳极层61的上部深且比n型阴极侧60的上部浅的位置作为中间位置，位于沟槽65的侧面的p型阳极层61的杂质浓度在比该中间位置浅的第1区域61a和深的第2区域61b中不同，在第2区域61b中使杂质浓度比第1区域61a浓。通过做成这样的构造，能够将进行与第4实施方式同样的动作的半导体装置的纵型MOSFET和FWD用不同芯片构成。
(第17实施方式)
对本发明的第17实施方式进行说明。在本实施方式中，对在单元区域中形成有n沟道型的纵型MOSFET和FWD的半导体装置100进行说明。图33是有关本实施方式的半导体装置100的剖视图。图34是图33所示的半导体装置100的上面布局图。以下，基于这些图对本实施方式的半导体装置100的构造进行说明。
图33所示的半导体装置100如图34所示那样，构成为具备形成有纵型MOSFET及FWD的单元区域R1、和形成有将单元区域R1包围的外周耐压构造的外周区域R2，但在图33中仅表示了单元区域R1。关于半导体装置100中的、单元区域R1以外的构造，与以往是同样的，所以这里仅对单元区域R1进行说明。
半导体装置100使用由杂质浓度为高浓度的硅等半导体材料构成的n+型衬底(第1导电型半导体层)101而形成。在n+型衬底101的表面上，依次形成有杂质浓度比n+型衬底101低浓度的n－型漂移层102、和杂质浓度设定得较低的p型基区103。进而，在n－型漂移层102，等间隔地形成有达到p型基区103的下方位置的p型体层103a。该p型体层103a用来构成体二极管的阳极，该体二极管构成FWD，p型体层103a将一方向、具体而言将图33的纸面垂直方向作为长度方向而延伸设置。
此外，在p型基区103的表层部，具备杂质浓度为比n－型漂移层102高浓度的相当于源极区域的n+型杂质区域(第1导电型杂质区域)104，并且形成有杂质为比p型基区103高浓度的p+型接触区域105。并且，形成有距衬底表面侧为相同的深度的多个沟槽106，以覆盖该沟槽106的内壁面的方式形成有栅极绝缘膜107，并且在该栅极绝缘膜107的表面具备由掺杂多晶硅构成的栅极电极108。由这些沟槽106、栅极绝缘膜107及栅极电极108构成的沟槽栅构造，例如如图34所示那样，为将沟槽106在相同方向上排列多条而形成的条状的布局。
这里，栅极电极108设有两种，一种为纵型MOSFET的驱动用栅极电极108a，另一种为二极管用栅极电极108b。
驱动用栅极电极108a形成在没有形成p型体层103a的区域，配置驱动用栅极电极108a的沟槽(第1沟槽)106a构成为，从衬底表面侧贯通n+型杂质区域104及p型基区103而达到n－型漂移层102。因此，如果对驱动用栅极电极108a施加栅极电压，则在位于栅极电极108a的侧面的p型基区103中形成反型层，能够以该反型层为沟道使n+型杂质区域104与n－型漂移层102导通。
二极管用栅极电极108b形成在形成有p型体层103a的区域，配置二极管用栅极电极108b的沟槽(第2沟槽)106b比p型体层103a浅，且底部位于p型体层103a内从而成为没有达到n－型漂移层102的构造。因此，如果对二极管用栅极电极108b施加栅极电压，则在位于栅极电极108b的侧面的p型基区103中形成反型层，但n+型杂质区域104与n－型漂移层102不导通。
驱动用栅极电极108a和二极管用栅极电极108b分别独立地被进行电压施加。关于这些驱动用栅极电极108a和二极管用栅极电极108b的形成比例是任意的，但在本实施方式中，通过将驱动用栅极电极108a和二极管用栅极电极108b交替地依次布局，使形成比例为1：1。
此外，以覆盖栅极电极108的方式形成由氧化膜等构成的层间绝缘膜(未图示)，在该层间绝缘膜之上，除了相当于源极电极的表面电极109以外，还形成有驱动用栅极配线110a及二极管用栅极配线110b。并且，通过层间绝缘膜，将表面电极109、驱动用栅极配线110a及二极管用栅极配线110b绝缘，并且将它们分别与MOSFET的希望部位电连接。具体而言，表面电极109通过形成于层间绝缘膜的接触孔而与n+型杂质区域104及p+型接触区域105电连接。此外，驱动用栅极配线110a及二极管用栅极配线110b也通过形成于层间绝缘膜的接触孔而分别与驱动用栅极电极108a及二极管用栅极电极108b电连接。
另外，使单元区域R1的大致整个区域为表面电极109，将驱动用栅极配线110a及二极管用栅极配线110b避开表面电极109而布局。例如，驱动用栅极配线110a和二极管用栅极配线110b在单元区域R1的周围引绕，如图34所示那样，对配置在纸面右上的角部的驱动用栅极焊盘111a和二极管用栅极焊盘111b分别电连接。
在此情况下，如果做成例如图35所示的配线引出构造的示意图的构造，则配线布局变得容易。即，关于驱动用栅极配线110a，连接到各驱动用栅极电极108a的长度方向的一端侧，并引绕到驱动用栅极焊盘111a。此外，关于二极管用栅极配线110b，连接到各二极管用栅极电极108b的长度方向的另一端侧，并引绕到二极管用栅极焊盘111b。即，将各配线110a、110b在芯片上向不同的方向引出。如果这样，则在单元区域R1的外周，可以不做成将驱动用栅极配线110a和二极管用栅极配线110b双方重叠配置的布局，能够使配线布局变得容易。
进而，在n+型衬底101中的与n－型漂移层2相反侧的面形成有相当于漏极电极的背面电极112。在图33中，仅图示了在两个单元的纵型MOSFET之间具备1个单元的FWD的部分，但通过将这样的纵型MOSFET及FWD多个单元交替地排列而构成图34的布局的单元区域R1。
通过这样的构造，构成具备纵型MOSFET和FWD的半导体装置100，该纵型MOSFET，通过在位于沟槽106的侧面的p型基区103中形成反型层，使电流通过n+型杂质区域104与n－型漂移层102及n+型衬底101流过源极－漏极间，该FWD利用在构成阳极的p型体层103a与构成阴极的n－型漂移层102之间形成的PN结。
接着，对具备如上述那样构成的纵型MOSFET及FWD的半导体装置100的动作进行说明。
首先，对在上述结构的半导体装置100中具备的纵型MOSFET及FWD的基本动作进行说明。
(1)如果将表面电极109接地并对背面电极112施加正的电压，则形成在p型体层103a与n－型漂移层102之间的PN结为反电压状态。因此，当对各栅极电极108a、108b不施加电压而为截止的状态时，在上述PN结中形成耗尽层，将源极－漏极间的电流切断。
(2)接着，在将纵型MOSFET导通时，在将表面电极109接地并对背面电极112施加正的电压的状态下，通过对驱动用栅极电极108a施加正的电压而成为导通的状态。由此，在驱动用栅极电极108a的周边，在p型基区103中的与沟槽106相接的部分形成反型层，将其作为沟道而在源极－漏极间流过电流。
(3)在使FWD进行二极管动作时，对表面电极109施加正的电压并将背面电极12接地，并且将向各栅极电极108a、108b的电压施加停止而成为截止的状态。由此，在p型基区103中不形成反型层，因此形成在源极－漏极间的FWD进行二极管动作。
这样，在如本实施方式那样构成的半导体装置中，能够将纵型MOSFET切换为导通或截止状态、或使FWD进行二极管动作。并且，通过使用这样的构造的半导体装置，进行用来同时实现回流损失的降低和恢复损失的降低的控制。
关于该控制方法，使用采用本实施方式的半导体装置100的电路例进行说明。图36是表示采用本实施方式的半导体装置100的逆变器电路的一例的电路图。图37是表示逆变器电路中的半导体装置100的动作的时序图。在图37中，+V1和+V2既可以是相同的电压，也可以是对应于性能的不同的电压。此外，在XXXVIIA处，在MOS1即将再次导通之前(即在MOS2即将进行恢复动作之前)，使FWD2导通。在XXXVIIB处，MOS1的再导通和FWD2的截止根据需要也可以重叠(overlap)。图38A～图38F是逆变器电路的动作说明图和表示此时的半导体装置100内的状态的剖视图，与图37中的状态(1)～(4)对应。这里，在图38C及图38D中，表示通过载流子注入带来的二极管动作，在图38E及图38F中，表示通过反型层的形成、容易地进行电子的抽取、空穴(hole)消失。
如本实施方式那样构成的半导体装置100例如如图36所示那样串联连接两个，在用来驱动感应负载120的半桥电路中使用。并且，通过切换分别设置在两个半导体装置100中的纵型MOSFET的导通或截止，切换从直流电源121对感应负载120供给的电流的方向，由此驱动感应负载120。在以下的说明中，将设置在构成半桥电路的两个半导体装置100中上侧(highside)的半导体装置100中的纵型MOSFET、FWD称作MOS1、FWD1，将设置在下侧(low side)的半导体装置100中的纵型MOSFET、FWD2称作MOS2、FWD2，以将MOS1从导通的状态切换为截止、并再次切换为导通状态时的控制方法为例进行说明。另外，关于图38A～图38F中的半导体装置100内的状态，对下侧的半导体装置100进行了图示。
首先，作为图37中的状态(1)，为对MOS1的驱动用栅极电极108a施加正的电压(+V1)、对MOS2的驱动用栅极电极108a及各FWD1、FWD2的二极管用栅极电极108b不施加栅极电压的状态。此时，MOS1导通，基于来自电源121的供给，以图38A～图38F的箭头所示的路径对感应负载120流过电流。并且，由于在MOS2的p型体层103a与n－型漂移层102之间形成的PN结为反电压状态，所以如图38A～图38F中所示那样，在上述PN结中形成耗尽层，源极－漏极间的电流被切断。
接着，作为图37中的状态(2)，停止对MOS1的驱动用栅极电极108a的正电压的施加而使MOS1截止。此时，由于在感应负载20中要使之前流过的电流持续流过，所以以图38A～图38F中的箭头所示的路径、即通过FWD2的路径而流过感应电流。因此，基于由流过感应电流所带来的感应负载120的两端的电位差，FWD2导通，在下侧的半导体装置100内，进行通过载流子注入带来的二极管动作，成为存在电子和空穴的状态。
因此，作为图37中的状态(3)，在将MOS1导通后经过规定时间后，并且在作为之后的图37中的状态(4)而即将再次使MOS1导通之前，在保持使MOS1、MOS2截止的状态下，对FWD2的二极管用栅极电极108b施加正的电压(+V2)。于是，p型基区103内的电子被吸引到FWD2的二极管用栅极电极108b的周边，在沟槽106的侧面中的与二极管用栅极电极108b对应的部位形成反型层。因此，通过反型层，电子被抽取到表面电极109。此外，空穴也与电子复合而能够容易地消失。因而，能够降低向FWD2的载流子的注入效率、降低恢复时的损失。
如以上说明，本实施方式的半导体装置100使用相同深度的沟槽6形成用来驱动纵型MOSFET的驱动用栅极电极108a和用来在FWD侧形成反型层的二极管用栅极电极108b。并且，关于二极管用栅极电极108b，在形成有p型体层103a的区域中形成，构成为配置二极管用栅极电极108b的沟槽106b不达到n－型漂移层102的构造。
使用这样的构造的半导体装置100，在MOS1截止后即将再次被切换为导通之前，通过对二极管用栅极电极108b施加正的电压而形成反型层，从而使载流子的注入效率降低。因而，即使不需要不同深度的沟槽栅极，也能够同时实现回流损失的降低和恢复损失的降低。
此外，这样的构造的半导体装置100基本上可以通过与以往的一般的将纵型MOSFET和FWD单芯片化的半导体装置同样的制造方法来制造，但由于使沟槽106a、106b为相同的深度，所以可以将它们用同一工序形成。因此，还能够实现半导体装置100的制造工序的简单化。
另外，这里，将对MOS1的驱动用栅极电极108a施加的电压作为+V1、将对FWD2的二极管用栅极电极108b施加的电压作为+V2而进行了说明，但这些V1、V2既可以是相同的电压也可以是对应于纵型MOSFET或FWD的性能的不同的电压。此外，如图37所示，使将MOS1再次导通的期间和将FWD2截止的期间重叠，但关于它只要根据需要设置就可以，也可以不重叠。
(第18实施方式)
对本发明的第18实施方式进行说明。本实施方式的半导体装置是对第17实施方式采用超结构造而得的，关于其他与第17实施方式是同样的，所以仅对与第17实施方式不同的部分进行说明。
图39是有关本实施方式的形成有纵型MOSFET及FWD的半导体装置的剖视图。如该图所示，对n－型漂移层102形成p型列130，构成由n－型漂移层102中的被p型列130所隔的部分的n型列131、和p型列130带来的超结构造。p型列130及n型列131以纸面垂直方向为长度方向而延伸设置，通过交替地排列而成为条状。使p型列130的形成位置与p型体层103a一致。
这样，也可以对半导体装置100采用超结构造。通过采用这样的超结构造，能够得到希望的耐压并进一步降低导通电阻。
另外，在采用本实施方式中说明那样的超结构造的情况下，若在二极管用栅极电极108b的下方形成有p型列130，则可以做成二极管用栅极电极108b不与n－型漂移层102相接的构造。因此，在采用超结构造的情况下，即使没有p型体层103a，通过对二极管用栅极电极108b施加正的电压而形成反型层，也能使载流子的注入效率下降。因而，与上述各实施方式同样，即使不需要不同深度的沟槽栅极，也能够同时实现回流损失的降低和恢复损失的降低。
(第19实施方式)
对本发明的第19实施方式进行说明。本实施方式的半导体装置100也是对第17实施方式采用超结构造而得的，关于其他与第17实施方式是同样的，所以仅对与第17实施方式不同的部分进行说明。
图40是有关本实施方式的形成有纵型MOSFET及FWD的半导体装置100的剖视图。如该图所示，本实施方式也具备由n型列131和p型列130形成的超结构造。但是，不使p型列131的形成位置与p型体层103a的形成位置一致，而使其与形成位置与p型体层103a一致的栅极电极108的两旁邻接的栅极电极108的形成位置一致。
在这样的构造的半导体装置100的情况下，栅极电极108中的与p型体层103a及p型列130形成位置一致的栅极电极108为二极管用栅极电极108，形成在没有形成p型体层103a及p型列130的位置的栅极电极108为驱动用栅极电极108a。并且，半导体装置100中的形成有二极管用栅极电极108b的部分作为FWD发挥功能，形成有驱动用栅极电极108a的部分作为纵型MOSFET发挥功能。
这样，也可以将二极管用栅极电极108b对应于p型体层103a及p型列130双方而形成。在这样的情况下，驱动用栅极电极108a与二极管用栅极电极108b的形成比例不为1：1，但关于该形成比例是能够任意设定的值，所以不会有特别的问题。
(第20实施方式)
对本发明的第20实施方式进行说明。本实施方式的半导体装置100是代替在第17实施方式中说明的纵型MOSFET而具备纵型IGBT的结构，关于其他与第17实施方式是同样的，所以仅对与第17实施方式不同的部分进行说明。
图41是有关本实施方式的形成有纵型IGBT及FWD的半导体装置100的剖视图。如该图所示，在本实施方式中，代替在第17实施方式中说明的n+型衬底101而在n－型漂移层102的背面侧具备相当于集电极区域的p+型杂质层(第2导电型半导体层)141和相当于阴极区域的n+型杂质层(第1导电型半导体层)142。这样构成的本实施方式的半导体装置100的n+型杂质区域104起到作为发射极区域的作用，为并联连接纵型IGBT和FWD的构造。
这样，如果将半导体装置100做成具备纵型IGBT和FWD的构造，也可以通过在与p型体层103a对应的位置形成二极管用栅极电极108b、使沟槽106b不与n－型漂移层102相接的构造，得到与第17实施方式同样的效果。
(其他实施方式)
此外，在上述各实施方式中，以使第1导电型为n型、第2导电型为p型的n沟道型的纵型MOSFET或纵型IGBT为例进行了说明，但对于使各构成要素的导电型反型的p沟道型的纵型MOSFET或纵型IGBT也能够采用本发明。
此外，对于在上述各实施方式中说明的半导体装置100的详细结构，可以适当地设计变更。例如，如在上述第17实施方式中说明那样，采用将驱动用栅极焊盘111a和二极管用栅极焊盘111b排列配置在芯片的1个角部的构造。但是，这样的布局也不过是表示单纯的一例，例如如图42所示的上面布局图那样，也可以采用将驱动用栅极焊盘111a和二极管用栅极焊盘111b分别配置在芯片的对角的位置那样的布局。
进而，也可以使由二极管用栅极电极108b形成反型层时的阈值比由驱动用栅极电极108a形成反型层时的阈值低。如果这样，则能够利用二极管用栅极电极108b的附近来容易地形成许多反型层，所以能够容易地进行载流子的抽取。此外，关于用来对各栅极电极108施加电压的栅极驱动电路侧，也由于能够减小向二极管用栅极电极108b的施加电压，所以能够减轻电路负担。
上述公开包括以下的形态。
按照本公开的第一技术方案，半导体装置具有绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件由以下部分构成：第1导电型的漂移层；第2导电型的基区，配置在上述第1导电型的漂移层上；第1导电型的元件侧第1杂质区域，配置在上述基区的表层部，配置为隔着该基区从上述漂移层离，且比上述漂移层杂质浓度高；元件侧栅极电极，隔着栅极绝缘膜配置于夹在上述第1杂质区域与上述漂移层之间的上述基区；第1导电型或第2导电型的第2杂质区域，与上述漂移层接触，比该漂移层杂质浓度高，与上述基区分离地配置；元件侧第1电极，与上述元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。半导体开关元件，在上述基区中的、位于隔着上述栅极绝缘膜而与上述栅极电极相反侧的部分中形成反型的沟道。半导体开关元件通过该沟道在上述元件侧第1电极与上述元件侧第2电极之间流过电流。续流二极管由以下部分构成：第1导电型层；第2导电型层，配置在上述第1导电型层上；二极管侧第1电极，连接在上述第2导电型层侧；二极管侧第2电极，连接在上述第1导电型层侧。续流二极管提供由上述第1导电型层和上述第2导电型层形成的PN结。续流二极管，在上述二极管侧第1电极与上述二极管侧第2电极之间流过电流。上述半导体开关元件与上述续流二极管并联连接。上述续流二极管还具有：第1导电型的二极管侧第1杂质区域，配置在上述第2导电型层的表层部，比上述第1导电型层杂质浓度高；二极管侧栅极电极，隔着栅极绝缘膜配置于夹在该第1杂质区域与上述第1导电型层之间的上述第2导电型层。上述二极管侧栅极电极具有第1栅极电极。第1栅极电极提供过剩载流子注入抑制栅极。当对该二极管侧栅极电极施加栅极电压时，第1栅极电极在上述第2导电型层的一部分中形成沟道。上述第2导电型层的一部分配置在上述二极管侧第1杂质区域与从上述二极管侧第1杂质区域朝向上述第1导电型层的中途的规定位置之间。
上述半导体装置具备第1栅极电极，当施加栅极电压时，通过在第2导电型层中的、从第1杂质区域侧到朝向隔着第2导电型层而位于与第1杂质区域相反侧的第1导电型层的中途位置形成沟道，能够做成过剩载流子注入抑制栅极。由此，当从使FWD进行二极管动作的定时向使半导体开关元件导通的定时切换时，能够抑制注入过剩载流子而减少存在于第2导电型层内的过剩载流子，能够降低恢复损失。此外，由于通过仅对第1栅极电极施加栅极电压而形成反型层、对第2栅极电极不施加任何电压而能够实现恢复损失的降低，所以即使对第2栅极电极施加由干扰带来的栅极电压，也不易超过使半导体开关元件开启的阈值。因而，能够做成不易发生干扰带来的自开启的构造的半导体装置。
作为代替方案，上述半导体开关元件和上述续流二极管可以配置在1个芯片中。上述漂移层是上述第1导电型层。上述基区是上述第2导电型层。元件侧第1电极是二极管侧第1电极；元件侧第2电极是二极管侧第2电极。元件侧第1杂质区域是二极管侧第1杂质区域。元件侧栅极电极是二极管侧栅极电极。
进而，可以是，上述第1栅极电极隔着上述栅极绝缘膜从上述元件侧第1杂质区域配置到上述基区的中途的规定位置。这样的构造能够通过双栅极构造来实现。
作为代替方案，上述元件侧栅极电极可以具有第2栅极电极。第2栅极电极隔着上述栅极绝缘膜从上述基区的中途的规定位置配置到上述漂移层。当将栅极电压施加到上述元件侧栅极电极时，上述第1栅极电极及上述第2栅极电极作为半导体开关元件驱动用栅极发挥功能。半导体开关元件驱动用栅极在上述基区中形成将上述元件侧第1杂质区域与上述漂移层连接的沟道。
进而，半导体装置可以还具有从上述元件侧第1杂质区域贯通上述基区并达到上述漂移层的沟槽。上述第1栅极电极和上述第2栅极电极以在它们之间夹着绝缘膜的方式配置在上述沟槽内，提供双栅极类型沟槽栅构造。上述半导体开关元件具有沟槽栅构造。
进而，上述第2杂质区域可以是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。上述半导体开关元件在上述基区中的位于上述沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型MOSFET。
作为代替方案，上述第2杂质区域可以是还含有第2导电型部分的半导体衬底。上述漂移层配置在上述半导体衬底上。上述半导体开关元件在上述基区中的位于上述沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型IGBT。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部，并与上述基区分离。上述沟槽沿与上述漂移层的表面平行的方向延伸设置。上述沟槽从上述第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述沟槽的侧面的部分形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的横型MOSFET。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域还包括第2导电型部分。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离。上述沟槽沿与上述漂移层的表面平行的方向延伸设置。上述沟槽从上述第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述沟槽的侧面的部分形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的横型IGBT。
作为代替方案，上述第2杂质区域可以是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。在上述基区中的位于上述元件侧第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在上述基区的表面部分，沿与上述半导体衬底的平面方向平行的横向形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的平面型的纵型MOSFET。
作为代替方案，上述第2杂质区域可以是还包括第2导电型部分的半导体衬底。上述漂移层配置在上述半导体衬底上。在上述基区中的位于上述第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在上述基区的表面，沿与上述半导体衬底的平面方向平行的横向形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的平面型的纵型IGBT。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离。在上述基区中的位于上述第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在与上述第1栅极电极及上述第2栅极电极对置的上述基区的表面部分，在与上述漂移层的表面平行的横向上形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的方向流过电流的平面型的横型MOSFET。
作为代替方案，上述基区也可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离。在上述基区中的位于上述第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在与上述第1栅极电极及上述第2栅极电极对置的上述基区的表面，在与上述漂移层的表面平行的横向上形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的方向流过电流的平面型的横型IGBT。
作为代替方案，上述元件侧栅极电极可以具有第2栅极电极。上述第1栅极电极与第2栅极电极分离。上述第2栅极电极隔着上述栅极绝缘膜从上述第1杂质区域配置到上述漂移层。在将栅极电压施加到上述元件侧栅极电极时，上述第2栅极电极作为半导体开关元件驱动用栅极发挥功能。半导体开关元件驱动用栅极对上述基区形成将上述第1杂质区域与上述漂移层连接的沟道。
进而，半导体装置可以还具有：第1沟槽，从上述元件侧第1杂质区域达到上述基区；以及第2沟槽，从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。上述第1栅极电极配置在上述第1沟槽内，第2栅极电极配置在与第1沟槽不同的第2沟槽内，提供沟槽栅构造。上述半导体开关元件具有沟槽栅构造。
作为代替方案，上述第2杂质区域可以是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。上述第1沟槽从上述第1杂质区域配置到上述基区的中途的规定位置。上述第2沟槽从上述第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第2沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型MOSFET。
作为代替方案，上述第2杂质区域可以是含有第2导电型部分的半导体衬底。上述漂移层配置在上述半导体衬底上。上述第1沟槽从上述第1杂质区域配置到上述基区的中途的规定位置。上述第2沟槽从上述第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第2沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型IGBT。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。上述第1沟槽沿与上述漂移层的表面平行的方向延伸设置。上述第1沟槽从上述第1杂质区域配置到上述基区的中途的规定位置。上述第2沟槽沿与上述漂移层的表面平行的方向延伸设置。上述第2沟槽从上述第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第2沟槽的侧面的部分形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的横型MOSFET。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第2导电型区域。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。上述第1沟槽沿与上述漂移层的表面平行的方向延伸设置。上述第1沟槽从上述第1杂质区域配置到上述基区的中途的规定位置。上述第2沟槽沿与上述漂移层的表面平行的方向延伸设置。上述第2沟槽从上述第1杂质区域贯通上述基区而达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第2沟槽的侧面的部分形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的横型IGBT。
作为代替方案，上述第2杂质区域可以是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。在上述基区中的位于上述元件侧第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及第2栅极电极。上述半导体开关元件，在与上述第2栅极电极对置的上述基区的表面，沿与上述半导体衬底的平面方向平行的横向形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的平面型的纵型MOSFET。
作为代替方案，上述第2杂质区域可以是含有第2导电型部分的半导体衬底。上述漂移层配置在上述半导体衬底上。在上述基区中的位于上述第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在与上述第2栅极电极对置的上述基区的表面，沿与上述半导体衬底的平面方向平行的横向形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的平面型的纵型IGBT。
作为替代方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部与上述基区分离地配置。在上述基区中的位于上述第1杂质区域与上述漂移层之间的不同部分的表面上，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在与上述第2栅极电极对置的上述基区的表面，沿与上述漂移层的表面平行的横向形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的平面型的横型MOSFET。
作为代替方案，上述基区配置在上述漂移层的表层部。上述第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第2导电型区域。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。在上述基区中的位于上述第1杂质区域与上述漂移层之间的部分的表面上的不同的位置，隔着上述栅极绝缘膜配置有上述第1栅极电极及上述第2栅极电极。上述半导体开关元件，在与上述第2栅极电极对置的上述基区的表面，沿与上述漂移层的表面平行的横向形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的平面型的横型IGBT。
作为代替方案，半导体装置可以还具有深度相同的第1沟槽及第2沟槽。上述第2杂质区域是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。上述第1沟槽及第2沟槽分别从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。上述元件侧栅极电极具有第2栅极电极。上述第1栅极电极配置在第1沟槽内，第2栅极电极配置在与第1沟槽不同的第2沟槽内。上述半导体开关元件在上述基区中的位于上述第2沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型MOSFET。配置在上述第1沟槽内的上述栅极绝缘膜具有比中间位置深的第1部分和比中间位置浅的第2部分。中间位置比上述基区的顶部深、并且比上述漂移层的顶部浅。上述第1部分比上述第2部分厚度厚。
作为代替方案，半导体装置可以还具有深度相同的第1沟槽及第2沟槽。上述第2杂质区域是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。第1沟槽及第2沟槽分别从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。上述元件侧栅极电极具有第2栅极电极。上述第1栅极电极配置在第1沟槽内，第2栅极电极配置在与第1沟槽不同的第2沟槽内。上述半导体开关元件在上述基区中的位于上述第2沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型MOSFET。位于上述第1沟槽的侧面的上述基区具有比中间位置浅的第1区域和比中间位置深的第2区域。中间位置比上述基区的上部深、并且比上述漂移层的上部浅。上述第2区域比上述第1区域杂质浓度高。
作为代替方案，也可以是，上述续流二极管配置在第1芯片中，上述半导体开关元件配置在与第1芯片不同的第2芯片中。
作为代替方案，也可以是，上述第1栅极电极隔着上述栅极绝缘膜从上述二极管侧第1杂质区域配置到上述第2导电型区域的中途的规定位置。
作为代替方案，上述元件侧栅极电极可以具有第2栅极电极和第3栅极电极。上述第2栅极电极隔着上述栅极绝缘膜从上述元件侧第1杂质区域配置到上述基区的中途的规定位置。第3栅极电极隔着上述栅极绝缘膜从上述元件侧第1杂质区域配置到上述漂移层的中途的规定位置。当将栅极电压施加到上述元件侧栅极电极时，上述第3栅极电极作为半导体开关元件驱动用栅极发挥功能。半导体开关元件驱动用栅极在上述基区中形成将上述第1杂质区域与上述漂移层连接的沟道。
作为代替方案，上述第1芯片可以还具有第1沟槽。第1沟槽从上述二极管侧第1杂质区域达到上述第2导电型层。上述第1栅极电极配置在第1沟槽内。上述第2芯片可以还具有第2沟槽及第3沟槽。第2沟槽从上述元件侧第1杂质区域达到上述基区。第3沟槽从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。第2栅极电极配置在第2沟槽内，第3栅极电极配置在第3沟槽内，提供沟槽栅构造。上述半导体开关元件具有沟槽栅构造。
作为代替方案，上述第2杂质区域可以是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。上述第1沟槽从上述二极管侧第1杂质区域配置到上述第2导电型层的中途的规定位置。上述第2沟槽从上述元件侧第1杂质区域配置到上述基区的中途的规定位置。上述第3沟槽从上述第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第3沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型MOSFET。
作为代替方案，上述第2杂质区域可以是含有第2导电型部分的半导体衬底。上述漂移层配置在上述半导体衬底上。上述第2沟槽从上述元件侧第1杂质区域配置到上述基区的中途的规定位置。上述第3沟槽从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第3沟槽的侧面的部分形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的纵型IGBT。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。上述第2沟槽沿与上述漂移层的表面平行的方向延伸设置，从上述元件侧第1杂质区域配置到上述基区的中途的规定位置。上述第3沟槽沿与上述漂移层的表面平行的方向延伸设置，从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第3沟槽的侧面的部分形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的横型MOSFET。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第2导电型部分。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。上述第2沟槽沿与上述漂移层的表面平行的方向延伸设置，从上述元件侧第1杂质区域配置到上述基区的中途的规定位置。上述第3沟槽沿与上述漂移层的表面平行的方向延伸设置，从上述元件侧第1杂质区域贯通上述基区达到上述漂移层。上述半导体开关元件在上述基区中的位于上述第3沟槽的侧面的部分形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的横型IGBT。
作为代替方案，上述第2杂质区域可以是第1导电型的半导体衬底。上述漂移层配置在上述半导体衬底上。在上述基区中的位于上述元件侧第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第2栅极电极及第3栅极电极。上述半导体开关元件在与上述第3栅极电极对置的上述基区的表面，沿与上述半导体衬底的平面方向平行的横向形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的平面型的纵型MOSFET。
作为代替方案，上述第2杂质区域可以是含有第2导电型部分的半导体衬底。上述漂移层配置在上述半导体衬底上。在上述基区中的位于上述元件侧第1杂质区域与上述漂移层之间的部分的表面上，隔着上述栅极绝缘膜配置有上述第2栅极电极及第3栅极电极。上述半导体开关元件，在与上述第3栅极电极对置的上述基区的表面，沿与上述半导体衬底的平面方向平行的横向形成沟道。上述半导体开关元件是沿上述半导体衬底的垂直方向流过电流的平面型的纵型IGBT。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第1导电型。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。在上述基区中的位于上述元件侧第1杂质区域与上述漂移层之间的部分的表面上的不同位置，隔着上述栅极绝缘膜配置有上述第2栅极电极及上述第3栅极电极。上述半导体开关元件，在与上述第3栅极电极对置的上述基区的表面，沿与上述漂移层的表面平行的横向形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的平面型的横型MOSFET。
作为代替方案，上述基区可以配置在上述漂移层的表层部。上述元件侧第1杂质区域配置在该基区的表层部。上述第2杂质区域具有第2导电型区域。上述第2杂质区域配置在上述漂移层的表层部，与上述基区分离地配置。在上述基区中的位于上述元件侧第1杂质区域与上述漂移层之间的部分的表面上的不同位置，隔着上述栅极绝缘膜配置有上述第2栅极电极及上述第3栅极电极。上述半导体开关元件，在与上述第3栅极电极对置的上述基区的表面，沿与上述漂移层的表面平行的横向形成沟道。上述半导体开关元件是沿与上述漂移层的表面平行的横向流过电流的平面型的横型IGBT。
作为代替方案，上述第1芯片可以还具有第1沟槽。第1沟槽从上述二极管侧第1杂质区域贯通上述第2导电型层达到上述第1导电型层。上述第1栅极电极配置在上述第1沟槽内。配置在上述第1沟槽内的上述栅极绝缘膜具有比中间位置深的第1部分和比中间位置浅的第2部分。中间位置比上述第2导电型层的上部深、并且比上述第1导电型层的上部浅。上述第1部分比上述第2部分厚度厚。
作为代替方案，上述第1芯片可以还具有第1沟槽。第1沟槽从上述二极管侧第1杂质区域贯通上述第2导电型层达到上述第1导电型层。上述第1栅极电极配置在上述第1沟槽内。位于上述第1沟槽的侧面的上述第2导电型层具有比中间位置浅的第1区域和比中间位置深的第2区域。中间位置比该第2导电型层的上部深、并且比上述第1导电型层的上部浅。上述第2区域比上述第1区域杂质浓度高。
作为代替方案，上述元件侧栅极电极可以具有第2栅极电极。第2栅极电极隔着上述栅极绝缘膜从上述基区的中途的规定位置配置到上述漂移层。上述第1栅极电极及上述第2栅极电极由不同功函数的材料构成。基于功函数的差，对上述第1栅极电极施加的栅极电压也被施加到上述第2栅极电极。
按照本公开的第二技术方案，在上述第一技术方案所述的半导体装置的控制方法中，从使上述续流二极管进行二极管动作的状态向使上述半导体开关元件导通的状态切换；在上述切换时，在使上述半导体开关元件导通之前，对上述第1栅极电极施加栅极电压，在上述第2导电型层中的隔着上述栅极绝缘膜与上述第1栅极电极对置的部分形成反型层。
上述半导体装置的控制方法，在从使FWD进行二极管动作的定时向使半导体开关元件导通的定时切换时，能够抑制注入过剩载流子而减少存在于第2导电型层内的过剩载流子，能够降低恢复损失。此外，由于通过仅对第1栅极电极施加栅极电压而形成反型层、对第2栅极电极不施加任何电压从而能够实现恢复损失的降低，所以即使对第2栅极电极施加由干扰带来的栅极电压，也不易超过使半导体开关元件导通的阈值。因而，能够做成不易发生由干扰带来的自开启的构造的半导体装置。
按照本公开的第三技术方案，半导体装置具备：第1导电型半导体层；第1导电型的漂移层，配置在上述第1导电型半导体层之上，比上述第1导电型半导体层杂质浓度低；第2导电型的基区，在上述漂移层之上、并且与上述第1导电型半导体层相反地形成；第1导电型杂质区域，形成在上述基区之上，比上述漂移层浓度高；第2导电型杂质层，形成在比上述基区深的位置，与基区接触；沟槽，从上述基区的表面形成，沟槽沿长度方向延伸设置，上述第1导电型杂质区域及上述基区配置在沟槽的两侧；栅极绝缘膜，形成在上述沟槽的表面；栅极电极，在上述沟槽内，通过上述栅极绝缘膜形成；表面电极，与上述第1导电型杂质区域及上述基区电连接；背面电极，形成在上述第1导电型半导体层中的作为与上述漂移层相反侧的面的背面侧。在向上述栅极电极施加电压时，在位于上述沟槽的侧面的、上述基区的表面部形成反型层。经由上述第1导电型杂质区域、反型层及上述漂移层，在上述表面电极及上述背面电极之间流过电流，提供反型的纵型半导体开关元件。在上述基区与上述漂移层之间提供PN结，提供进行二极管动作的续流二极管。半导体开关元件和续流二极管配置在1个芯片中。沟槽具有第1沟槽和第2沟槽。第1沟槽比上述基区深并且达到上述漂移层。第2沟槽以与第1沟槽相同的深度达到上述第2导电型杂质层，并且比上述第2导电型杂质层的底部浅。上述栅极电极具有用来驱动上述纵型半导体开关元件的驱动用栅极电极、和用来在形成有上述续流二极管的位置在上述基区中形成反型层的二极管用栅极电极。驱动用栅极电极配置在第1沟槽内。二极管用栅极电极配置于第2沟槽。
在上述半导体装置中，使用相同深度的第1、第2沟槽形成用来驱动纵型半导体开关元件的驱动用栅极电极和用来在FWD侧形成反型层的二极管用栅极电极。并且，关于二极管用栅极电极，形成在形成第2导电型杂质层的区域，并做成了配置二极管用栅极电极的第2沟槽不达到漂移层的构造。如果使用这样的构造的半导体装置，则使载流子的注入效率下降。因而，即使不需要不同深度的沟槽栅极，也能够同时实现回流损失的降低和恢复损失的降低。
作为代替方案，上述第2导电型杂质层可以是形成在上述基区的下部的第2导电型体层。
作为代替方案，上述驱动用栅极电极的长度方向可以与上述二极管用栅极电极的长度方向平行。上述驱动用栅极电极和上述二极管用栅极电极配置为具有规定的形成比例的条状。关于此情况下的驱动用栅极电极8a与二极管用栅极电极8b的形成比例可以任意地设定。
作为代替方案，半导体装置可以还具有：驱动用栅极配线，与上述驱动用栅极电极连接；二极管用栅极配线，与上述二极管用栅极电极连接。上述驱动用栅极配线被从上述驱动用栅极电极中的上述长度方向的一端引出。上述二极管用栅极配线被从上述二极管用栅极电极中的上述长度方向的另一端引出。如果这样，则在具备纵型半导体开关元件、FWD的单元区域的外周，可以不做成将驱动用栅极配线10a与二极管用栅极配线10b双方重叠配置的布局，能够容易地进行配线布局。
作为代替方案，可以是，与向上述驱动用栅极电极施加电压时、形成反型层的情况下的阈值相比，向上述二极管用栅极电极施加电压时、形成反型层的情况下的阈值更低。如果这样，则能够容易利用二极管用栅极电极的附近而形成较多的反型层，所以能够容易地进行载流子抽取。此外，关于用来对各栅极电极施加电压的栅极驱动电路侧，也由于能够减小向二极管用栅极电极的施加电压而能够降低电路负担。
作为代替方案，上述纵型半导体开关元件可以是纵型MOSFET。上述第1导电型杂质区域是源极区域。上述表面电极是源极电极。上述背面电极是漏极电极。
作为代替方案，半导体装置可以还具有第2导电型半导体层，配置在上述漂移层的一面。上述第1导电型半导体层配置在上述漂移层的一面。上述纵型半导体开关元件是纵型IGBT。上述第1导电型杂质区域是发射极区域。上述第1导电型半导体层是阴极区域。上述第2导电型半导体层是集电极区域。上述表面电极是发射极电极。上述背面电极是集电极电极。
按照本公开的第四技术方案，在将上述第三技术方案的半导体装置串联连接两个、并且在两个上述半导体装置的接触点处连接感应负载而得到的装置的控制方法中，将在配置于上侧的上述半导体装置中具备的上述纵型半导体开关元件从截止状态切换为导通状态，并且将在配置于下侧的上述半导体装置中具备的上述续流二极管从导通动作状态切换为截止动作状态；在将上述上侧的上述半导体装置中具备的上述纵型半导体开关元件从截止状态切换为导通状态之前，对在上述下侧的上述半导体装置中具备的上述二极管用栅极电极施加栅极电压，对位于配置上述二极管用栅极电极的上述第2沟槽的侧面处的上述基区形成反型层。
根据这样的装置的控制方法，使载流子的注入效率下降。因而，即使不需要不同深度的沟槽栅极，也能够同时实现回流损失的降低和恢复损失的降低。
本发明以优选的实施例为参考进行了记述，但本发明应理解为并不限定于该实施例及构造。本发明也包括各种变形例及等同范围内的变形。此外，应理解为，适当的各种组合及形态、或者在它们中仅包括一种要素、包括更多或较少要素的其他组合或形态也包含在本发明的范畴或技术范围内。

Claims (8)

1.一种半导体装置，其特征在于，
具备：
第1导电型半导体层(101、142)；
第1导电型的漂移层(102)，配置在上述第1导电型半导体层(101、142)之上，且比上述第1导电型半导体层(101、142)杂质浓度低；
第2导电型的基区(103)，在上述漂移层(102)之上、并且与上述第1导电型半导体层(101、142)相反地形成；
第1导电型杂质区域(104)，形成在上述基区(103)之上，比上述漂移层(102)浓度高；
第2导电型杂质层(103a、130)，形成在比上述基区(103)深的位置，与基区(103)接触；
沟槽(106)，从上述基区(103)的表面形成，沟槽(106)沿长度方向延伸设置，上述第1导电型杂质区域(104)及上述基区(103)配置在沟槽(106)的两侧；
栅极绝缘膜(107)，形成在上述沟槽(106)的表面；
栅极电极(108)，在上述沟槽(106)内，通过上述栅极绝缘膜(107)而形成；
表面电极(109)，与上述第1导电型杂质区域(104)及上述基区(103)电连接；以及
背面电极(112)，形成在上述第1导电型半导体层(101、142)中的作为与上述漂移层(102)相反侧的面的背面侧；
在向上述栅极电极(108)施加电压时，在位于上述沟槽(106)侧面的、上述基区(103)的表面部形成反型层；
经由上述第1导电型杂质区域(104)、反型层及上述漂移层(102)，在上述表面电极(109)及上述背面电极(112)之间流过电流，提供反型的纵型半导体开关元件；
在上述基区(103)与上述漂移层(102)之间提供PN结，提供进行二极管动作的续流二极管；
半导体开关元件和续流二极管配置在1个芯片中；
沟槽(106)具有第1沟槽(106a)和第2沟槽(106b)；
第1沟槽(106a)比上述基区(103)深并且达到上述漂移层(102)；
第2沟槽(106b)以与第1沟槽(106a)相同的深度达到上述第2导电型杂质层(103a、130)，并且比上述第2导电型杂质层(103a、130)的底部浅；
上述栅极电极(108)具有驱动用栅极电极(108a)和二极管用栅极电极(108b)，该驱动用栅极电极(108a)用来驱动上述纵型半导体开关元件，该二极管用栅极电极(108b)用来在形成有上述续流二极管的位置在上述基区(103)中形成反型层；
驱动用栅极电极(108a)配置在第1沟槽(106a)内；
二极管用栅极电极(108b)配置于第2沟槽(106b)。
2.如权利要求1所述的半导体装置，其特征在于，
上述第2导电型杂质层(103a)是形成在上述基区(103)的下部的第2导电型体层(103a)。
3.如权利要求1所述的半导体装置，其特征在于，
上述驱动用栅极电极(108a)的长度方向与上述二极管用栅极电极(108b)的长度方向平行；
上述驱动用栅极电极(108a)和上述二极管用栅极电极(108b)配置为具有规定的形成比例的条状。
4.如权利要求3所述的半导体装置，其特征在于，
该半导体装置还具有：
驱动用栅极配线(110a)，与上述驱动用栅极电极(108a)连接；以及
二极管用栅极配线(110b)，与上述二极管用栅极电极(108b)连接；
上述驱动用栅极配线(110a)被从上述驱动用栅极电极(108a)中的上述长度方向的一端引出；
上述二极管用栅极配线(110b)被从上述二极管用栅极电极(108b)中的上述长度方向的另一端引出。
5.如权利要求1所述的半导体装置，其特征在于，
与向上述驱动用栅极电极(108a)施加电压时、形成反型层的情况下的阈值相比，向上述二极管用栅极电极(108b)施加电压时、形成反型层的情况下的阈值更低。
6.如权利要求1所述的半导体装置，其特征在于，
上述纵型半导体开关元件是纵型MOSFET；
上述第1导电型杂质区域(104)是源极区域；
上述表面电极(109)是源极电极；
上述背面电极(112)是漏极电极。
7.如权利要求1所述的半导体装置，其特征在于，
该半导体装置还具有第2导电型半导体层(141)，该第2导电型半导体层(141)配置在上述漂移层(102)的一面；
上述第1导电型半导体层(142)配置在上述漂移层(102)的一面；
上述纵型半导体开关元件是纵型IGBT；
上述第1导电型杂质区域(104)是发射极区域；
上述第1导电型半导体层(142)是阴极区域；
上述第2导电型半导体层(141)是集电极区域；
上述表面电极(109)是发射极电极；
上述背面电极(112)是集电极电极。
8.一种装置的控制方法，对将权利要求1～7中任一项所述的半导体装置串联连接两个、并且在两个上述半导体装置的接触点处连接感应负载(120)而得到的装置进行控制，其特征在于，
将在配置于上侧的上述半导体装置中具备的上述纵型半导体开关元件从截止状态切换为导通状态，并且将在配置于下侧的上述半导体装置中具备的上述续流二极管从导通动作状态切换为截止动作状态；
在将上述上侧的上述半导体装置中具备的上述纵型半导体开关元件从截止状态切换为导通状态之前，对在上述下侧的上述半导体装置中具备的上述二极管用栅极电极(108b)施加栅极电压，对位于配置上述二极管用栅极电极(108b)的上述第2沟槽(106b)的侧面处的上述基区(103)形成反型层。
CN201410381270.1A 2010-07-27 2011-07-27 具有开关元件和续流二极管的半导体装置及其控制方法 Expired - Fee Related CN104157685B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010168300 2010-07-27
JP2010-168300 2010-07-27
JP2010210302A JP5229288B2 (ja) 2010-09-20 2010-09-20 半導体装置およびその制御方法
JP2010-210302 2010-09-20
JP2011027994A JP5768395B2 (ja) 2010-07-27 2011-02-11 半導体装置およびその制御方法
JP2011-027994 2011-02-11
CN201110211992.9A CN102347356B (zh) 2010-07-27 2011-07-27 具有开关元件和续流二极管的半导体装置及其控制方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110211992.9A Division CN102347356B (zh) 2010-07-27 2011-07-27 具有开关元件和续流二极管的半导体装置及其控制方法

Publications (2)

Publication Number Publication Date
CN104157685A true CN104157685A (zh) 2014-11-19
CN104157685B CN104157685B (zh) 2018-01-16

Family

ID=51883111

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410381254.2A Expired - Fee Related CN104157648B (zh) 2010-07-27 2011-07-27 具有开关元件和续流二极管的半导体装置及其控制方法
CN201410381270.1A Expired - Fee Related CN104157685B (zh) 2010-07-27 2011-07-27 具有开关元件和续流二极管的半导体装置及其控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410381254.2A Expired - Fee Related CN104157648B (zh) 2010-07-27 2011-07-27 具有开关元件和续流二极管的半导体装置及其控制方法

Country Status (1)

Country Link
CN (2) CN104157648B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075199A (zh) * 2016-10-17 2018-12-21 富士电机株式会社 半导体装置
CN109755309A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种功率晶体管
CN110164974A (zh) * 2018-06-28 2019-08-23 华为技术有限公司 一种半导体器件及制造方法
US10825850B2 (en) 2015-02-27 2020-11-03 Sony Semiconductor Solutions Corporation Imaging element, imaging device, and manufacturing apparatus and method
CN112689902A (zh) * 2018-09-13 2021-04-20 株式会社电装 半导体装置
CN114982078A (zh) * 2020-01-13 2022-08-30 新唐科技日本株式会社 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
CN114582965B (zh) * 2022-05-06 2022-07-19 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法
CN117174757B (zh) * 2023-11-02 2024-03-26 深圳芯能半导体技术有限公司 一种超结槽栅碳化硅mosfet及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
US20060249806A1 (en) * 2001-10-26 2006-11-09 Renesas Technology Corp. Semiconductor device
CN1979818A (zh) * 2005-12-06 2007-06-13 丰田自动车株式会社 半导体器件及其制造方法
EP1959495A1 (en) * 2005-11-22 2008-08-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830982B1 (ko) * 2004-05-12 2008-05-20 도요다 지도샤 가부시끼가이샤 Ｉｇｂｔ
JP4843930B2 (ja) * 2004-10-27 2011-12-21 富士電機株式会社 半導体装置およびその製造方法
JP5073991B2 (ja) * 2006-08-23 2012-11-14 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197715A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
US20060249806A1 (en) * 2001-10-26 2006-11-09 Renesas Technology Corp. Semiconductor device
EP1959495A1 (en) * 2005-11-22 2008-08-20 Shindengen Electric Manufacturing Co., Ltd. Trench gate power semiconductor device
CN1979818A (zh) * 2005-12-06 2007-06-13 丰田自动车株式会社 半导体器件及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825850B2 (en) 2015-02-27 2020-11-03 Sony Semiconductor Solutions Corporation Imaging element, imaging device, and manufacturing apparatus and method
US11961857B2 (en) 2015-02-27 2024-04-16 Sony Semiconductor Solutions Corporation Imaging element, imaging device, and manufacturing apparatus and method
CN109075199A (zh) * 2016-10-17 2018-12-21 富士电机株式会社 半导体装置
CN109075199B (zh) * 2016-10-17 2021-08-31 富士电机株式会社 半导体装置
CN109755309A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种功率晶体管
CN110164974A (zh) * 2018-06-28 2019-08-23 华为技术有限公司 一种半导体器件及制造方法
CN110164974B (zh) * 2018-06-28 2020-09-18 华为技术有限公司 一种半导体器件及制造方法
CN111834462A (zh) * 2018-06-28 2020-10-27 华为技术有限公司 一种半导体器件及制造方法
CN111834462B (zh) * 2018-06-28 2024-02-09 华为技术有限公司 一种半导体器件及制造方法
CN112689902A (zh) * 2018-09-13 2021-04-20 株式会社电装 半导体装置
CN114982078A (zh) * 2020-01-13 2022-08-30 新唐科技日本株式会社 半导体装置
CN114982078B (zh) * 2020-01-13 2023-04-28 新唐科技日本株式会社 半导体装置

Also Published As

Publication number Publication date
CN104157648B (zh) 2017-05-17
CN104157685B (zh) 2018-01-16
CN104157648A (zh) 2014-11-19

Similar Documents

Publication Publication Date Title
CN102347356B (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
CN104157685A (zh) 具有开关元件和续流二极管的半导体装置及其控制方法
CN102194879B (zh) 半导体装置
JP5768395B2 (ja) 半導体装置およびその制御方法
CN1967868B (zh) 半导体装置及其制造方法
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US7173306B2 (en) Vertical semiconductor component having a drift zone having a field electrode, and method for fabricating such a drift zone
CN100576542C (zh) 绝缘栅型半导体装置
US8975690B2 (en) Semiconductor device
JP5694505B2 (ja) 電力半導体デバイス
US9287256B2 (en) Semiconductor device including a separation region formed around a first circuit region
JP5229288B2 (ja) 半導体装置およびその制御方法
CN104241207B (zh) 半导体及其制造方法
CN107949916A (zh) 半导体元件
WO2016072074A1 (ja) 半導体装置
CN105097905B (zh) 绝缘栅双极晶体管
CN113451400A (zh) 沟槽栅逆导型igbt器件
US7989921B2 (en) Soi vertical bipolar power component
JP2012089824A (ja) 半導体素子およびその製造方法
US7683425B2 (en) Trench gate-type MOSFET device and method for manufacturing the same
US20130168832A1 (en) Semiconductor device
JP2021145026A (ja) 半導体装置
TW201611196A (zh) 非揮發性半導體記憶裝置
CN103296073A (zh) 绝缘栅型双极晶体管
CN101308870B (zh) 绝缘栅型晶体管以及逆变器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180116

Termination date: 20210727