TW201349452A - 單晶片多域的電流隔離裝置及方法 - Google Patents

單晶片多域的電流隔離裝置及方法 Download PDF

Info

Publication number
TW201349452A
TW201349452A TW102113710A TW102113710A TW201349452A TW 201349452 A TW201349452 A TW 201349452A TW 102113710 A TW102113710 A TW 102113710A TW 102113710 A TW102113710 A TW 102113710A TW 201349452 A TW201349452 A TW 201349452A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
signal
portions
signal coupling
isolated
Prior art date
Application number
TW102113710A
Other languages
English (en)
Other versions
TWI613791B (zh
Inventor
Yashodhan Vijay Moghe
Andrew Terry
Original Assignee
Silanna Group Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silanna Group Pty Ltd filed Critical Silanna Group Pty Ltd
Publication of TW201349452A publication Critical patent/TW201349452A/zh
Application granted granted Critical
Publication of TWI613791B publication Critical patent/TWI613791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種積體電路，其中包含：至少三個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離。

Description

單晶片多域的電流隔離裝置及方法
本發明是關於一種單晶片多域電流隔離裝置以及生產該者的方法。
對於許多應用項目而言，跨穿於電性隔離阻障的信號傳輸非常重要，這些包含下列項目：
．經輸電幹線連接的醫療設備(針對於病患安全性)。
．跨於多個經輸電幹線連接設備間之電纜上的通訊鏈結(藉以避免接地迴路)。範例為USB、Firewire、乙太網路等等。
．令電信設備隔離於電話線路(以提供閃電雷擊保護)。
．輸電幹線資料網路(以利資料電力隔離)。
．精準的音訊、感測及資料取得作業(藉以壓制雜訊撿拾)。
．產業感測及控制(為供隔離各種電力域)。
．汽車用電路(為以防護高壓電突峰問題)。
傳統上既已針對這些目的採行運用光耦接器的光學隔離作業。然而，光耦接器僅能支援相當低的資料速率(約10Mbps)並且具有高耗電性(>10mW)。有鑑於此等缺憾，電器製造廠商日益地引入其他形式的數位 隔離器，這些是基於包含轉換器(電感)、電容及巨型磁阻(GMR)耦接在內的各式技術。
所希冀者乃提供一種可供舒緩先前技藝的一或更多難處，或者至少提供一種可用替代方案，之積體電路與積體電路的製造方法。
根據本發明的一些實施例，茲提供一種積體電路，其中含有：至少三個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離。
在一些實施例裡，該等積體電路局部各者是經由一組相對應的信號耦接結構以及一組相對應的專屬互連路徑直接地耦接於其他積體電路局部各者。
在一些其他實施例裡，該等積體電路局部各者是經由一組相對應的專屬信號耦接結構以及一組由其他積體電路局部所共享的共同互連路徑直接地耦接於其他積體電路局部各者。
又在一些進一步實施例裡，該等積體電路局部各者是經由數組個別的專屬信號耦接結構，以及數組構成一經隔離的積體電路局部串鏈或環圈的個別專屬互連路徑，直接地耦接於多達兩個的其他積體電路局部各者。
在一些實施例裡，該等積體電路局部含有下列至少兩項： (i)多個第一積體電路局部，這些是經由一組相對應的信號耦接結構以及一組相對應的專屬互連路徑直接地耦接於該等積體電路局部之複數個其他第一者的各者；以及(ii)多個第二積體電路局部，這些是經由一組相對應的專屬信號耦接結構以及一組由該等積體電路局部之其他第二者所共享的共同互連路徑直接地耦接於該等積體電路局部之複數個其他第二者的各者；以及(iii)多個第三積體電路局部，這些是經由一組相對應的專屬信號耦接結構以及一組由該等積體電路局部之其他第三者所共享的共同互連路徑直接地耦接於該等積體電路局部之複數個其他第三者的各者。
在一些實施例裡，該等積體電路局部含有所有該等(i)、(ii)及(iii)三者。
在一些實施例裡，該積體電路含有解多工器，此者具有一輸入及複數個對應於該等積體電路局部者的輸出，而該等輸出各者係經電流隔離於該輸入與其他輸出。
在一些實施例裡，該積體電路含有多工器，此者係經組態設定為具有一輸出及複數個對應於該等積體電路局部者的輸入，而該等輸入各者係經電流隔離於該輸出與其他輸入。
根據本發明的一些實施例，茲提供一種用於隔離切換的積體電路，其中含有：多個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及 信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以按照相對應輸入信號的狀態將震盪差分信號施加於該等信號耦接結構的相對應者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該相對應耦接結構來接收該震盪差分信號，以調正該震盪差分信號，並且以將該經調正信號，或自此所導生的信號，選擇性地施加於至少一相對應電晶體的相對應閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
根據本發明的一些實施例，茲提供一種用於隔離切換的積體電路，其中含有：多個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以將震盪差分信號施加於該等信號耦接結構的相對應第一者並且將輸入信號施加於該等信號耦接結構的相對應第二者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該第一相對應耦接結構來接收該震盪差分信號，並且以調 正該震盪差分信號俾提供本地的浮動供應軌線；以及該切換積體電路局部係經組態設定以經由該相對應第二耦接結構來接收該相對應輸入信號，以將該相對應輸入信號轉換成該本地浮動供應軌線上的相對應數位控制信號，並且以將該相對應數位控制信號選擇性地施加於至少一相對應電晶體的閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
在一些實施例裡，該至少一切換積體電路局部係經組態設定以調正該震盪差分信號來產生正及負的本地浮動供應軌線；同時該切換積體電路局部係經組態設定以按照該相對應輸入信號將該等本地浮動供應軌線之一者選擇性地轉換成該相對應數位控制信號。
在一些實施例裡，複數個互相隔離的切換積體電路局部為通聯地耦接於一共同控制積體電路局部，藉此構成具有一共同控制介面的隔離切換器或中繼器集庫。在一些實施例裡，該等切換器中的至少二者共享一共同連接。
在一些實施例裡，該等積體電路局部及信號耦接結構係經組態設定以提供一M×N的隔離縱橫切換器(crossbar switch)。
在一些實施例裡，該等電路局部及信號耦接結構係經組態設定以在經輸入至數位控制域之信號的控制下提供一高電位域/低電位域切換器或閘極驅動器。在一些實施例裡，該低電位域及該數位控制域為互相隔離。在一些實施例裡，該低電位域及該數位控制域為相同。
在一些實施例裡，該等信號耦接結構包含電容信號耦接結 構。在一些實施例裡，該等信號耦接結構包含電感信號耦接結構。在一些實施例裡，該等信號耦接結構包含GMR信號耦接結構。
根據本發明的一些實施例，茲提供一種生產積體電路的方法，其中包含：構成或取得一電性絕緣基板，其上具有複數個覆層，該等覆層含有金屬與介電層以及至少一半導體層；令圖案化該等覆層的至少一部分，藉以構成至少三個互相電流隔離的積體電路局部，該等在該基板上互相分隔；以及一信號耦接結構，以供在不同互相電流隔離積體電路局部之間的進行信號耦接。
根據本發明的一些實施例，茲提供一種生產用於隔離切換之積體電路的方法，其中包含：構成或取得一電性絕緣基板，其上具有複數個覆層，該等覆層含有金屬與介電層以及至少一半導體層；令圖案化該等覆層的至少一部分，藉以構成至少三個互相電流隔離的積體電路局部，該等在該基板上互相分隔；以及一信號耦接結構，以供在不同互相電流隔離積體電路局部之間的進行信號耦接；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以按照相對應輸入信號的狀態將震盪差分信號施加於該等信號耦接結構的相對應者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該相對應耦接結構來接收該震盪差分信號，以調正該震盪差分信號，並且以將該經調正信號，或自此所導生的信號，選擇性地 施加於至少一相對應電晶體的相對應閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
根據本發明的一些實施例，茲提供一種生產用於隔離切換之積體電路的方法，其中包含：構成或取得一電性絕緣基板，其上具有複數個覆層，該等覆層含有金屬與介電層以及至少一半導體層；令圖案化該等覆層的至少一部分，藉以構成兩個以上互相電流隔離的積體電路局部，該等在該基板上互相分隔；以及一信號耦接結構，以供在不同互相電流隔離積體電路局部之間的進行信號耦接；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以將震盪差分信號施加於該等信號耦接結構的相對應第一者並且將輸入信號施加於該等信號耦接結構的相對應第二者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該第一相對應耦接結構來接收該震盪差分信號，並且以調正該震盪差分信號俾提供本地的浮動供應軌線；以及該切換積體電路局部係經組態設定以經由該相對應第二耦接結構來接收該相對應輸入信號，以將該相對應輸入信號轉換成該本地浮動供應軌線上的相對應數位控制信號，並且以將該相對應數位控制信號選擇性地施加於至少一相對應電晶體的閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
102‧‧‧域區
104‧‧‧域區
106‧‧‧隔離及信號耦接元件
202‧‧‧隔離域區
204‧‧‧信號耦接元件
602‧‧‧共同域區
604‧‧‧信號耦接元件
606‧‧‧其他域區
702‧‧‧域區
704‧‧‧信號耦接元件
706‧‧‧嵌封環圈
708‧‧‧斷點
710‧‧‧封裝接觸腳針
802‧‧‧震盪器
804‧‧‧輸入控制信號
806‧‧‧AND閘器
808‧‧‧電力隔離阻障
810‧‧‧串列二極體
812‧‧‧電容器
814‧‧‧電阻器
816‧‧‧電晶體
902‧‧‧震盪器
904‧‧‧第一域區
906‧‧‧電流隔離阻障
908‧‧‧第二域區
910‧‧‧浮動供應軌線
912‧‧‧控制信號
914‧‧‧資料隔離器電路
916‧‧‧接收器部分
918‧‧‧調正器
1302‧‧‧作用半導體範圍
1304‧‧‧絕緣層
1306‧‧‧非絕緣層
1308‧‧‧導體層
1310‧‧‧層間介電物
1402‧‧‧作用半導體層
1404‧‧‧分島
1602‧‧‧第一線圈
1604‧‧‧小型底通局部
1606‧‧‧第二線圈
1608‧‧‧底通局部
1702‧‧‧線圈驅動器
1704‧‧‧磁敏電阻元件
1902‧‧‧本地正性浮動供應
1904‧‧‧本地負性浮動供應
1906‧‧‧隔離資料接收器
1908‧‧‧切換器驅動器
後文中將僅依範例方式並參照隨附圖式以說明一些本發明實施例，其中：圖1為一區塊概要圖，此圖說明一高電壓隔離器的基本構件；圖2至6為區塊概要圖，此圖說明，根據本發明之實施例，用以在單一晶片或晶粒上提供互相電流隔離之通聯域的個別電流域互連拓樸；圖7為一根據實施例之積體電路晶粒的平面概要視圖，該者具有四個互相分隔且互相隔離而由四組信號耦接元件所耦接的積體電路域；圖8及9各者為根據一些本發明實施例之單個隔離中繼器/切換器或閘極驅動器的電路圖；圖10為一提供圖8或9單個切換器庫集之裝置的區塊概要圖；圖11為一隔離多工器裝置的區塊概要圖；圖12為一隔離交叉點或縱橫切換器矩陣的區塊概要圖；圖13為在一絕緣基板上具有互相隔離的作用半導體區域而疊覆有導體與ILD層之絕緣晶粒的截面側邊概要視圖；圖14及15分別為一絕緣晶粒的截面側邊及平面概要視圖，其中該作用半導體區域既已藉由利用溝槽隔離作業而劃分成多個分島；圖16為分別地含有一電感(轉換器)信號耦接結構的平面及截面側邊概要視圖；圖17為一GMR信號耦接結構的平面概要視圖；圖18為一說明混合式或組合式電流域互連拓樸的區塊概要視圖；以及圖19為根據本發明實施例之單個隔離中繼器/切換器或閘極驅動器的 電路圖。
電流隔離裝置的基本結構可如圖1所示，其中含有第一(電流)域區或電路區塊102，此者可透過具有一或更多隔離及信號耦接元件106的「隔離介面」以與第二(電流)域區或電路區塊104相通聯。該等隔離及信號耦接元件106維持這兩個域區102、104之間的電流隔離，然可供跨於該隔離介面以在兩個域區102、104之間傳通可用信號。(在全篇申請案文裡，應將該詞彙「域區」詮釋為參指於互相隔離的電流域；換言之，就以電流觀點而言這些域區為互相隔離，原因在於該等並不具有共同或共享的接地面。)
跨越該隔離介面的通訊類型可包含下列項目的一或更多者：(i)單或雙向AC或DC電力(後者是經由AC信號的調正)；(ii)單或雙向類比通訊；以及(iii)單或雙向數位通訊。
該等隔離及信號耦接元件106可採取多種形式，包含電容、電感(轉換器)以及「巨型磁阻(GMR)」耦接元件。電容及磁性耦接元件適用於傳通電力及資料，而GMR耦接元件則僅適合資料通訊之用。
先前技藝隔離裝置是由多個晶粒(有時又指「晶片」)所構成，而其中該第一域區102及該第二域區104是位於經架置在單一封裝內的多個實體分離晶粒之上。不過，近來已開發出新式的隔離裝置，其中在同一晶粒或基板上構成有多個電流隔離域。這些裝置可如標題為「Single-Chip Integrated Circuit With Capacitive Isolation」(「the single-die isolator patent applications」)之美國專利申請案第61/415,281號以及相對應的國際專利申請案第PCT/AU2011/001497號案文所述，茲將兩者專利申請案案文的整體內容依參考方式明文地併入本案。
除這些新式的單晶粒隔離裝置外，本案發明人既已決定若能在單個晶粒上提供兩個以上的互相隔離電流域可確為有利。然到目前為止，即使是多晶片隔離器裝置亦受限於僅有兩個互相隔離域，這可能部份地歸因於多晶粒組裝複雜度的侷限。不過，本案發明人已確定，對於各種應用項目，包含精簡、隔離高側/低側驅動器、隔離固態中繼器或切換器庫集及隔離多工器等等，能夠在單一裝置裡提供三個或更多互相隔離域之間的通訊可確為有利。
因此，本揭所述裝置為單晶粒隔離裝置，該等各者具有三個或更多互相電流隔離域並且可供該等域區之間進行通訊。而相較於運用多個晶粒者，本揭所述的裝置組態及方法可供按低成本和小尺寸以及更高的整合程度來生產多域隔離裝置。在單一晶粒上，而非多晶粒組裝上，構成隔離器可獲致較低的製造成本並且減少操作耗電量。同時，本案文亦說明基於此等隔離器的各式切換裝置。
單一晶粒上的多重隔離域
該等本揭所述裝置之各者為積體電路，此者在單一電性絕緣晶粒上具有至少三個互相電流隔離域。本案文中所使用的詞彙「絕緣晶粒」是指一種單晶粒或「晶片」，其中可按最小程度令該晶粒上的多個範圍彼此電流隔離，而這些範圍在平面視圖上為互相分隔。
此等晶粒可劃歸為兩種類別： ．具有作用半導體層的晶粒，此者在晶圓處理過程中會被「天生地」(naturally)劃分成多個隔離範圍。範例包含薄型磊晶(thin-epi)隔離層上矽(SOI)和藍寶石上矽(SOS)晶粒；以及．具有作用半導體層的晶粒，此者在晶圓處理的結束處為正常地連續，像是厚型磊晶SOI晶粒。在這些例子裡，可藉由將某些形式的溝槽隔離增設至晶圓處理流程內以將該作用半導體層劃切為多個隔離分島。溝槽隔離技術的範例包含：□超深度場域氧化作業；以及□反應離子蝕刻處理，隨後進行氧化沉積作業。
除前後文中顯明敘述外，前文說明亦適用於該詞彙「絕緣基板」，而該詞彙「基板」取代該詞彙「晶粒」。
例如，圖13為一具有多個電流隔離作用半導體範圍1302之晶粒的截面概要視圖，該等範圍係經設置在基板的頂上處，此晶粒含有一或更多的絕緣層1304，而該等半導體範圍1302係依標準處理的一部份「天生地」隔離。該堆疊可在底部處選擇性地具有多個非絕緣層1306，這些通常是作為操作層之用，像是在當這些裝置是由「薄型磊晶」SOI晶圓所構成時。或另者，這些裝置可為由在底部處不含非絕緣層的晶圓或基板所構成，像是：(i)SOI，其中已移除該矽質操作晶圓；(ii)SOS；(iii)鑽石上矽；(iv)氮化鋁上矽； (v)各種絕緣層上矽。
位於該作用半導體層1302之上的堆疊通常含有多個由層間介電物(即如氧化物、氮化物、聚亞醯胺等等)1310所分離的導體層(即如多晶矽及/或金屬層)1308。該堆疊可為按如核心半導體製程的一部份(即如在傳統情況下)整體性地構成。或另者，該堆疊的一部份可在該經處理晶圓離開晶圓廠之後於晶圓後處理步驟中所構成。在一些實施例裡，可藉由晶圓接合技術來構成該堆疊。
圖14及15分別為一經處理晶粒的截面及平面概要視圖，其中既已藉由溝槽隔離作業將該作用半導體層1402而劃分成多個分島1404。應注意到，在溝槽隔離之後，此結構概略等同於圖13所示者。
熟諳本項技藝之人士將能明顯瞭解到，確可利用熟諳本項技藝之人士所眾知的晶圓接合處理與後處理技術以另替地構成如圖13及14所示的堆疊。在單晶粒隔離器專利案文中提供絕緣基板晶粒的進一步細節。
由於該等晶粒層是位在該作用層1402的下方且電性絕緣，因此該等分島1404可組成隔離物項或供應域。能夠在單個晶粒上構成出的隔離域之數量的限制是在於可獲用的晶粒面積以及該封裝上之隔離腳針間的最小距離(亦即被個別地連接至互相隔離域之封裝腳針間經由空氣的擊穿)的限制。
即如前述，可利用不同類型的信號耦接(即如電容、電感或GMR)來耦接不同的互相隔離電流域，藉以能夠在該等域區之間傳通信號並同時維持其等的互相電流隔離性。可利用標準CMOS處理製程之一部份所形成的金屬、半導體與介電層堆疊來構成適當的信號耦接結構，而在某些 情況下這可能牽涉到額外的後處理步驟(有時會包含晶圓接合處理)。
在單晶粒隔離器專利申請案文中說明電容耦接結構的細節。圖16含有自該覆層堆疊所構成之晶片上電感耦接結構的平面及側邊概要視圖。第一線圈1602含有由該金屬2層所製成的平坦螺旋物，而具有一由金屬1層所製成的小型底通局部1604。第二線圈1606含有由該金屬3層所製成的平坦螺旋物，而具有一由金屬4層所製成的底通局部1608。在本實施例裡，這兩個線圈為同軸，然熟諳本項技藝之人士將能瞭解確可運用任何能夠在兩個不同電流隔離電路元件之間提供磁性耦接(磁場鏈接)的導體排置方式，包含共平面線圈及/或單或多迴轉線圈，同時可併入鐵磁材料。亦可利用電感耦接以跨穿隔離阻障器俾傳遞電力或資料。
圖17為一GMR耦接結構的平面概要視圖，其中含有螺旋線圈驅動器1702，此驅動器係經設置在靠近一磁敏電阻元件1704的鄰近處(然與其電流隔離)，而該元件則是利用熟諳本項技藝之人士眾知的標準方法所構成。該線圈驅動器1702可替變該磁敏電阻器1704內的磁場，從而變更其電阻數值。可利用此項電阻上的變化以穿跨於該電流隔離阻障器俾進行資訊輸送。然而，由於所收信號非常微弱，因此GMR隔離器通常是無法傳送可用電力。即如熟諳本項技藝之人士將能瞭解，現有許多形式的GMR隔離器，包含利用差分及Wheatstone橋接組態，以利改善信號偵測能力。
現有許多可供在多個域區之間進行通訊的不同通訊拓樸，這些包含：(i)在各個隔離域組對之間(組對方式)；(ii)透過共同隔離節點(共同線路)； (iii)按串鏈或環圈方式(菊輪串鏈)；(iv)一對多或多對一；以及(v)前述項目的組合，即如多個菊輪串鏈、M對N排置等等。
例如，圖2概要圖顯示一種可供在單一晶片或晶粒上的四個不同隔離域區202之間進行組對方式通訊的隔離裝置，其中各個通訊域組對具有一組相對應的專屬信號耦接元件204。在該項與本案文中所說明的任何其他裝置裡，該等信號耦接元件204可為任何形式，包含電感(轉換器)或GMR耦接結構，或是含有如該單晶粒隔離器專利案文中所述者的電容耦接結構。同時，在該項與本案文中所說明的任何其他裝置裡，各個域區之間的通訊通道集組含有至少兩個信號耦接元件/結構以供耦接多個隔離域區之間的個別差分信號通道(例如，在該等圖式中，各組通訊通道係經顯示為具有三個信號通道)。在這些域區之相對應組對間的各組信號耦接元件/結構通常雖具有相同的耦接類型(即如電容、電感或GMR)，然在其他實施例並非必須如此。
可將此晶片的IO(輸入及輸出)206設置在例如該晶粒封裝的四個側邊上，藉以提供最大的曝出腳針間隔。該裝置或圖2雖含有四個互相隔離域區，然應瞭解隨可修改此裝置拓樸以提供任何超過兩個以上之數量的實際互相隔離電流域。
圖3顯示一利用共同線路通訊拓樸的隔離裝置(再度地，在所示實施例裡顯示出四個域區，然將能瞭解在其他實施例裡可提供任何實際數量)，藉此可透過一組相對應的信號耦接元件將各個域區連接至一組共同通訊線路。相比於如圖2所示的一般裝置拓樸，此種排置方式可減少所 需之信號耦接元件的總數量，故而顯著地縮小相對應的晶粒面積。
圖4及5分別地顯示具有線性及環圈互連拓樸的隔離裝置(再度地，圖中顯示有四個域區，然可提供任何實際數量)，從而各個域區僅能透過信號耦接元件集組以與其一或兩個鄰近域區直接地通訊。此等拓樸在業界分別地稱為「菊輪串鏈」及「菊輪串鏈環圈」組態。可藉由將電力及/或資料自鄰近者傳通至鄰近者的方式以達到非鄰近域區之間的通訊。在圖5的環圈排置中，該環圈之域區間的通訊可為按順時針或逆時針方向之其一或兩者繞行該環圈。相比於圖2所示的一般裝置拓樸，圖4及5的菊輪串鏈通訊拓樸可減少所需之信號耦接元件的數量。此外，不同於圖2及3所示之拓樸，該菊輪串鏈和菊輪串鏈環圈拓樸不需要非鄰近信號路徑集組以供在共平面單晶粒排置中彼此跨越。如此對於其中金屬間介電物的垂直厚度不足以承受所需之隔離電壓的製造程序而言確為有利。
圖6為在多個互相隔離電流域間具有一對多及/或多對一通訊拓樸之隔離裝置的區塊概要圖。在此拓樸裡，該等域區的其中一者為「共同」域區602，因為該者是(經由個別的信號耦接元件604集組)直接地連接至各個其他域區606，使得這些其他域區606只能透過該共同域區602彼此進行通訊(若有必要)。此拓樸適用於其中希望能夠自一共同控制介面來控制及/或監視互相隔離功能的應用項目。
前述多項拓樸可按各種方式加以合併，藉此構成更複雜的域區通訊拓樸。例如，圖18為一利用前述一對多與菊輪串鏈通訊拓樸兩者之隔離裝置的區塊概要圖。域區1、2及3為按菊輪串鏈排置，而域區1、4、5及6則是按一對多排置。熟諳本項技藝之人士經閱覽前述揭示後將隨能瞭 解該等所述通訊拓樸的眾多其他合併方式。
圖7為一隔離器積體電路晶粒的平面概要視圖，此者係經組態設定以提供如前所述且如圖5所示對於一晶粒上四個互相分隔且隔離之域區的環圈通訊拓樸。在本實施例裡，該等四個域區702各者是藉由經設置在四個相對應耦接範圍上的個別信號耦接元件704集組以直接地耦接於其兩個最靠近的鄰近者。
即如圖7所示，本實施例內的晶粒具有一嵌封環圈706，而其四個斷點708鄰近個別的隔離器或信號耦接元件704。該等嵌封環圈斷點708雖經顯示為位於該晶粒的四個角落處，然在其中如此會造成生產良率降低的情況下(即如由於晶粒角落處的額外應力之故)，這些斷點可位在離於晶粒角落的位置處。
對於各個域區702的封裝接觸腳針710集組是位在該方形封裝四個側邊的其一相對應者之上，而該封裝之各個側邊上的腳針為分離於封裝角落，藉以拉大對該封裝其他側邊上之腳針的距離，從而提高這些角針集組之間的崩落電壓。
在具有許多(即如八個或更多)互相隔離域區的實施例裡，若如此眾多斷點造成該嵌封環圈無法有效地執行其功能，則要在該嵌封環圈內提供斷點就可能會不切實際。在這些實施例裡，該晶粒可設置有完整(且電性浮動)的嵌封環圈，此者無含斷點，然距該等域區及核心電路確有足夠的間隔俾提供所需的崩落電壓。或另者，若無須嵌封環圈以提供可靠度，則可全然略除。眾多變化方式確為可行，包含如單晶粒隔離器專利申請案案文中所述者。
本揭所述之通訊拓樸適用於包含電力、類比與數位信號傳輸在內的廣泛各種單向及雙向通訊作業。現有許多能夠運用這些排置方式的裝置，包含隔離縱橫切換器或路由器、隔離中繼器庫集以及隔離多工器。
裝置應用
應用1：固態隔離中繼器/切換器
本揭所述的隔離及信號耦接方法與裝置結構可供在單個晶粒上製造出多個隔離中繼器庫集，藉此大幅地降低此等裝置的所需空間與其等製造成本兩者。該基本概念為延伸如圖6所示的一對多電路，並且在各個末端點處增設切換功能。
圖8顯示一種形式的單一隔離中繼器/切換器或閘極驅動器。震盪器802可產生撥切信號(toggling signal)，而此者是由輸入控制信號804所閘控。當該輸入信號804在高位時，一AND閘器806可跨於一電流隔離阻障808施加該震盪器輸出，在此該輸出係經半波調正(透過一串列二極體810)且平滑化(藉由與一電阻器814相平行的平滑電容器812)，同時可利用所獲信號來啟動背對背電晶體816，藉此啟動該切換器/中繼器並透過該等電晶體816將SW1連接至SW2。相反地，當該輸入804在低位時，跨於該隔離阻障808的控制信號停止撥切，並且該電阻器814令該電容器812放電，從而在該切換電晶體816上的閘極電壓。在關閉狀態下，該等背對背電晶體816可供SW1及SW2電壓相對於彼此自由地移動。在其中該節點SW2相比於該節點SW1會總是位於較低電位處的應用項目裡，例如在高側或低側驅動器裡，可將該背對背電晶體組對816替換為單一電晶體。熟諳本項技藝之人士將能瞭解確可對圖8電路進行多項細微修改，像是利用全 波調正、取用PFET而非NFET、取用雙極電晶體而非FET等等。
該等切換電晶體816可為高或低電壓裝置，或是裝置堆疊。可實作單擲或多擲版本的電路以及多重獨立通道而並無困難之處。
圖9顯示一種不同形式的隔離切換器。在本實施例裡，震盪器902可在第一域區904內產生震盪信號，將此信號跨穿於一電流隔離阻障906以耦接至第二域區908，然後如前所述進行調正且平滑化以產生用於該切換器的本地浮動供應軌線910。將分別的控制信號912透過資料隔離器電路914自該第一域區904穿跨過該電流隔離阻障906發送至該切換器，並且用以控制該切換器閘極電壓。該資料隔離器的接收器部分916本身是由該浮動供應軌線910所供電。該震盪器902及該控制信號傳送器兩者是在該第一域區904內，而該調正器918切換器及資料接收器則是位於該第二域區908內。當需要快速地切換開啟關閉該切換器時，就可採用這種一般形式的隔離切換器。此者亦適用於無需彼此隔離的切換器庫集。即如圖8範例般，熟諳本項技藝之人士將能顯知對於調正法則與切換裝置的眾多變化。
圖19顯示一種類似於圖9的隔離切換器，然其中該切換器閘極電壓可經選擇性地切換至一本地正性浮動供應1902以開啟該切換器，而且切換至一本地負性浮動供應1904以關閉該切換器。該等正及負性浮動供應1902、1904兩者是藉由該隔離震盪器信號的適當調正與平滑化處理所產生，即如前文中概要說明者。該隔離資料接收器1906及該切換器驅動器1908兩者分別是由該等正及負性供應1902及1904所供電。這種形式的隔離切換器適用於當零閘極電壓並無法完全地關閉該電晶體切換器時的情況。這些切換器的範例包含各種類型的矽質及化合物半導體裝置，像是JFET及 耗竭模式FFT。該等浮動供應軌線電壓不需具備相等強度-該等可視需要由該切換裝置予以獨立設定。熟諳本項技藝之人士將能瞭解這些調正作業的許多變化方式，例如包含橋接-調正以及倍壓處理。
圖8、9及19雖顯示簡易的調正作業，然熟諳本項技藝之人士將能瞭解，對於一些應用項目，可能會希望是增設電壓調節電路以控制施加於該切換裝置之閘極的電壓。
圖10為，利用如圖8或9所示之M個一般隔離切換器/中繼器結構實例，在一單個晶粒上之N個隔離切換器/中繼器或閘極驅動器庫集的區塊概要圖。注意到這些切換器不僅是隔離於該等數位控制線路，同時也彼此相離。藉此電路所達到所獲隔離方式的一種常見應用就是高側/低側驅動器(亦即N=2)。在其中低側輸出共享與這些數位控制相同之接地(在實作上為常見)的特定情況下並不需要隔離該低側輸出，而結果為在該晶粒上僅需兩個互相隔離域區。
應用2：隔離多工器/跨點切換器
一種隔離多工器為共同地具有一條連接的固態隔離切換器庫集。其一範例可如圖11所示，其中是利用N條數位控制線路以將M個終端(SW_1、...、SW_M)的其一者連接至共同終端SW_COM。在二進位編碼法則裡，M=2N，然其他排置方式亦為可行。亦可為多刀及多擲切換器排置方式。這種排置方式的優點在於，除隔離於數位控制外，尚能去除位在切換側處的供應及接地腳針(即如前文對於「應用1」所述者)，這是迥異於目前市場上可獲用的高電壓固態多工器。
最後，圖12為一隔離跨點或縱橫切換器矩陣的區塊概要 圖，其中是利用一組D條數位控制線路以選擇位在N條輸入與M條輸出線路相交處的調正器/切換器組合。
依據本揭示說明，熟諳本項技藝之人事將即能明瞭亦可運用本文所述方法與結構以實現多刀及多擲切換器以及更一般化的切換矩陣。
熟諳本項技藝之人事將能顯知眾多修改項目而不致悖離本發明範疇。
1302‧‧‧作用半導體範圍
1304‧‧‧絕緣層
1306‧‧‧非絕緣層
1308‧‧‧導體層
1310‧‧‧層間介電物

Claims (23)

  1. 一種積體電路，其中包含：至少三個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離。
  2. 如申請專利範圍第1項所述之積體電路，其中該等積體電路局部各者是經由一組相對應的信號耦接結構以及一組相對應的專屬互連路徑直接地耦接於其他積體電路局部各者。
  3. 如申請專利範圍第1項所述之積體電路，其中該等積體電路局部各者是經由一組相對應的專屬信號耦接結構以及以及一組由其他積體電路局部所共享的共同互連路徑直接地耦接於其他積體電路局部各者。
  4. 如申請專利範圍第1項所述之積體電路，其中該等積體電路局部各者是經由一組個別的專屬信號耦接結構，以及一組構成一經隔離積體電路局部串鏈或環圈的個別專屬互連路徑，直接地耦接於達兩個其他積體電路局部各者。
  5. 如申請專利範圍第1項所述之積體電路，其中該等積體電路局部含有下列至少兩項：(iv)多個第一積體電路局部，這些是經由一組相對應的信號耦接結構以及一組相對應的專屬互連路徑直接地耦接於該等積體電路局部之複數個其他第一者的各者；以及(v)多個第二積體電路局部，這些是經由一組相對應的專屬信號耦接結 構以及一組由該等積體電路局部之其他第二者所共享的共同互連路徑直接地耦接於該等積體電路局部之複數個其他第二者的各者；以及(vi)多個第三積體電路局部，這些是經由一組相對應的專屬信號耦接結構以及一組由該等積體電路局部之其他第三者所共享的共同互連路徑直接地耦接於該等積體電路局部之複數個其他第三者的各者。
  6. 如申請專利範圍第5項所述之，其中該等積體電路局部含有所有該等(i)、(ii)及(iii)三者。
  7. 如申請專利範圍第1至6項任一項所述之積體電路，其中該積體電路含有解多工器，此者具有一輸入及複數個對應於該等積體電路局部者的輸出，而該等輸出各者係經電流隔離於該輸入與其他輸出。
  8. 如申請專利範圍第1至7項任一項所述之積體電路，其中該積體電路含有多工器，此者係經組態設定為具有一輸出及複數個對應於該等積體電路局部者的輸入，而該等輸入各者係經電流隔離於該輸出與其他輸入。
  9. 一種用於隔離切換的積體電路，其中含有：多個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以按照相對應輸入信號的狀態將震盪差分信號施加於該等信號耦接結構的相對應者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定 以經由該相對應耦接結構來接收該震盪差分信號，以調正該震盪差分信號，並且以將該經調正信號，或自此所導生的信號，選擇性地施加於至少一相對應電晶體的相對應閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
  10. 一種用於隔離切換的積體電路，其中含有：多個積體電路局部，該等在單一電性絕緣晶粒上為互相分隔，而該等積體電路局部係互相電流隔離；以及信號耦接結構，此者位於該晶粒上，藉以提供該等積體電路局部之間的信號通訊並同時維持該等之間的電流隔離；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以將震盪差分信號施加於該等信號耦接結構的相對應第一者，並且將輸入信號施加於該等信號耦接結構的相對應第二者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該第一相對應耦接結構來接收該震盪差分信號，並且以調正該震盪差分信號俾提供本地的浮動供應軌線；以及該切換積體電路局部係經組態設定以經由該相對應第二耦接結構來接收該相對應輸入信號，以將該相對應輸入信號轉換成該本地浮動供應軌線上的相對應數位控制信號，並且以將該相對應數位控制信號選擇性地施加於至少一相對應電晶體的閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
  11. 如申請專利範圍第10項所述之積體電路，其中該至少一切換積體電路局部係經組態設定以調正該震盪差分信號來產生正及負的本地浮動供應 軌線；同時該切換積體電路局部係經組態設定以按照該相對應輸入信號將該等本地浮動供應軌線之一者選擇性地轉換成該相對應數位控制信號。
  12. 如申請專利範圍第9至11項任一項所述之積體電路，其中該等複數個互相隔離的切換積體電路局部為通聯地耦接於一共同控制積體電路局部，藉此構成具有一共同控制介面的隔離切換器或中繼器集庫。
  13. 如申請專利範圍第12項所述之積體電路，其中該等切換器中的至少二者共享一共同連接。
  14. 如申請專利範圍第9至11項任一項所述之積體電路，其中該等積體電路局部及信號耦接結構係經組態設定以提供一M×N的隔離縱橫切換器。
  15. 如申請專利範圍第9至11項任一項所述之積體電路，其中該等積體電路局部及信號耦接結構係經組態設定以在經輸入至數位控制域之信號的控制下提供一高電位域/低電位域切換器或閘極驅動器。
  16. 如申請專利範圍第15項所述之積體電路，其中該低電位域及該數位控制域為互相隔離。
  17. 如申請專利範圍第15項所述之積體電路，其中該低電位域及該數位控制域為相同。
  18. 如申請專利範圍第1至17項任一項所述之積體電路，其中該等信號耦接結構包含電容信號耦接結構。
  19. 如申請專利範圍第1至18項任一項所述之積體電路，其中該等信號耦接結構包含電感信號耦接結構。
  20. 如申請專利範圍第1至19項任一項所述之積體電路，其中該等信號耦接結構包含GMR信號耦接結構。
  21. 一種生產一積體電路的方法，其中包含：構成或取得一電性絕緣基板，其上具有複數個覆層，該等覆層含有金屬與介電層以及至少一半導體層；令圖案化該等覆層的至少一部分，藉以構成至少三個互相電流隔離的積體電路局部，該等在該基板上互相分隔；以及一信號耦接結構，以供在不同互相電流隔離積體電路局部之間的進行信號耦接。
  22. 一種生產一用於隔離切換之積體電路的方法，其中包含：構成或取得一電性絕緣基板，其上具有複數個覆層，該等覆層含有金屬與介電層以及至少一半導體層；令圖案化該等覆層的至少一部分，藉以構成至少三個互相電流隔離的積體電路局部，該等在該基板上互相分隔；以及一信號耦接結構，以供在不同互相電流隔離積體電路局部之間的進行信號耦接，其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以按照相對應輸入信號的狀態將震盪差分信號施加於該等信號耦接結構的相對應者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該相對應耦接結構來接收該震盪差分信號，以調正該震盪差分信號，並且以將該經調正信號，或自此所導生的信號，選擇性地施加於至少一相對應電晶體的相對應閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
  23. 一種生產一用於隔離切換之積體電路的方法，其中包含：構成或取得一電性絕緣基板，其上具有複數個覆層，該等覆層含有金 屬與介電層以及至少一半導體層；令圖案化該等覆層的至少一部分，藉以構成兩個以上互相電流隔離的積體電路局部，該等在該基板上互相分隔；以及一信號耦接結構，以供在不同互相電流隔離積體電路局部之間的進行信號耦接；其中該等積體電路局部含有至少一控制積體電路局部，此者係經組態設定以將震盪差分信號施加於該等信號耦接結構的相對應第一者，並且將輸入信號施加於該等信號耦接結構的相對應第二者；以及該等積體電路局部含有至少一切換積體電路局部，此者係經組態設定以經由該第一相對應耦接結構來接收該震盪差分信號，並且以調正該震盪差分信號俾提供本地的浮動供應軌線；以及該切換積體電路局部係經組態設定以經由該相對應第二耦接結構來接收該相對應輸入信號，以將該相對應輸入信號轉換成該本地浮動供應軌線上的相對應數位控制信號，並且以將該相對應數位控制信號選擇性地施加於至少一相對應電晶體的閘極連接，使得該至少一相對應電晶體的多個終端能夠按照該相對應輸入信號的狀態而選擇性地互連。
TW102113710A 2012-04-18 2013-04-18 單晶片多域的電流隔離裝置及方法 TWI613791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261635251P 2012-04-18 2012-04-18
US61/635,251 2012-04-18

Publications (2)

Publication Number Publication Date
TW201349452A true TW201349452A (zh) 2013-12-01
TWI613791B TWI613791B (zh) 2018-02-01

Family

ID=49382712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113710A TWI613791B (zh) 2012-04-18 2013-04-18 單晶片多域的電流隔離裝置及方法

Country Status (4)

Country Link
US (1) US9742391B2 (zh)
EP (1) EP2839583A4 (zh)
TW (1) TWI613791B (zh)
WO (1) WO2013155565A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678135B (zh) * 2015-02-13 2019-11-21 澳大利亞商西拉娜集團私人有限公司 單積層式電流隔離器總成及相關設備

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10324144B2 (en) 2016-12-20 2019-06-18 Infineon Technologies Austria Ag Lateral transmission of signals across a galvanic isolation barrier
EP3598409B1 (en) 2018-07-16 2021-03-10 Melexis Technologies NV Transceiver with galvanic isolation means
US11342288B2 (en) * 2019-06-04 2022-05-24 Allegro Microsystems, Llc Signal isolator having at least one isolation island
US11515246B2 (en) 2020-10-09 2022-11-29 Allegro Microsystems, Llc Dual circuit digital isolator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419810B (en) 1998-06-18 2001-01-21 Hitachi Ltd Semiconductor device
JP3992442B2 (ja) * 2001-02-05 2007-10-17 株式会社日立製作所 インタフェース装置及びインターフェースシステム
US6967348B2 (en) * 2002-06-20 2005-11-22 Micron Technology, Inc. Signal sharing circuit with microelectric die isolation features
US8049573B2 (en) 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7737871B2 (en) * 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7288940B2 (en) * 2004-12-06 2007-10-30 Analog Devices, Inc. Galvanically isolated signal conditioning system
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8362481B2 (en) * 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
ITTO20070325A1 (it) * 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
WO2012065229A1 (en) 2010-11-18 2012-05-24 The Silanna Group Pty Ltd Single-chip integrated circuit with capacitive isolation
US8390093B1 (en) * 2011-09-12 2013-03-05 National Semiconductor Corporation System and method of galvanic isolation in digital signal transfer integrated circuits utilizing conductivity modulation of semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI678135B (zh) * 2015-02-13 2019-11-21 澳大利亞商西拉娜集團私人有限公司 單積層式電流隔離器總成及相關設備

Also Published As

Publication number Publication date
EP2839583A1 (en) 2015-02-25
US20150070073A1 (en) 2015-03-12
TWI613791B (zh) 2018-02-01
US9742391B2 (en) 2017-08-22
WO2013155565A1 (en) 2013-10-24
EP2839583A4 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
US10529796B2 (en) Galvanic isolation device
US11044022B2 (en) Back-to-back isolation circuit
TW201349452A (zh) 單晶片多域的電流隔離裝置及方法
TWI652797B (zh) 場效電晶體堆疊之電壓補償
US8004062B2 (en) Semiconductor device
JP6237909B1 (ja) アイソレータおよびアイソレータの製造方法
CN101840913B (zh) 半导体器件
CN103427865B (zh) 电压域间通信的接口
JP6177987B2 (ja) 異なる直径を有する２つのインダクタを含む集積回路において利得段を実施する回路および方法
US20090072389A1 (en) Structure and method for forming a capacitively coupled chip-to-chip signaling interface
CN105051886A (zh) 半导体装置及其制造方法
JP2015507879A (ja) ドライバ回路、および出力信号を生成する方法
WO2012176081A1 (en) Transmitter for near-field chip-to-chip multichannel transmission
CN106796930A (zh) 具有分布式栅极的功率晶体管
US9209091B1 (en) Integrated monolithic galvanic isolator
US9520354B1 (en) Silicon designs for high voltage isolation
KR101377165B1 (ko) 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법
Peng et al. A simple low cost monolithic transformer for high-voltage gate driver applications
US20100059795A1 (en) Vertical current transport in a power converter circuit
US11961879B2 (en) IC including capacitor having segmented bottom plate
JP2019216133A5 (zh)
CN220570519U (zh) 电子器件和集成电路器件
KR100977261B1 (ko) 상이한 접지 전위를 갖는 고립된 멀티게이트 전계 효과트랜지스터 회로 블록
WO2024030849A1 (en) Wafer-level hybrid bonded radio frequency circuit
US20070205845A1 (en) High-frequency signal coupling device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees