TWI678135B - 單積層式電流隔離器總成及相關設備 - Google Patents

單積層式電流隔離器總成及相關設備 Download PDF

Info

Publication number
TWI678135B
TWI678135B TW105104088A TW105104088A TWI678135B TW I678135 B TWI678135 B TW I678135B TW 105104088 A TW105104088 A TW 105104088A TW 105104088 A TW105104088 A TW 105104088A TW I678135 B TWI678135 B TW I678135B
Authority
TW
Taiwan
Prior art keywords
die
package
laminated body
capacitor
conductive trace
Prior art date
Application number
TW105104088A
Other languages
English (en)
Other versions
TW201639426A (zh
Inventor
雅蘇德漢 摩吉
Yashodhan Moghe
維奇洛 巴特里納
Virgilio Baterina
斯圖爾特 摩林
Stuart Molin
Original Assignee
澳大利亞商西拉娜集團私人有限公司
The Silanna Group Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 澳大利亞商西拉娜集團私人有限公司, The Silanna Group Pty Ltd filed Critical 澳大利亞商西拉娜集團私人有限公司
Publication of TW201639426A publication Critical patent/TW201639426A/zh
Application granted granted Critical
Publication of TWI678135B publication Critical patent/TWI678135B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H02H7/205—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment for controlled semi-conductors which are not included in a specific circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872—Insulating conformal coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本案揭示一種隔離器總成。該總成包含基本上由均質材料塊及一組電觸點組成的積層體。第一晶粒係耦合至該積層體之表面。隔離阻障係完全定位於該積層體之該表面上方。第二晶粒係耦合至該積層體。該第二晶粒係藉由該隔離阻障與該第一晶粒電流隔離。該第二晶粒係經由該隔離阻障及該積層體上之導電跡線與該第一晶粒有效通訊。該第一晶粒、該第二晶粒、該積層體以及該隔離阻障皆含於總成封裝內。

Description

單積層式電流隔離器總成及相關設備 相關申請案之交互參照
本專利申請案主張2015年2月13日提交之美國非臨時專利申請案第14/621,752號之權益，該專利申請案以全文引用之方式併入本文以用於所有目的。
本發明係有關於單積層式電流隔離器總成。
在特定的情況下，電子裝置需要彼此電流隔離，同時仍有效通訊。例如，需要通訊地耦合以交換資訊同時在不同的功率狀態下操作的裝置可能需要加以隔離，以便較低功率裝置不會因暴露於其不能夠承受的電流水平而損壞。作為另一實例，利用具有第一地電平(諸如電池之負端)之電源進行操作的周邊裝置可能需要與利用單獨的地電平(諸如電源牆壁插座之接地端)進行操作的主機裝置通訊。在此等情況下，當裝置耦合到一起時，需要隔離以便阻止電流自一個「地面」流至另一個。作為另一實例，隔離可保護裝置不受單獨裝置中之故障狀態的不利影響。在所有此等情況下，裝置可經電流隔離同時仍經由電氣、光學、機械或聲學機構通訊。
當設計隔離器時必須考慮的主要因素之一為：在維持期望的隔離程度的同時該隔離器經受大功率電平的能力。傳統隔離器因此已利用拼合式槳葉總成製程，在該製程中隔離器之每一側係由完全單獨的基板支撐。兩個單獨的基板繼而通過封裝製程一起接合至整體引線框架，該整體引線框架通常亦將支撐對整個電路的接觸。隔離裝置自身係形成於單獨的槳葉之間且在維持其電流隔離的同時於兩者之間提供通訊溝道。
圖1例示增強隔離器之電力關斷能力的另一種方法，該方法係於基板中形成隔離裝置自身，該等隔離裝置係連接至該基板。圖1例示 隔離器總成100，該隔離器總成100包含基板101，在該基板101中經由介電層103及導電跡線104已形成兩個電容器102。單獨的隔離裝置105可於位置106及107處連接至導電跡線，且進而經由兩個電容器102隔離。由於隔離裝置係形成於基板中且介電質103之崩潰電壓遠大於空氣，所以隔離器之關斷電壓能力相應地增加。單獨的裝置105可包括用於編碼將要通過電容器102發送之訊號的收發器電路且可經由導電跡線108來連接至外部隔離電路。
在一個實施例中，提供一種隔離器總成。該實施例包含基本上由均質材料塊及一組電觸點組成的積層體。該實施例亦包含耦合至積層體之表面的第一晶粒。該實施例亦包含完全定位於積層體之表面上方的隔離阻障。該實施例亦包含耦合至積層體之第二晶粒。該第二晶粒係藉由隔離阻障與第一晶粒電流隔離。該第二晶粒係經由隔離阻障及積層體上之導電跡線與第一晶粒有效通訊。第一晶粒、第二晶粒、積層體以及隔離阻障皆含於總成封裝內。
在另一實施例中，提供一種設備。該實施例包含積層體。該實施例亦包含經由第一晶粒之端子連接至積層體上之第一導電跡線的第一晶粒。該實施例亦包含經由第二晶粒之端子連接至積層體上之第二導電跡線的第二晶粒。該實施例亦包含隔離阻障，該隔離阻障包含連接至第一導電跡線及第二導電跡線且完全定位於積層體上方的離散電容器。該第一晶粒係藉由隔離阻障與第二晶粒電流隔離。隔離阻障、第一導電跡線以及第二導電跡線形成自第一晶粒至第二晶粒的訊號傳輸通路。
在另一實施例中，提供一種封裝的隔離器總成。該實施例包含積層體。該實施例亦包含接合至積層體之第一封裝的積體電路。該實施例亦包含接合至積層體之第二封裝的積體電路。該實施例亦包含接合至積層體之離散表面安裝電容器。該實施例亦包含形成於積層體上之一組導電跡線。導電跡線及離散表面安裝電容器於第一封裝的積體電路與第二封裝的積體電路之間形成通訊溝道。離散表面安裝電容器使第一封裝的積體電路與第二封裝的積體電路電流隔離。
100、300、700‧‧‧隔離器總成
101、504‧‧‧基板
102、306、404、705‧‧‧電容器
103‧‧‧介電層
104、206、216、217‧‧‧導電跡線
105、204、214‧‧‧隔離裝置
106、107‧‧‧位置
200、210、301、302、302、400、500、600、610‧‧‧橫截面
201、202、211、212、303、304‧‧‧晶粒
203、213、305、403、604‧‧‧積層體
215‧‧‧引線接合
303、401、501、601、703‧‧‧第一晶粒
304、402、502、602、704‧‧‧第二晶粒
307、406、706‧‧‧保形塗層
405‧‧‧密封劑
503、603‧‧‧隔離裝置
505‧‧‧射出成型件
701‧‧‧金屬觸點
702‧‧‧微型PCB
707‧‧‧塑膠密封劑
708‧‧‧隔離溝道
800、900‧‧‧流程圖
801、802、803、901、902、903、904‧‧‧步驟
圖1例示根據先前技術之隔離器總成的橫截面。
圖2A及圖2B例示各自根據本發明之實施例的兩個隔離器總成的橫截面。
圖3A及圖3B例示各自根據本發明之實施例的利用離散隔離裝置之隔離器總成的橫截面。
圖4例示根據本發明之實施例的利用保形塗層及密封劑之隔離器總成的橫截面。
圖5例示根據本發明之實施例的利用射出成型件之隔離器總成的橫截面。
圖6A及圖6B例示各自根據本發明之實施例的具有附接至積層體之任一側的晶粒的兩個隔離器總成的橫截面。
圖7為根據本發明之實施例的封裝的隔離器總成的圖解。
圖8例示用於形成參考圖2-7所揭示的隔離器總成之方法的流程圖。
圖9例示用於封裝參考圖2-7所揭示的隔離器總成之方法的流程圖。
現將詳細參考本發明所揭示的實施例，附圖中例示該等實施例之一或多個實例。每一實例均以解釋本技術而非限制本技術之方式提供。事實上，熟習此項技術者將明白，在不脫離本發明之精神及範疇的情況下，可對本技術做出修改及變化。例如，作為一個實施例之一部分加以例示或描述的特徵可用於其他實施例中，從而得到另一實施例。因此，本發明標的意欲涵蓋所附申請專利範圍及其等效物之範疇內的所有此類修改及變化。
可參考圖2-7描述於單個積層體上形成之各種多晶粒隔離器總成。可參考圖8及圖9描述製造彼等總成之方法。隔離器總成可用於傳輸電流隔離的資料或功率訊號。例如，隔離器總成可充當用於根據通用串列匯流排(USB)標準傳輸資訊之一或多個溝道的隔離器。電流隔離可由隔 離阻障提供，該隔離阻障包含亦連接至積層體之隔離裝置。多晶粒隔離器總成之多個晶粒可由隔離裝置隔離且可含有用於跨隔離阻障通訊之收發器。該等收發器可為自外源接收訊號且將其準備用於跨隔離阻障傳輸或自隔離阻障接收訊號且將其準備用於傳輸出隔離器總成的轉發器或轉接驅動器。隔離器總成可為外部系統提供隔離功能性，該等外部系統獨立地耦合至隔離阻障任一側上之多晶粒總成中的不同晶粒。外部系統可經由多晶粒封裝上之導電端子(諸如含有總成之封裝上的接腳、引線或錫焊凸塊)來耦合至隔離器。
耦合至多晶粒隔離器總成之多個晶粒的積層體可為均質材料塊。例如，積層體可為具有在其表面上形成的多層導電跡線之非導體材料、內插器、蝕刻佈線板或微型印刷電路板(微型PCB)。該積層體亦可包括用於與系統連接之電觸點，該等系統為在隔離器總成外部之系統，諸如總成提供隔離的系統。下文該的方法允許單個積層體與多個晶粒一起使用，同時仍提供高度的電流隔離，且進而亦以比利用拼合式槳葉總成之方法更便宜且複雜的方式提供具有給定穩定度之整體總成。
該等總成可包括多個隔離溝道及多個隔離阻障。該等溝道可各自為雙向的或單向的。取決於總成旨在處理之訊號的複雜性及所選擇的經選擇用於跨隔離阻障傳輸訊號之編碼方案，可能需要不同數目的溝道。例如，為了符合USB 3.0，可能需要包含兩個溝道之四個單向隔離阻障，而若同一隔離裝置旨在與USB 2.0標準反向相容，則可能需要完全單獨的溝道。
隔離器需要將電流隔離提供至其所隔離的裝置且亦於該等裝置之間快速傳輸資訊。理想地，隔離器不會將任何潛時或延遲引入隔離訊號。為達減少延遲之目的，隔離裝置經置放應緊密鄰近於隔離裝置，從而最小化於隔離裝置之間發送的訊號之過渡時間。然而，最小化兩個隔離裝置之間的距離可增加該等隔離裝置之端子之間崩潰的可能性。如參考圖1該，介於隔離器總成之導電隔離構件之間的鄰近度之衝突影響的一個解決方案為於基板中形成隔離裝置。然而，與彼技術相一致的方法需要經由通常用於單片積體電路建構之的製造製程或涉及複雜異質基板之接合的系統 層次製程生產定製基板。此等系列之解決方案都不吸引人，因為它們都不同程度的昂貴且技術複雜。因此，利用隔離阻障完全定位在積層體之表面上方的方法係有益的。
下文參考圖3-5及圖9描述用於隔離器總成之不同封裝技術。此等技術包括使用保形塗層、介電質密封劑、射出成型以及用於對單個積層體上之系統層次設計形成保護層的其他方法。因為該等保護層具有比空氣更大的崩潰電壓，所以此等方法亦允許將隔離裝置鄰近置放於其間且使隔離裝置之導電部分彼此隔離，且有助於增加隔離器總成之關斷能力。
就可添加至整體隔離器總成之另外的構件而言，基礎積層體之使用允許更大的靈活性。該等總成可包括另外的被動裝置及或形成於同一積層體上之其他晶粒。該等另外的晶粒可提供定時、配置控制、製程修整或整體總成之通用邏輯功能性。該等晶粒亦可包括用於功率調節之線性調節器。該等另外的晶粒亦可於以上提及之外部系統與隔離裝置之間串聯連接，以使得該等晶粒中之一些經由隔離裝置通訊，但亦藉由隔離裝置電流隔離。此等另外的晶粒亦可包括容納實際隔離裝置(諸如電容器或電感器)之被動裝置或用於諸如供應去耦電容器之其他目的的被動裝置。
圖2A及圖2B例示兩個隔離器總成之橫截面200及210。所例示的總成提供上文該的關於單個積層體上之隔離裝置的潛在鄰近度的一些益處。橫截面200包括耦合至積層體203之多個晶粒201及202。橫截面210包括耦合至積層體213之多個晶粒211及212。由橫截面200及210所例示的總成中之兩者均包括形成於隔離晶粒中之隔離裝置204及214。注意，儘管圖2A及圖2B展示每一晶粒中之隔離裝置，但隔離阻障可完全位於單個晶粒內。不管怎樣，多個晶粒201及202係藉由隔離阻障彼此電流隔離，而同時，多個晶粒201及202經由隔離阻障及其積層體上之導電跡線206及216彼此有效通訊。此方法之益處在於隔離裝置經由晶粒之封裝絕緣，以使得隔離總成具有較大的崩潰電壓。此外，此方法可與不包括形成於積層體自身中之被動裝置的基礎積層體一起使用。因此，此方法在不需要複雜且昂貴的基板的情況下提供更高隔離關斷的益處。
形成於隔離晶粒中之隔離裝置可為能夠利用積體電路封裝 之任何類型的隔離器。如所例示，隔離裝置204及214為電容器。然而，該等隔離裝置亦可為光耦合器、變壓器或任何其他電感電路。在隔離裝置為電容器的情況下，可使用片上氧化物介電層、在後段製程期間形成的再分佈層(RDL)或其組合將電容器內置於晶粒中。例如，該等電容器可為於晶粒中所形成的積體電路中之佈線層內或其上方形成的金屬-絕緣體-金屬(MIM)電容器。該等電容器亦可部分形成於晶粒中且部分地形成於積層體之表面上。例如，電容器板可形成於晶粒之佈線或再分佈層中，而第二板係由積層體上之導電跡線形成。若晶粒為接合至積層體之倒裝晶片，則電容器可有效地包含晶粒與積層體之間的電觸點中之一者。換言之，電容器可置換錫焊凸塊或將以其他方式使晶粒連接至積層體之其他觸點。
可使用各種技術將包含隔離器之多個晶粒耦合至積層體。例如，晶粒201及202為連接至於積層體203之表面上所形成的導電跡線206及207的倒裝晶片，而晶粒211及212係經由引線接合來連接至於積層體213之表面上所形成的導電跡線216及217。在任一情況下，導電跡線可為安置在積層體之表面上或安置在積層體之蝕刻區域中的導線。該等導線可為諸如銅或鎢之金屬。如圖2A及圖2B所示，晶粒201及202係經由倒裝晶片封裝及連接至晶粒上之頂側觸點的錫焊凸塊205來連接至積層體，而晶粒211及212係經由引線接合215來連接至積層體。倒裝晶片連接提供益處，因為晶粒之內部電路與導電跡線之間的連接物理上較短，從而允許跨隔離阻障更快地傳輸訊號。引線接合提供益處，因為當隔離裝置利用電感器時，引線接合自身可充當隔離裝置之穿過其自身固有阻抗的部分。顯然，儘管橫截面200及210中之總成經例示為受限於單個連接類型，但在特定方法中，積層體上之多個晶粒中之子集將為倒裝晶片連接的，而剩餘者使用引線接合加以連接。
圖3A及圖3B例示隔離器總成300在製造製程之兩個階段處的橫截面301及302。隔離器總成300包括倒裝晶片連接至積層體305之多個晶粒303及304。該隔離器總成亦包括以離散表面安裝電容器306之形式形成於積層體之表面上方的隔離裝置。在其他一切相等的情況下，離散裝置之使用使隔離器總成300成為比參考圖2A及圖2B論述的隔離器總成 類型更的選擇，因為與經定製以用於特定目的相比，離散隔離裝置便宜可被拉離支架以用於任何設計。此外，離散裝置之使用提供關於參考圖1論述的隔離器總成類型的某些益處，因為於基板上方形成隔離裝置去除了蝕刻到基板中或進行其他製程以利用於基板自身中產生隔離裝置之目的來製造外來基板的需要。
儘管可根據本文該的方法利用諸如貫穿孔電容器之積層中隔離裝置及形成於積層體中之其他被動裝置，但此類方法不能用於薄積層體。薄積層體係重要的，因為其限制封裝總成所需的封裝材料量。另外，根據定義的薄積層體具有較少材料且因此比較薄的積層體更廉價。一般而言，限制封裝之寬度的構件選擇就此而言提供益處，以使得可根據本文該的方法有利地利用諸如表面安裝電容器之薄電容器及其他薄離散裝置。
參考橫截面200、210及301該的方法可提供足夠的隔離且不需要進一步處理。可將裝置曝露於周圍空氣中，或者可以使該等裝置曝露於封裝內之氣袋的方式將其封裝。然而，承受隔離器總成之能力的電壓係由暴露於跨該隔離器之高電壓差的最小氣隙來判定。在乾空氣中的空氣之耐崩潰性通常為1kV/mm。因此，如橫截面301中之離散裝置在積層體表面上方的使用，以及如橫截面200及210中之導電引線暴露於戶外可通過積層體上方的空氣產生不利的弱崩潰路徑。此問題可藉由引入系統層次封裝件以切斷弱崩潰路徑的進一步處理步驟來解決。一種此類方法為於封裝中形成真空袋或通過諸如氬之惰性氣體的引入而形成高壓區域，但此等封裝方法可為昂貴的。下文該的另外的封裝方法用來解決此設計考慮，從而允許隔離裝置緊密鄰近置放，且允許於積層體表面上方使用離散隔離裝置。
可增強隔離器總成之耐崩潰性的一種封裝方法為在隔離裝置上引入保形塗層。橫截面302包括保形塗層307，該保形塗層在隔離阻障形成且晶粒係附接至積層體之後可形成於隔離器總成上。該保形塗層可為具有高崩潰電壓之任何材料，該材料可製成以(至少暫時地)符合所施加的表面。潛在的材料包括：塑膠噴塗、丙烯酸、環氧樹脂、聚氨酯矽氧烷、聚對二甲苯、或非晶質氟聚合物。因此，保形塗層307覆蓋第一晶粒303及第二晶粒304且亦覆蓋離散電容器306。該保形塗層有利地具有高介電係數 且可用來使總成之導電端子彼此隔離以防止系統之短路及毀壞性崩潰。該保形塗層為以下方法之實例：該等方法允許離散裝置之使用及緊密鄰近晶粒之置放，同時維持期望水平的耐崩潰性。
儘管參考由電容器構成之隔離裝置來論述隔離器總成300，但該總成可替代地利用上文該的任何隔離裝置，包括光耦合器、變壓器以及其他電感裝置。使用參考橫截面302該的方法將允許任何類型之離散隔離裝置的使用，只要其能夠由保形塗層覆蓋。此限制將有效地覆蓋任何公開市場的離散裝置，該離散裝置經出售以用於PCB及其他系統層次積層體。然而，諸如由積層體上之導線形成的電感器或薄表面安裝電容器的小輪廓裝置將最有助於此種方法，因為保形塗層之厚度可為就處理時間及整體總成成本而言的限制因素。
可增強隔離器總成之耐崩潰性的一種封裝方法為在積層體表面上之多個晶粒及隔離裝置上引入密封劑。該密封劑可形成用於隔離器總成之封裝的外表面。該總成亦可包括包含積層體之後側的外表面，或該密封件可覆蓋該總成之兩側。圖4例示隔離器總成橫截面400，其包含形成於積層體403上之第一晶粒401及第二晶粒402以及離散表面安裝電容器404。還例示形成於第一晶粒、第二晶粒以及隔離阻障上之密封劑405。該密封劑為介電質密封劑，諸如：塑膠密封劑、樹脂、環氧樹酯、矽密封劑、或聚醯亞胺。
該密封劑可直接置放於基板及隔離裝置上。然而，如所例示，密封劑405已沉積於保形塗層406之頂部上，該保形塗層406在密封劑405形成之前形成。用於形成密封劑405之材料通常比用於形成保形塗層406之材料更廉價，且在與等量的保形塗層406相同的價格點時可提供更大的穩定度及保護免受外力。實際上，用於保形塗層406之某些材料不可用作用於裝置之外部封裝，因為該等材料不充分地黏著至總成以用作永久密封劑。同時，用來形成密封劑405之特定材料(諸如塑膠密封劑)可產生空隙或包括可能危害隔離器之崩潰強度的導電顆粒。因此，在一些方法中，於裝置上形成保形塗層406且隨後於該保形塗層上形成密封劑405係有益的。保形塗層及介電質密封劑之組合將允許隔離器裝置及隔離裝置緊密鄰 近置放。例如，保形塗層及介電質密封劑將允許第一晶粒401之端子置放於離散電容器404之替代端子的1.25毫米內，同時仍維持大於1kV的關斷能力。
儘管參考圖4論述的方法包括將離散電容器用作隔離器總成之隔離裝置，但該等方法不限於此。保形塗層及/或密封劑之使用亦可有利地應用於隔離裝置全部或部分地形成於晶粒自身中的方法，以及應用於使用上文該的任何隔離裝置的方法。實際上，不論是否使用離散裝置，隔離器總成之崩潰電壓將仍可能通過引入具有比空氣更高的崩潰強度之保形塗層而增強。
能夠增強隔離器總成之崩潰電壓的另一種封裝方法在於跨整個總成引入空間填充的介電材料以密封整個封裝。此方法之實例將為跨整個總成引入塑膠射出成型件。此方法將比上文該的其他封裝方法更昂貴，但在沒有保形塗層或更便宜的密封劑選擇的情況下將是有用的。此外，由於射出成型件提供對隔離阻障任一側之所有曝露構件的完全覆蓋，射出成型件將允許隔離裝置及晶粒緊密鄰近置放。例如，射出成型件將允許第一晶粒之端子置放於離散電容器之替代端子的1毫米內，同時仍維持大於1kV的關斷能力。
可參考圖5來描述使用射出成型件封裝的隔離器總成之實例。圖5中之橫截面500包括第一晶粒501、第二晶粒502、以及一或多個隔離裝置503，所有都定位於基板504之表面上方。橫截面500類似於橫截面210，因為通過隔離器進行的通訊係通過使用將晶粒耦合至積層體上之導電跡線的引線接合來實現。然而，橫截面500中之隔離器總成係由射出成型件505覆蓋而不是曝露於周圍空氣。接合類型及封裝方法之此組合為合適的，因為將保形塗層黏著至使晶粒連接至積層體之接合線可能是困難的。然而，空間填充的介電材料將能夠使接合線隔離且將另外對隔離器總成整體提供增加的穩定性及隔離。
圖6例示各自包含第一晶粒601、第二晶粒602以及所有都耦合至積層體604之隔離裝置603的隔離器總成的橫截面600及610。如所例示，隔離裝置603再次各自形成於積層體604之表面上方，以使得可使 用基礎積層體且該積層體亦可為薄積層體。然而，兩個橫截面中之晶粒係形成於積層體604之不同表面上。如圖所示，隔離裝置係形成於橫截面600中之晶粒中及橫截面610中之積層體上。不論隔離裝置定位在何處，將晶粒置放於積層體之任一側上有助於增加隔離器總成之崩潰電壓，因為隔離阻障之任一側之間完全缺乏敞露式通路。實際上，積層體通常將延伸出頁面且延伸到比所例示程度大得多的左側及右側，以使得之搭接於在積層體邊緣周圍的崩潰路徑將有效地具有對裝置之性能可忽略的影響。儘管使用電容式隔離器繪製此等橫截面，但可代替地使用上文論述的任何隔離裝置。
圖7自前側及後側兩者例示封裝的隔離器總成700。在此種情況下，該總成已置放於DFN封裝中，該DFN封裝在該封裝中具有用於隔離器之每一側的6個金屬觸點701。該總成係形成於微型PCB 702上且包括由離散表面安裝電容器705隔離的第一晶粒703及第二晶粒704。所有前述構件係由保形塗層706及塑膠密封劑707覆蓋，該保形塗層及塑膠密封劑已於圖中去除以曝露第一晶粒703、離散表面安裝電容器705以及第二晶粒704。介於晶粒與電容器之間的導電跡線係於微型PCB之曝露部分中以及由密封劑下方之假想線展示。注意，封裝含有介於第一晶粒703與第二晶粒704之間的另一表面安裝電容器，該表面安裝電容器因為該封裝還沒有自其上方去除而未以假想線展示。還注意，該封裝包括類似於使用第一晶粒703及第二晶粒704之溝道的完全單獨的隔離溝道708。在所例示的方法中，隔離器與USB 3.0標準相容且所例示的溝道中之每一者係單向的以允許通過隔離器雙向通訊。總成可通過添加另外的裝置及觸點來修改，以便與USB 2.0反向相容。
圖8例示可用於形成上文該的隔離器總成之方法的流程圖800。流程圖800開始於步驟801，其中第一晶粒及第二晶粒係接合至單個積層體。此接合製程可使用倒裝晶片接合、引線接合或最終將於晶粒與隔離阻障兩者之端子之間提供電連接以及於晶粒與積層體之間提供物理連接的任何其他方法進行，從而確保晶粒在製造製程之剩餘者期間保持於適當位置。流程圖可替代地繼續到步驟802或從步驟802開始，其中隔離裝置係接合至積層體。在利用此步驟之方法中，隔離裝置為與晶粒分開的離散 裝置。在此等方法中，可以任意次序進行步驟801及802。在隔離裝置係形成於晶粒中之其他方法中，可完全跳過步驟802。
流程圖800繼續到步驟803，其中視需要形成接合線。該等接合線可將晶粒上之端子連接至積層體上之導電跡線。可替代地，接合線可將晶粒之端子連接至離散隔離裝置上之端子。在最後的替代方案中，接合線可用作電感器且進而充當隔離裝置自身。在晶粒係倒裝晶片連接至基底之方法中，可保留此步驟以便將離散隔離裝置之端子連接至積層體上之導電跡線，或者在該隔離裝置也不需要引線接合時可完全跳過此步驟。
圖9例示用於封裝上文揭示的隔離器總成之方法的流程圖900。流程圖900開始於可選步驟901，其中諸如塑膠噴塗或濺射沉積的介電質之保形塗層係形成於基板上所形成的晶粒及隔離裝置上方。流程圖900隨後繼續到步驟902，其中密封劑係形成於晶粒及隔離裝置上方。該密封劑可為用作用於隔離器總成之整個封裝的外表面的塑膠密封劑。
流程圖900可視需要開始於步驟903，其中成型件係形成於隔離器總成上方。該成型件可為在注射至隔離器總成之完全隔離的所有曝露部分之後膨脹的注入介電材料。可將另外的封裝材料應用於射出成型件以為封裝(諸如金屬或陶瓷封裝)形成外殼，或者注入材料自身可用作封裝之外表面。
流程圖900終止於步驟904，其中外部觸點係形成至隔離器總成。該等觸點可為錫焊凸塊、自引線框架延伸的銅或金引線、用於引線接合觸點之襯墊陣列或能夠允許隔離器總成與外部系統通訊之任何其他外部觸點。在晶粒直接耦合至特別複雜的隔離阻障的情況下，或在積層體包括具有編碼功能之另外的晶粒的情況下，外部觸頭可為更複雜的，諸如USB端子或其他匯流排界面。
儘管已參照本發明之特定實施例詳細描述本說明書，但熟習此項技術者應理解的是，在獲得對前述內容之理解後，可容易構想出此等實施例之替代形式、變化形式及等效物。在不脫離隨附申請專利範圍中更特定闡述的本發明之精神及範疇的情況下，熟習此項技術者可實踐本發明之此等及其他修改形式及變化形式。

Claims (17)

  1. 一種隔離器總成，包含：一積層體，該積層體基本上由一均質材料塊及一組電觸點組成；一第一晶粒，該第一晶粒耦合至該積層體之一表面；一隔離阻障，該隔離阻障完全地定位於該積層體之該表面上方；一第二晶粒，該第二晶粒耦合至該積層體，其中該第二晶粒係藉由該隔離阻障與該第一晶粒呈電流隔離，且其中該第二晶粒係經由該隔離阻障及該積層體上之一導電跡線來與該第一晶粒有效通訊；一離散電容器，該離散電容器經由一第一端子及一第二端子耦合至該積層體；以及一介電質密封劑，該介電質密封劑使該第一晶粒與該離散電容器隔離；其中該第一晶粒、該第二晶粒、該積層體以及該隔離阻障皆包含於一總成封裝內；其中該隔離阻障包含該離散電容器；以及其中該介電質密封劑形成用於該隔離器總成之封裝的一外表面。
  2. 如申請專利範圍第1項之隔離器總成，進一步包含：一保形塗層，該保形塗層覆蓋該第一晶粒、該第二晶粒以及該離散電容器；其中該保形塗層及該介電質密封劑使該第一晶粒與該離散電容器隔離；以及其中該介電質密封劑覆蓋該保形塗層。
  3. 一種隔離器總成，包含：一積層體，該積層體基本上由一均質材料塊及一組電觸點組成；一第一晶粒，該第一晶粒耦合至該積層體之一表面；一隔離阻障，該隔離阻障完全地定位於該積層體之該表面上方；及一第二晶粒，該第二晶粒耦合至該積層體，其中該第二晶粒係藉由該隔離阻障與該第一晶粒呈電流隔離，且其中該第二晶粒係經由該隔離阻障及該積層體上之一導電跡線來與該第一晶粒有效通訊；其中該第一晶粒、該第二晶粒、該積層體以及該隔離阻障皆包含於一總成封裝內；其中該第一晶粒為一倒裝晶片晶粒；以及其中該第一晶粒係經由該第一晶粒之一頂側觸點來耦合至該積層體。
  4. 如申請專利範圍第3項之隔離器總成，進一步包含：一離散表面安裝電容器，該離散表面安裝電容器係經由一第一端子及一第二端子來耦合至該積層體；以及一介電質密封劑，該介電質密封劑使該第一晶粒與該離散表面安裝電容器隔離；其中該隔離阻障包含該離散表面安裝電容器；其中該積層體為一印刷電路板；以及其中該第二晶粒係經由跨越該離散表面安裝電容器發送之脈衝來與該第一晶粒有效通訊。
  5. 一種隔離器總成，包含：一積層體，該積層體基本上由一均質材料塊及一組電觸點組成；一第一晶粒，該第一晶粒耦合至該積層體之一表面；一隔離阻障，該隔離阻障完全地定位於該積層體之該表面上方；一第二晶粒，該第二晶粒耦合至該積層體，其中該第二晶粒係藉由該隔離阻障與該第一晶粒呈電流隔離，且其中該第二晶粒係經由該隔離阻障及該積層體上之一導電跡線來與該第一晶粒有效通訊；及一電容器，該電容器具有一第一板及一第二板；其中該第一晶粒、該第二晶粒、該積層體以及該隔離阻障皆包含於一總成封裝內；其中該第一板係形成於該第一晶粒中；以及其中該隔離阻障包含該電容器。
  6. 如申請專利範圍第5項之隔離器總成，進一步包含：一介電質密封劑，該介電質密封劑使該第一晶粒與該第二晶粒隔離；以及一保形塗層，該保形塗層覆蓋該第一晶粒及該第二晶粒；其中該保形塗層及該介電質密封劑使該第一晶粒與該第二晶粒隔離；以及其中該介電質密封劑覆蓋該保形塗層。
  7. 如申請專利範圍第5項之隔離器總成，其中：該第二板係形成於該積層體上；該第一晶粒為一倒裝晶片晶粒；以及該第一晶粒係經由該第一晶粒之一頂側觸點來耦合至該積層體。
  8. 一種電子設備，包含：一積層體；一第一晶粒，該第一晶粒經由該第一晶粒之一端子來連接至該積層體上之一第一導電跡線；一第二晶粒，該第二晶粒經由該第二晶粒之一端子來連接至該積層體上之一第二導電跡線；一隔離阻障，該隔離阻障包含連接至該第一導電跡線及該第二導電跡線且完全地定位於該積層體上方的一離散電容器；及一密封劑，該密封劑使該第一晶粒與該離散電容器隔離；其中該第一晶粒係藉由該隔離阻障與該第二晶粒電流隔離；其中該隔離阻障、該第一導電跡線以及該第二導電跡線形成自該第一晶粒至該第二晶粒的一訊號傳輸通路；及其中該密封劑及該積層體形成一封裝。
  9. 如申請專利範圍第8項之電子設備，進一步包含：一保形塗層，該保形塗層覆蓋該第一晶粒、該第二晶粒以及該離散電容器；其中該保形塗層使該第一晶粒與該離散電容器隔離；以及其中該密封劑覆蓋該保形塗層。
  10. 如申請專利範圍第8項之電子設備，其中：該第一晶粒為一倒裝晶片晶粒；以及該第一晶粒之該端子係經由一焊球來連接至該積層體上之該第一導電跡線。
  11. 一種電子設備，包含：一積層體；一第一晶粒，該第一晶粒經由該第一晶粒之一端子來連接至該積層體上之一第一導電跡線；一第二晶粒，該第二晶粒經由該第二晶粒之一端子來連接至該積層體上之一第二導電跡線；一隔離阻障，該隔離阻障包含連接至該第一導電跡線及該第二導電跡線且完全地定位於該積層體上方的一離散電容器；及一介電質密封劑，該介電質密封劑使該第一晶粒與該離散電容器隔離；其中該第一晶粒係藉由該隔離阻障與該第二晶粒電流隔離；其中該隔離阻障、該第一導電跡線以及該第二導電跡線形成自該第一晶粒至該第二晶粒的一訊號傳輸通路；及其中該離散電容器為經由一第一端子及一第二端子耦合至該積層體的一離散表面安裝電容器。
  12. 一種電子設備，包含：一積層體；一第一晶粒，該第一晶粒經由該第一晶粒之一端子來連接至該積層體上之一第一導電跡線；一第二晶粒，該第二晶粒經由該第二晶粒之一端子來連接至該積層體上之一第二導電跡線；一隔離阻障，該隔離阻障包含連接至該第一導電跡線及該第二導電跡線且完全地定位於該積層體上方的一離散電容器；及一射出成型件，該射出成型件使該第一晶粒與該離散電容器隔離；其中該第一晶粒係藉由該隔離阻障與該第二晶粒電流隔離；及其中該隔離阻障、該第一導電跡線以及該第二導電跡線形成自該第一晶粒至該第二晶粒的一訊號傳輸通路。
  13. 一種電子設備，包含：一積層體；一第一晶粒，該第一晶粒經由該第一晶粒之一端子來連接至該積層體上之一第一導電跡線；一第二晶粒，該第二晶粒經由該第二晶粒之一端子來連接至該積層體上之一第二導電跡線；一隔離阻障，該隔離阻障包含連接至該第一導電跡線及該第二導電跡線且完全地定位於該積層體上方的一離散電容器；及其中該第一晶粒之該端子處於該離散電容器之一替代端子的1毫米內；其中該第一晶粒係藉由該隔離阻障與該第二晶粒電流隔離；及其中該隔離阻障、該第一導電跡線以及該第二導電跡線形成自該第一晶粒至該第二晶粒的一訊號傳輸通路。
  14. 如申請專利範圍第13項之電子設備，其中：該第一晶粒之該端子係經由一引線接合來連接至在該積層體上之該第一導電跡線。
  15. 一種封裝的隔離器總成，包含：一積層體；一第一封裝的積體電路，該第一封裝的積體電路接合至該積層體；一第二封裝的積體電路，該第二封裝的積體電路接合至該積層體；一離散表面安裝電容器，該離散表面安裝電容器接合至該積層體；一組導電跡線，該組導電跡線形成於該積層體上；及一射出成型件，該射出成型件使該第一封裝的積體電路與該離散電容器隔離且形成該封裝的隔離器總成之一外表面；其中該等導電跡線及該離散表面安裝電容器於該第一封裝的積體電路與該第二封裝的積體電路之間形成一通訊溝道；其中該離散表面安裝電容器使該第一封裝的積體電路與該第二封裝的積體電路電流隔離；其中該第一封裝的積體電路之一端子係經由一引線接合來連接至該積層體上所形成的該組導電跡線中之一第一導電跡線；以及其中該第一封裝的積體電路之該端子處於該離散表面安裝電容器之一替代端子的1毫米內。
  16. 一種封裝的隔離器總成，包含：一積層體；一第一封裝的積體電路，該第一封裝的積體電路接合至該積層體；一第二封裝的積體電路，該第二封裝的積體電路接合至該積層體；一離散表面安裝電容器，該離散表面安裝電容器接合至該積層體；一組導電跡線，該組導電跡線形成於該積層體上；及一介電質密封劑，該介電質密封劑使該第一封裝的積體電路與該離散電容器隔離；其中該等導電跡線及該離散表面安裝電容器於該第一封裝的積體電路與該第二封裝的積體電路之間形成一通訊溝道；其中該離散表面安裝電容器使該第一封裝的積體電路與該第二封裝的積體電路電流隔離；及其中該第一封裝的積體電路處於一倒裝晶片封裝內。
  17. 如申請專利範圍第16項之封裝的隔離器總成，其中一保形塗層及該介電質密封劑使該第一封裝的積體電路與該離散電容器隔離；其中該介電質密封劑覆蓋該保形塗層；以及其中該第一封裝的積體電路之該端子處於該離散表面安裝電容器之一替代端子的1.25毫米內。
TW105104088A 2015-02-13 2016-02-05 單積層式電流隔離器總成及相關設備 TWI678135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/621,752 2015-02-13
US14/621,752 US9257834B1 (en) 2015-02-13 2015-02-13 Single-laminate galvanic isolator assemblies

Publications (2)

Publication Number Publication Date
TW201639426A TW201639426A (zh) 2016-11-01
TWI678135B true TWI678135B (zh) 2019-11-21

Family

ID=55235678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104088A TWI678135B (zh) 2015-02-13 2016-02-05 單積層式電流隔離器總成及相關設備

Country Status (4)

Country Link
US (1) US9257834B1 (zh)
CN (1) CN107409469B (zh)
TW (1) TWI678135B (zh)
WO (1) WO2016128929A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548288B1 (en) * 2014-12-22 2017-01-17 Apple Inc. Integrated circuit die decoupling system with reduced inductance
US9455189B1 (en) 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
US10147722B2 (en) * 2016-08-12 2018-12-04 Renesas Electronics America Inc. Isolated circuit formed during back end of line process
US10943855B2 (en) * 2017-08-23 2021-03-09 Semiconductor Components Industries, Llc Electronic device packaging with galvanic isolation
US11251171B2 (en) * 2018-06-13 2022-02-15 Intel Corporation Removable interposer
US11094688B2 (en) 2018-08-23 2021-08-17 Analog Devices International Unlimited Company Isolation architecture
US11044022B2 (en) * 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
US10892316B2 (en) * 2018-11-15 2021-01-12 Google Llc High density ball grid array (BGA) package capacitor design
US10916493B2 (en) * 2018-11-27 2021-02-09 International Business Machines Corporation Direct current blocking capacitors
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
EP4123701A1 (de) * 2021-07-22 2023-01-25 Siemens Aktiengesellschaft Elektronische baugruppe mit primärseite, sekundärseite und kopplungseinheit sowie kopplungsbauteil

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262974B2 (en) * 2005-10-28 2007-08-28 Cisco Technology, Inc. Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
TW201349452A (zh) * 2012-04-18 2013-12-01 Silanna Group Pty Ltd 單晶片多域的電流隔離裝置及方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049527A (en) 1985-06-25 1991-09-17 Hewlett-Packard Company Optical isolator
US4780795A (en) 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
US5444600A (en) 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US5952849A (en) 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
US6417743B1 (en) 1999-09-21 2002-07-09 Rockwell Science Center, Llc Micro electromechanical isolator
US7016490B2 (en) 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
US6864509B2 (en) 2002-02-06 2005-03-08 Eugene Robert Worley Packaging optically coupled integrated circuits using flip-chip methods
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
US7423503B2 (en) 2005-10-18 2008-09-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating film acoustically-coupled transformer
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
US20080277761A1 (en) 2007-05-08 2008-11-13 Texas Instruments, Inc. On-chip isolation capacitors, circuits therefrom, and methods for forming the same
US8362481B2 (en) 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
JP2009123781A (ja) * 2007-11-12 2009-06-04 Mitsumi Electric Co Ltd 回路モジュール
US20090296310A1 (en) 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US9072204B2 (en) * 2009-07-17 2015-06-30 Panasonic Intellectual Property Management Co., Ltd. Electronic module and production method therefor
US8278730B2 (en) 2009-10-28 2012-10-02 Infineon Technologies Austria Ag High voltage resistance coupling structure
US20110269295A1 (en) 2010-04-30 2011-11-03 Hopper Peter J Method of Forming a Semiconductor Wafer that Provides Galvanic Isolation
US20120002377A1 (en) 2010-06-30 2012-01-05 William French Galvanic isolation transformer
US9148099B2 (en) * 2010-12-29 2015-09-29 Stmicroelectronics International N.V. HDMI receiver
US8519506B2 (en) 2011-06-28 2013-08-27 National Semiconductor Corporation Thermally conductive substrate for galvanic isolation
US8643138B2 (en) 2011-06-30 2014-02-04 Silicon Laboratories Inc. High breakdown voltage integrated circuit isolation structure
US8659149B2 (en) 2011-08-09 2014-02-25 National Semiconductor Corporation Semiconductor structure with galvanic isolation
US8378776B1 (en) 2011-08-26 2013-02-19 National Semiconductor Corporation Semiconductor structure with galvanically-isolated signal and power paths
US8674486B2 (en) 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
JP5670392B2 (ja) * 2012-07-27 2015-02-18 株式会社東芝 回路基板
US8913401B2 (en) * 2012-11-14 2014-12-16 Fuji Xerox Co., Ltd. Multilayer wiring board
US8921988B2 (en) 2012-12-28 2014-12-30 NeoEnergy Microelectronics, Inc. Galvanically-isolated device and method for fabricating the same
US8963622B2 (en) * 2013-03-10 2015-02-24 Microchip Technology Incorporated Method and apparatus for generating regulated isolation supply voltage
US9496926B2 (en) 2013-05-24 2016-11-15 Texas Instruments Incorporated Galvanic isolator
US9735112B2 (en) * 2014-01-10 2017-08-15 Fairchild Semiconductor Corporation Isolation between semiconductor components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262974B2 (en) * 2005-10-28 2007-08-28 Cisco Technology, Inc. Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
TW201349452A (zh) * 2012-04-18 2013-12-01 Silanna Group Pty Ltd 單晶片多域的電流隔離裝置及方法

Also Published As

Publication number Publication date
US9257834B1 (en) 2016-02-09
CN107409469B (zh) 2020-08-25
TW201639426A (zh) 2016-11-01
WO2016128929A1 (en) 2016-08-18
CN107409469A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
TWI678135B (zh) 單積層式電流隔離器總成及相關設備
KR101215283B1 (ko) 적어도 부분적인 패키징을 갖는 디바이스
US6838776B2 (en) Circuit device with at least partial packaging and method for forming
US20140124907A1 (en) Semiconductor packages
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
CN107408547A (zh) 扇出型系统级封装件及其形成方法
JP3199281U (ja) 電子装置
US20120153432A1 (en) Semiconductor device and method for manufacturing same
CN101728584B (zh) 形成二次电池的保护电路模块的方法
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
US20090080135A1 (en) Apparatus and Method for ESD Protection of an Integrated Circuit
JP2006196709A (ja) 半導体装置およびその製造方法
TW200839971A (en) Chip package module
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
CN111696970B (zh) 半导体装置
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
CN100472780C (zh) 电子零部件及其制造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN108604585A (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
US20090273074A1 (en) Bond wire loop for high speed noise isolation
JP6210533B2 (ja) プリント基板およびその製造方法
KR20140086417A (ko) 반도체 패키지 및 그 제조방법
JP2021185621A (ja) 電子デバイス
TWI400773B (zh) 具有至少部份封裝之電路裝置及其形成之方法