TWI400773B - 具有至少部份封裝之電路裝置及其形成之方法 - Google Patents

具有至少部份封裝之電路裝置及其形成之方法 Download PDF

Info

Publication number
TWI400773B
TWI400773B TW093110918A TW93110918A TWI400773B TW I400773 B TWI400773 B TW I400773B TW 093110918 A TW093110918 A TW 093110918A TW 93110918 A TW93110918 A TW 93110918A TW I400773 B TWI400773 B TW I400773B
Authority
TW
Taiwan
Prior art keywords
circuit device
layer
conductive
conductive layer
circuit
Prior art date
Application number
TW093110918A
Other languages
English (en)
Other versions
TW200504947A (en
Inventor
George Leal
Jie-Hua Zhao
Edward R Prack
Robert J Wenzel
Brian D Sawyer
David G Wontor
Marc Alan Mangrum
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/418,790 external-priority patent/US6921975B2/en
Priority claimed from US10/418,763 external-priority patent/US6838776B2/en
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200504947A publication Critical patent/TW200504947A/zh
Application granted granted Critical
Publication of TWI400773B publication Critical patent/TWI400773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

具有至少部份封裝之電路裝置及其形成之方法
本發明一般係關於一種電路裝置，更特定言之，係關於一種具有至少部分封裝之電路裝置及其形成之方法。
 先前申請案參考
本申請案於2003年4月19日提出美國專利申請，專利申請案號為10/418,790。並且正在根據2003年4月19日申請的美國專利申請案第10/417,763號要求優先權。
所有類型的電路裝置，包括但不限於電裝置、光學裝置、主動裝置及被動裝置，通常都會以一種形式加以封裝，該封裝形式可保護電路裝置，當需要時允許電路裝置的外部耦合並且成本盡可能低同時仍允許功能性地使用電路裝置。使用可改善電路裝置封裝的標準、現有封裝工具與製程係一種提升電路裝置封裝的低成本方法。
商業性轉讓或出售僅受到部分封裝的電路裝置正變得更加普遍。此等部分封裝的電路接著可與其他電路裝置選擇性組合，並以一最終形式封裝，以產生所需的最終電路。
圖1說明一放置在黏著層12上的導電層10之斷面圖。在本發明的某些具體實施例中，使用一支撐結構9來為黏著層12提供支撐。導電層10與黏著層12之間的介面形成一平面11。導電層10可由任何導電的材料形成。在本發明的某些具體實施例中，導電層10可為一導電框架，如引線框架。 引線框架可由任何具有適當特性的導電材料形成，例如銅或合金42。在本發明的替代具體實施例中，導電層10可為一導電基板，例如一包括複數個互連層的多層基板。黏著層12可由任何黏著材料形成。在本發明之一項具體實施例中，黏著層12係一具有一黏著表面沿平面11與導電層10接觸的膠帶。在本發明之一項替代性具體實施例中，黏著層12可能不具有任何所應用的黏著劑，直至圖2。在本發明之一項具體實施例中，導電層10具有開口405至407。本發明之替代具體實施例可在導電層10中具有任何數量、任何形狀的開口。
圖2說明圖1中添加複數個電路裝置14之後的順序斷面圖。複數個電路裝置14包括一已放置在開口405中的電路裝置15、一已放置在開口406中的電路裝置16以及一已放置在開口407中的電路裝置17。應注意，開口405至407至少部分包圍其對應的電路裝置15至17。在本發明之某些具體實施例中，開口405至407完全包圍其對應的電路裝置15至17。應注意，在本發明之替代具體實施例中，可有一個以上的電路裝置(例如15至17)位於單個開口(405至407)內。複數個電路裝置14之一或多個可為執行相同功能的相同電路裝置，或可為執行不同功能的不同電路裝置。在本發明之某些具體實施例中，可在將電路裝置14放置在其個別開口405至407中之前，將黏著劑應用於電路裝置14之一或多個。應用於電路裝置14之一或多個上的黏著劑接著可與層12接 觸，並形成黏著層12之黏著部分，該部分在後續的密封步驟(見圖3)期間將電路裝置固持定位。
電路裝置14具有至少一作用且實質上與導電層10之一表面共平面(例如沿圖2所述之具體實施例中之平面11)的表面。在所述具體實施例中，電路裝置15至17的作用表面視為電路裝置15至17的底部，並且此等底部表面黏著性耦合至黏著層12。在圖2所述之具體實施例中，電路裝置15的作用表面包括複數個接觸墊18，電路裝置16的作用表面包括複數個接觸墊19，並且電路裝置17的作用表面包括複數個接觸墊20。本發明的替代具體實施例可在電路裝置14之每個個別的電路裝置上包括或多或少的接觸墊。可使用此項技術中熟知的多種製程與材料以任何方式在電路裝置15至17上形成此等接觸墊18至20。在本發明之一項具體實施例中，至少一開口405至407(見圖1)至少部分包圍電路裝置15至17之至少一個。
圖3說明圖2中添加一模組(die set)21從而形成一凹穴22之後的順序斷面圖。可使用任何適當的密封方法，例如注入模塑或轉移模塑，經由一或多個開口414提供密封劑。亦可使用其它的密封方法，例如分配模塑與凹穴注入模塑。
圖4說明圖3中已使用密封層24部分或完全填充凹穴22(包括電路裝置14與導電層10之間的一或多個間隙)之後移除模組21之後的順序斷面圖。對於本發明的某些具體實施例，例如，若黏著層12係一黏著膠帶，則可移除黏著層12。在本發明的某些具體實施例中，密封層24可為任何可 加以模塑的非導電材料類型，例如熱固性模塑化合物或經填充的熱塑性樹脂(其當作絕緣材料)。在本發明的替代具體實施例中，密封層24可為任何可加以模塑的導電材料類型，例如具有金屬填充物的熱固性環氧樹脂或具有金屬填充物的熱塑性塑膠。金屬填充物可為任何適當的導電材料，例如銀、銅、導電塗佈的聚合物球體與導電奈米微粒。金屬填充物可以微粒為形式。應注意，在本發明的某些具體實施例中，導電層10或其部分當作一參考電壓平面，例如一接地平面或一較高電壓參考平面。此類電壓參考平面的一個優點係使得能夠在互連層328內製造一或多個受控阻抗電路，例如導體461(見圖8)。
圖5說明根據本發明之一項具體實施例所形成之圖4之具有至少部分封裝的複數個電路裝置15至17的近似仰視圖。圖5中所述結構亦包括複數個圖4中未說明的額外電路裝置28。在本發明的替代具體實施例中，電路裝置15至17與28可包括任何數目之電路裝置，並且可配置成具有任何合理尺寸的一維或二維陣列。該陣列可為對稱，亦可為不對稱。
在本發明之一項具體實施例中，將導電層10說明為一具有開口用於承接電路裝置15至17與28的電壓參考平面陣列。應注意，在圖5所述之本發明的具體實施例中，可藉由複數個翼樑(例如翼樑416)將電壓參考平面固持在一起，該等翼樑係導電層10之一部分並且基於清楚目的，未在圖1至4中說明。本發明的替代具體實施例可不使用翼樑416。翼樑416可提供實體接觸複數個具有開口(例如405至406)之 電壓參考平面的方式，從而可使用相同的導電層10同時執行一個以上電路裝置(例如15與16)之部分或完全封裝。在本發明的某些具體實施例中，可將翼樑416固定於一外部導軌或框架(未顯示)。藉由切穿翼樑416以及位於參考平面405至407之間的其他材料而實現切單(singulation)。應注意，藉由切穿包圍每個個別電路裝置15至17、28的適當翼樑416而切斷電路裝置15至17與28。
圖6說明根據本發明之一項具體實施例所形成並具有至少部分封裝之複數個電路裝置115至117之斷面圖。在導電層100與電路裝置115至117之間插入黏著層112。可使用與圖4之密封層24相同的方式、相同的材料形成密封層126。可使用導電層100中的一或多個開口128來允許與電路裝置115之作用表面上的一或多個接觸墊118電連接。可使用導電層100中的一或多個開口129來允許與電路裝置116之作用表面上的一或多個接觸墊119電連接。可使用導電層100中的一或多個開口130來允許與電路裝置117之作用表面上的一或多個接觸墊120電連接。應注意，在放置電路裝置(例如115至117)的區域中，導電層100可變薄，以簡化用於形成穿過開口128至130之互連的處理。在圖6中所述的具體實施例中，導電層100可當作電路裝置117至119與任何隨後添加之互連層(例如圖8中的328)之間的一應力解耦層，從而改善電位可靠性。可將此應力緩衝功能補充到當作一參考平面的導電層100。
應注意，在圖6中所述之具體實施例中，電路裝置115至 117的作用表面可實質上與導電層100的一表面共平面，而相對表面(作用或非作用)可以藉由密封層126加以完全地密封(對於電路裝置116與117)，或可實質上與密封層126之相對表面431共平面(對於電路裝置115)。若電路裝置15的相對表面430實質上與密封層126的相對表面431共平面，則可將一散熱片(未顯示)直接附著於電路裝置115之表面430上，以便從電路裝置115散熱。若電路裝置115係使用大量功率的電路裝置，此點尤為重要。使電路裝置(例如電路裝置15)之相對表面430實質上與密封層126之表面431共平面的方法可用在本發明任何適當的具體實施例中，包括例如圖4與圖8所圖示並說明的具體實施例。應注意，具有作用表面之每個電路裝置115至117的底部係位於該電路裝置115至117的頂部與導電層100的頂部之間。
導電層100可由任何具有適當特性的導電材料形成。在本發明的某些具體實施例中，導電層100可為一導電框架，如引線框架。引線框架可由任何導電材料形成，例如銅或合金42。在本發明的替代具體實施例中，導電層100可為一導電基板，例如一包括複數個互連層的多層基板。黏著層112可由任何黏著材料形成。在本發明之一項具體實施例中，黏著層112係一具有一黏著表面與導電層100接觸的膠帶。在本發明的替代性具體實施例中，黏著層112可能不具有任何所應用的黏著劑，直至使用插入於黏著層12與電路裝置115至117之間的黏著劑，將電路裝置115至117放置於導電層100之上。在某些具體實施例中，黏著劑12可為一膠帶或 液態黏著劑，例如在放置電路裝置115至117之前經由浸泡、分配或戳記轉移而應用的環氧樹脂。
圖6還說明導電層100可具有一或多個實質上與密封層126之相同的相對表面431共平面的部分。圖6說明一其中電裝置102已使用此項技術中熟知的各種方法，例如焊接或導電黏著，經由接觸墊/互連101耦合至導電層100之各部分的範例。電裝置102可為任何類型的主動或被動裝置，並可具有任何數目的端子。應注意，在本發明的某些具體實施例中，電裝置102未嵌入密封劑126中，因而可容易地用於測試與取代目的。
圖7說明根據本發明之一項具體實施例形成並且具有至少部分封裝的電路裝置200之俯視圖。在本發明的一項具體實施例中，電路裝置200可為積體電路晶粒。應注意，在本發明之某些具體實施例中，電路裝置15至17、28(見圖1至5)、電路裝置115至117(參見圖6)亦可為積體電路晶粒。圖8說明圖7之具有至少部分封裝的電路裝置200的斷面圖。
圖7說明一電耦合以從一稱為輸入/輸出功率201的電壓參考平面接收一較高電壓、電耦合以從一稱為核心功率203的電壓參考平面接收一較高電壓、電耦合以從一稱為輸入/輸出接地204的電壓參考平面接收一較低或接地電壓並且電耦合以從一稱為核心接地202的電壓參考平面接收一較低或接地電壓的電路裝置200。在本發明的某些具體實施例中，輸入/輸出功率201、核心功率203、輸入/輸出接地204與核心接地202皆為導電層的部分，並且相互電絕緣。在本 發明的一項具體實施例中，經由解耦電容器212與213電解耦輸入/輸出功率201與輸入/輸出接地204。同樣地，經由解耦電容器214與215電解耦核心功率203與核心接地202。應注意，在所述具體實施例中，使用接觸墊216來電連接電容器212至215與電壓參考平面201至204。使用此項技術中熟知的各種方法，例如焊接或導電黏著，將解耦電容器212至215電耦合至接觸墊216。
參考圖7與8，應注意在本發明的某些具體實施例中，電路裝置200可經由互連層328的部分450電耦合至導電層(201至204、224)的核心功率部分203。在替代性具體實施例中，電路裝置200可電耦合至導電層(201至204、224)的任何所需部分(例如201至204)。應注意，導電層(201至204、224)或其電絕緣部分可當作一或多個參考電壓平面發揮作用。
對於本發明的某些具體實施例，密封層326(見圖8)可為導電的。若密封層326導電，則可形成一或多個開口(例如開口470)穿過導電層(202、203、224)抵達互連層328。開口470係導電層(203、202、224)之一部分203中的開口。可使用開口470經由通道332將密封劑326電連接至互連層328之一或多個部分。例如，經由開口470、通道332與互連層328將適當的電壓(功率或接地)電耦合至密封層326，藉此將密封層326用作一電壓參考平面。在此項具體實施例中，即使導電層202、203的覆蓋面積較小，但在具有密封層326當作參考平面的互連層328內仍可能設定受控阻抗電路，例如導體460(見圖8)。密封層326亦可為電路裝置200執行電遮蔽功 能。應注意，若密封層326導電，則電裝置(例如220)將不會密封在密封層326之內，如圖8所述，此係因為其端子將會電短路之事實。
本發明之替代具體實施例可能不會使用導電的密封劑。參考圖8，若密封層326非導電，則導電層415可形成於電路裝置200之上，以便提供電遮蔽與一電壓參考。應注意，導電層415可作為多步驟密封程序的一部分而形成。然後，作為多步驟密封程序的一後續部分，可在層415之上形成非導電密封劑326。在本發明之替代具體實施例中，一個以上的電路裝置(例如200)可位於單一導電層415內。
互連層328可包括一或多個互連層級，並可使用多種此項技術中熟知的電路化程序來形成，例如高密度互連積聚、層壓或薄膜處理。在本發明之某些具體實施例中，穿過適應性聚合層412的通道331將互連層328之接觸墊330耦合至導電球334。本發明的替代具體實施例具有複數個此類通道以電連接互連層328與複數個球(例如334)。導電球334可由任何適當的導電材料所形成，例如焊料或包圍聚合物核心338的焊料336。應注意，在本發明的某些具體實施例中，互連層328(例如412、331、330、334)下方的結構可用於在互連層328與隨後附著於導電球(例如334)的另一結構(未顯示)之間提供應力緩衝。
在本發明之某些具體實施例中，被動或主動的電裝置220可電耦合至導電層224的頂部表面，該導電層224本身可為導電層202的絕緣部分。應注意，電耦合至電裝置220之左 側端子的導電層224之左側部分可與電耦合至電裝置220之右側端子的導電層224之右側部分電絕緣。在一項具體實施例中，電裝置220可經由一或多個製造於導電層224之頂部表面上的接觸墊228電耦合至導電層224。因此，電裝置220可經由導電層224電耦合至互連層328。在本發明之某些具體實施例中，密封層326之一或多個部分(例如226)可用於絕緣導電層(例如224)之一或多個部分。可使用此項技術中熟知的各種方法，例如焊接或導電黏著來執行裝置220的電耦合。應注意，本發明之某些具體實施例中，與導電層202至203之剩餘部分相比，導電層224的高度可縮短，從而可實現電路裝置220的較低附著高度與封裝的較低電位輪廓。
導電層(202、203、224)可由任何適當的導電材料形成。在本發明的某些具體實施例中，導電層(202、203、224)可為一導電框架，如引線框架。引線框架可由任何導電材料形成，例如銅或合金42。在本發明的替代具體實施例中，導電層(202、203、224)可為一導電基板，例如一包括複數個互連層的多層基板。
應注意，若使用相同種類的材料作為密封劑326，例如熱塑性塑膠(例如液晶聚合物(liquid crystal polymer；LCP))或聚苯硫醚(polyphenylene sulfide；PPS)來形成互連層328，則電路裝置200及其在互連層328內的對應互連可以單塊無縫的材料進行包封，並且代表圖8中所述密封劑326與互連層328之間介面的水平線將不再存在。此類封裝組態可顯示出改善的可靠性，此係因為較少的濕氣進入，以及可 分層的不同材料之間的介面數量減少。在本發明的一項具體實施例中，用於製造互連層328的層壓技術可用於其中相同種類的材料兼用於密封劑326與互連層328的情形。而且，應注意，在此種情形下，可使用注入模塑來應用密封劑326。
應注意，在本發明的某些具體實施例(其中密封劑126不導電)中，導電層(例如圖6中的100；圖7中的201至204與224；以及圖8中的224)之一或多個部份可與導電層之其它部分實體分開或電絕緣，以提供電連接至其他裝置(例如圖6中的102與圖8中的220)。
於前面的說明書中，已參考特定具體實施例來說明本發明。然而，熟習此項技術者應明白可對本發明作各種修改與變化，而不致脫離如下申請專利範圍所提出的本發明範疇。因此，說明書暨附圖應視為解說，而不應視為限制，並且希望所有此類的修改皆屬本發明範疇內。
關於特定具體實施例的優勢、其他優點及問題解決方案已參照具體實施例如上所述。但是，優勢、優點、問題解決方案及產生或彰顯任何優勢、優點或解決方案的任何元件，均不應視為任何或所有申請專利範圍的關鍵、必要項或基本功能或元件。本文中所使用的術語「包括」、「包含」或其任何其他變化，都是用來涵蓋非專有內含項，使得包括元件清單的程序、方法、物品或設備，不僅包括這些元件，而且還包括未明確列出或此類程序、方法、物品或設備原有的其他元件。
9‧‧‧支撐結構
10‧‧‧導電層
11‧‧‧平面
12‧‧‧黏著層
14‧‧‧電路裝置
15‧‧‧電路裝置
16‧‧‧電路裝置
17‧‧‧電路裝置
18‧‧‧接觸墊
19‧‧‧接觸墊
20‧‧‧接觸墊
21‧‧‧模組
22‧‧‧凹穴
24‧‧‧密封層
28‧‧‧電路裝置
100‧‧‧導電層
101‧‧‧互連
102‧‧‧電裝置
112‧‧‧黏著層
115‧‧‧電路裝置
116‧‧‧電路裝置
117‧‧‧電路裝置
118‧‧‧接觸墊
119‧‧‧接觸墊
120‧‧‧接觸墊
126‧‧‧密封層
128‧‧‧開口
129‧‧‧開口
130‧‧‧開口
200‧‧‧電路裝置
201‧‧‧電壓參考平面
202‧‧‧電壓參考平面
203‧‧‧電壓參考平面
204‧‧‧電壓參考平面
212‧‧‧電容器
213‧‧‧電容器
214‧‧‧電容器
215‧‧‧電容器
216‧‧‧接觸墊
220‧‧‧電裝置
224‧‧‧導電層
226‧‧‧部分
228‧‧‧接觸墊
326‧‧‧密封層
328‧‧‧互連層
330‧‧‧接觸墊
331‧‧‧通道
332‧‧‧通道
334‧‧‧導電球
336‧‧‧焊料
338‧‧‧聚合物核心
405‧‧‧開口
406‧‧‧開口
407‧‧‧開口
412‧‧‧聚合層
414‧‧‧開口
415‧‧‧導電層
416‧‧‧翼樑
430‧‧‧表面
431‧‧‧表面
450‧‧‧部分
460‧‧‧導體
461‧‧‧導體
470‧‧‧開口
本發明藉由範例及附圖來進行解說，但本發明未限定在這些範例及附圖內，其中相同的元件符號代表相同的元件，並且其中：圖1至4包括根據本發明一項具體實施例所形成並具有至少部分封裝之複數個電路裝置之順序斷面圖的說明；圖5說明根據本發明一項具體實施例所形成之圖4之具有至少部分封裝之複數個電路裝置的仰視圖；圖6說明根據本發明一項具體實施例所形成並具有至少部分封裝之複數個電路裝置的斷面圖；圖7說明根據本發明一項具體實施例所形成並具有至少部分封裝的電路裝置的俯視圖；以及圖8說明根據本發明一項具體實施例所形成之圖7之具有至少部分封裝之電路裝置的斷面圖。
熟悉此項技術者可以發現，為了簡化及清楚起見，並沒有將圖式中的元件依照比例繪製。例如，為了有助於瞭解本發明的具體實施例，圖中部分元件的尺寸和其他元件比起來可能過度放大。
10‧‧‧導電層
11‧‧‧平面
14‧‧‧電路裝置
15‧‧‧電路裝置
16‧‧‧電路裝置
17‧‧‧電路裝置
18‧‧‧接觸墊
19‧‧‧接觸墊
20‧‧‧接觸墊
24‧‧‧密封層

Claims (3)

  1. 一種具有至少部分封裝的裝置，其包含：一電路裝置，具有一第一表面以及一與該第一表面相對的第二表面，其中該第一表面包含主動電路及至少一接觸墊；一導電層，具有一第一表面、一與該第一表面相對的第二表面以及至少一開口，其中：該至少一開口至少部分包圍該電路裝置，該電路裝置之該第一表面係與該導電層之該第一表面實質上共平面，以及該導電層包含一第一參考電壓平面；一電接觸，耦合至該第一參考電壓平面，該電接觸致使形成電接觸至該第一參考電壓平面；以及一密封層，其至少部分填充在該電路裝置與該導電層之間該至少一開口內的一間隙，其中該導電層包含互相電絕緣之至少二部份，以及其中該密封層位於該電路裝置之該第二表面之至少一部分上方，且該密封層沒有上覆於該至少一接觸墊。
  2. 一種具有至少部分封裝的裝置，包含：一電路裝置，具有一第一表面以及一與該第一表面相對的第二表面，其中該第一表面包含主動電路及至少一接觸墊；一導電框架，具有一第一表面、一與該第一表面相對的第二表面以及至少一開口，其中： 該電路裝置係位於該至少一開口內，該電路裝置之該第一表面係與該導電框架之該第一表面實質上共平面，以及該導電框架包含一參考電壓平面；一電接觸，耦合至該第一參考電壓平面，該電接觸致使形成電接觸至該第一參考電壓平面；以及一密封劑，其位於該電路裝置之該第二表面以及該導電框架之該第二表面之上，其中該密封劑包含一導電材料，且該密封層沒有上覆於該至少一接觸墊。
  3. 一種形成具有至少部分封裝之裝置的方法，包含：提供一導電層，具有一第一表面、一與該第一表面相對的第二表面以及至少一開口；將一黏著層附著於該導電層；將一電路裝置放置於該至少一開口內，其中該電路裝置的一主動表面係與該導電層之該第一表面實質上共平面，及其中該主動表面包括至少一接觸墊，並且其中該導電層包含一參考電壓平面；提供一電性接觸，其電耦合至該參考電壓平面；及形成一密封層以至少部分填充在該電路裝置與該導電層之間該至少一開口內的一間隙，其中形成該密封層包含形成一位於該電路裝置之該第二表面上方之模塑化合物，且該密封層沒有上覆於該至少一接觸墊。
TW093110918A 2003-04-18 2004-04-19 具有至少部份封裝之電路裝置及其形成之方法 TWI400773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/418,790 US6921975B2 (en) 2003-04-18 2003-04-18 Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US10/418,763 US6838776B2 (en) 2003-04-18 2003-04-18 Circuit device with at least partial packaging and method for forming

Publications (2)

Publication Number Publication Date
TW200504947A TW200504947A (en) 2005-02-01
TWI400773B true TWI400773B (zh) 2013-07-01

Family

ID=49225951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093110918A TWI400773B (zh) 2003-04-18 2004-04-19 具有至少部份封裝之電路裝置及其形成之方法

Country Status (1)

Country Link
TW (1) TWI400773B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417220B (en) * 1999-07-23 2001-01-01 Advanced Semiconductor Eng Packaging structure and method of semiconductor chip
TW473962B (en) * 2001-01-20 2002-01-21 Siliconware Precision Industries Co Ltd Cavity down ball grid array package and its manufacturing process
JP2003151943A (ja) * 2001-11-19 2003-05-23 Speedfam Clean System Co Ltd スクラブ洗浄装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417220B (en) * 1999-07-23 2001-01-01 Advanced Semiconductor Eng Packaging structure and method of semiconductor chip
TW473962B (en) * 2001-01-20 2002-01-21 Siliconware Precision Industries Co Ltd Cavity down ball grid array package and its manufacturing process
JP2003151943A (ja) * 2001-11-19 2003-05-23 Speedfam Clean System Co Ltd スクラブ洗浄装置

Also Published As

Publication number Publication date
TW200504947A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
KR101165580B1 (ko) 적어도 부분적인 패키징을 갖는 회로 디바이스 및 형성하기위한 방법
US6838776B2 (en) Circuit device with at least partial packaging and method for forming
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
TWI469309B (zh) 積體電路封裝系統
CN105826209B (zh) 一种封装结构及其制造方法
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US8927417B2 (en) Semiconductor package signal routing using conductive vias
US9147600B2 (en) Packages for multiple semiconductor chips
US8963318B2 (en) Packaged semiconductor device
US20120153432A1 (en) Semiconductor device and method for manufacturing same
US9875930B2 (en) Method of packaging a circuit
US6894384B1 (en) Semiconductor device and method of manufacturing the same
KR101474189B1 (ko) 집적회로 패키지
KR101515777B1 (ko) 반도체 패키지 제조방법
TWI400773B (zh) 具有至少部份封裝之電路裝置及其形成之方法
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
TWI748189B (zh) 系統模組封裝結構及系統模組封裝方法
CN113823612A (zh) 一种基于2.5d结构多层互联的pop封装结构及其制作方法
KR20100041373A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent