CN113823612A - 一种基于2.5d结构多层互联的pop封装结构及其制作方法 - Google Patents

一种基于2.5d结构多层互联的pop封装结构及其制作方法 Download PDF

Info

Publication number
CN113823612A
CN113823612A CN202111253857.0A CN202111253857A CN113823612A CN 113823612 A CN113823612 A CN 113823612A CN 202111253857 A CN202111253857 A CN 202111253857A CN 113823612 A CN113823612 A CN 113823612A
Authority
CN
China
Prior art keywords
layer
adapter plate
semiconductor device
insulating medium
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111253857.0A
Other languages
English (en)
Inventor
马书英
刘玉蓉
王东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN202111253857.0A priority Critical patent/CN113823612A/zh
Publication of CN113823612A publication Critical patent/CN113823612A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种基于2.5D结构多层互联的POP封装结构及其制作方法，该封装结构包括独立封装结构和基板，独立封装结构设置于基板上；独立封装结构包括转接板；转接板中填充有导电结构一，转接板的正面上设有第一重布线层和第一绝缘介质层；转接板的背面上设有第二重布线层和第二绝缘介质层；转接板的正面连接有半导体器件一；转接板的背面连接有半导体器件二；转接板的背面上还设有塑封层；塑封层中填充有导电结构二；塑封层上设有第三重布线层和第三绝缘介质层；第三绝缘介质层的导通开孔连接有半导体器件三。该封装结构提高了产品集成度，实现了产品的多功能化，且散热性好，产品可靠性高，封装体积小，生产成本低，产品良率高。

Description

一种基于2.5D结构多层互联的POP封装结构及其制作方法
技术领域
本发明涉及半导体芯片封装技术领域，特别涉及一种基于2.5D结构多层互联的POP封装结构及其制作方法。
背景技术
随着人们对电子产品性能的要求不断提升，半导体封装结构面向小型化、高密度、多功能、系统化的方向发展。但是，目前现有的封装结构是通过转接板直接将芯片垂直互联在基板上，其对于芯片集成的多元化及集成度的提高有很大的限制，在应对多种芯片或元器件的集成封装时还存在较大的难度，且产品可靠性以及散热性有待提高；另外，现有的封装工艺，工艺流程较为复杂，生产成本较高，得到的产品良率有待提高。
发明内容
为解决上述技术问题，本发明的目的在于提供一种基于2.5D结构多层互联的POP封装结构及其制作方法。该制作方法形成的封装结构有效地提高了产品的集成度，实现了产品的多功能化，散热性好，产品可靠性高，封装体积小，生产成本低，产品良率高。
为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：
一种基于2.5D结构多层互联的POP封装结构，包括独立封装结构和基板，独立封装结构设置于基板上；该独立封装结构包括转接板；转接板中填充有导电结构一，转接板的正面上分别设有至少一层第一重布线层，每层第一重布线层上分别覆盖有一层具有导通开孔的第一绝缘介质层；转接板的背面上分别设有至少一层第二重布线层，每层第二重布线层上分别覆盖有一层具有导通开孔的第二绝缘介质层；
转接板的正面连接有半导体器件一，半导体器件一通过第一重布线层与导电结构一电性连接；
转接板的背面连接有半导体器件二；且半导体器件二通过第二重布线层与导电结构一电性连接；转接板的背面上还设有塑封层；塑封层包封所述半导体器件二；塑封层中填充有与第二重布线层电性连接的导电结构二；塑封层上设有至少一层与导电结构二电性连接的第三重布线层，每层第三重布线层上分别覆盖有一层具有导通开孔的第三绝缘介质层；最外层的第三绝缘介质层的导通开孔处设有半导体器件三；半导体器件三与第三重布线层电性连接。
进一步地，所述导电结构一和导电结构二均为导电柱。
进一步地，所述半导体器件三与第三绝缘介质层之间填充有底胶。
进一步地，转接板的正面上的最外层的第一绝缘介质层的导通开孔处设有外导电结构，外导电结构与基板连接。
本发明进一步提供了一种基于2.5D结构多层互联的POP封装结构的制作方法，包括如下步骤：
S1，取一转接板，在转接板上制作开孔，在开孔内填充导电材料，形成导电结构一，然后在转接板上制作至少一层与导电结构一电性连接的第一重布线层，并在每层第一重布线层上覆盖一层具有导通开孔的第一绝缘介质层；
S2，在步骤S1形成的最外层的第一绝缘介质层上方连接半导体器件一，半导体器件一与通过第一绝缘介质层的导通开孔暴露的第一重布线层电性连接；
S3，将步骤S2得到的结构倒置，并将转接板的正面与一载板键合；
S4，对转接板的背面进行减薄处理，使得导电结构一露出；在转接板的背面上制作至少一层第二重布线层，并在每层第二重布线层上覆盖一层具有导通开孔的第二绝缘介质层；将半导体器件二倒装在转接板的背面上，且半导体器件二与通过第二绝缘介质层的导通开孔暴露的第二重布线层电性连接；
S5，利用塑封层将半导体器件二进行包封，并在塑封层上开通孔，在该通孔中填充导电材料，形成导电结构二；
S6，在塑封层上制作至少一层第三重布线层，并在每层第三重布线层上覆盖一层具有导通开孔的第三绝缘介质层；
S7，在最外层的第三绝缘介质层上方连接半导体器件三，半导体器件三与通过第三绝缘介质层的导通开孔暴露的第三重布线层电性连接；
S8，去除载板，切割转接板，得到独立封装结构，然后将独立封装结构连接在基板上，得到该POP封装结构。
进一步地，上述方法中，所述导电结构一和导电结构二的材料为金属材料、导电高分子材料、导电陶瓷材料或其他导电材料。
进一步地，在上述方法的步骤S2中，还在步骤S1形成的最外层的第一绝缘介质层的导通开口处形成外导电结构；该外导电结构采用印刷锡膏或植球的方式形成；且该外导电结构与基板连接。
进一步地，在上述方法中，第一重布线层、第二重布线层和第三重布线层的材料均为钛、铜、铝、镍、锡、金、银中的一种或两种及以上的组合；第一绝缘介质层、第二绝缘介质层和第三绝缘介质层的材料为环氧树脂、聚酰亚胺、聚酰亚胺衍生物、氧化硅、氮化硅、碳化硅、金属氧化物中的一种或两种以上的组合。
进一步地，在上述方法中，所述载板的材料为玻璃、金属、半导体、聚合物中的一种。
进一步地，在上述方法中，所述载板与转接板之间通过键合胶层进行键合。
进一步地，在上述方法的步骤S7中，还通过底部填胶工艺在半导体器件三与第三绝缘介质层之间形成底胶，对半导体器件底部的导电结构进行包裹。
本发明的有益效果是：
本发明通过在转接板上制备垂直开孔，垂直开孔中填充导电材料，并在转接板上下两面分别形成重布线层，将不同半导体器件集成在转接板上下两面，利用垂直通孔中的导电材料将转接板上下两面上的半导体器件电性连接，再通过塑封层及在塑封层上制作通孔，通孔中填充导电材料，并制作可以引出信号的重布线层，然后在塑封层上方连接半导体器件，形成三层高密度堆叠效果，有效地提高了产品的集成度，实现了产品的多功能化。
本发明的整个封装结构的散热性好，产品可靠性高，封装体积较小，各层之间为垂直排列，缩短了各半导体器件之间的传输路径，提高产品的性能，实现产品的高密度集成封装。独立封装结构贴附在基板上，可以避免对基板的重布线加工，节约了生产成本。
本发明的封装结构的制造方法，生产工艺流程简单，生产成本低，制得的封装结构的产品良率较高。
附图说明
图1为本发明的制作方法在步骤S1结束后得到的结构图。
图2为本发明的制作方法在步骤S2结束后得到的结构图。
图3为本发明的制作方法在步骤S3结束后得到的结构图。
图4为本发明的制作方法在步骤S4结束后得到的结构图。
图5为本发明的制作方法在步骤S5结束后得到的结构图。
图6为本发明的制作方法在步骤S6结束后得到的结构图。
图7为本发明的制作方法在步骤S7结束后得到的结构图。
图8为本发明的制作方法在步骤S8结束后得到的POP封装结构的结构图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
如图1至图8所示的一种基于2.5D结构多层互联的POP封装结构的制作方法的较佳实施例，其包括如下步骤：
S1，取一转接板100，在转接板100上制作开孔，在开孔内填充导电材料，形成导电结构一101，采用化学机械研磨的方式将转接板的正面平坦化，然后在转接板100上制作至少一层与导电结构一101电性连接的第一重布线层102，并在每层第一重布线层102上覆盖一层具有导通开孔的第一绝缘介质层103；
其中的转接板100的材料为硅或其他半导体材质；在本实施例中，转接板为硅板；导电结构一101的材料为金属材料、导电高分子材料、导电陶瓷材料或其他导电材料；第一重布线层102的材料为钛、铜、铝、镍、锡、金、银中的一种或两种及以上的组合；第一绝缘介质层103的材料为环氧树脂、聚酰亚胺、聚酰亚胺衍生物、氧化硅、氮化硅、碳化硅、金属氧化物中的一种或两种以上的组合；在本实施例中，导电结构一101的材料为金属材料，第一重布线层102的材料为铜，第一绝缘介质层103的材料为环氧树脂；且在本实施例中，第一重布线层102的层数为两层；
S2，在步骤S1形成的最外层的第一绝缘介质层103的某些导通开孔处连接具有导电结构的半导体器件一200，该半导体器件一200与通过第一绝缘介质层103的导通开孔暴露的第一重布线层102电性连接；并在最外层的第一绝缘介质层103的其他导通开孔处采用印刷锡膏或植球的方式形成外导电结构104；
S3，将步骤S2得到的结构倒置，并将转接板100的正面通过键合胶层105与一载板106键合；载板106的材料为玻璃、金属、半导体、聚合物中的一种；在本实施例中，载板106的材料为玻璃；键合胶层105包括键合材料层和光热转换层，以便于后续过程中可以采用激光照射光热转化层以剥离载板；该键合胶层105还可以保护外导电结构104和半导体器件一200；
S4，对转接板100的背面进行减薄处理，使得导电结构一101露出；在转接板100的背面上制作至少一层第二重布线层107，并在每层第二重布线层107上覆盖一层具有导通开孔的第二绝缘介质层108；将具有导电结构的半导体器件二300倒装在转接板100的背面上，且半导体器件二300与通过第二绝缘介质层108的导通开孔暴露的第二重布线层107电性连接；
第二重布线层107的材料为钛、铜、铝、镍、锡、金、银中的一种或两种及以上的组合；第二绝缘介质层108的材料为环氧树脂、聚酰亚胺、聚酰亚胺衍生物、氧化硅、氮化硅、碳化硅、金属氧化物中的一种或两种以上的组合；在本实施例中，第二重布线层107的材料为铜，第二绝缘介质层108的材料为环氧树脂；且在本实施例中，第二重布线层107的层数为两层；
S5，利用塑封层109将半导体器件二300进行包封，并在塑封层109上开通孔，并在该通孔中填充导电材料，形成导电结构二110；塑封层109的材料为环氧化物、树脂、可塑形聚合物或其他材料；导电结构二110的材料为金属材料、导电高分子材料、导电陶瓷材料或其他导电材料；在本实施例中，塑封层109的材料选择为环氧化物，导电结构二110的材料为金属材料；
S6，在塑封层109上制作至少一层第三重布线层111，并在每层第三重布线层111上覆盖一层具有导通开孔的第三绝缘介质层112；第三重布线层111的材料为钛、铜、铝、镍、锡、金、银中的一种或两种及以上的组合；第三绝缘介质层112的材料为环氧树脂、聚酰亚胺、聚酰亚胺衍生物、氧化硅、氮化硅、碳化硅、金属氧化物中的一种或两种以上的组合；在本实施例中，第三重布线层111的材料为铜，第三绝缘介质层112的材料为环氧树脂；且在本实施例中，第三重布线层111的层数为两层；
S7，在最外层的第三绝缘介质层112上方连接半导体器件三400，半导体器件三400与通过第三绝缘介质层112的导通开孔暴露的第三重布线层111电性连接；并且，通过底部填胶工艺在半导体器件三400与第三绝缘介质层112之间形成底胶113，对半导体器件三400底部的导电结构进行包裹；底胶113的材料可以为树脂、填料、应力释放剂、助黏剂或其他材料；
S8，采用激光照射的方法去除载板106，并通过切割的方式切割转接板100，得到多个独立封装结构，然后采用拾取放置的方法将独立封装结构贴附在基板500上，得到该POP封装结构；其中，基板500与独立封装结构的外导电结构104通过导电胶连接。
如图8所示的一种基于2.5D结构多层互联的POP封装结构的较佳实施例，其包括独立封装结构和基板500，独立封装结构设置于基板500上；该独立封装结构包括转接板100；转接板100中填充有导电结构一101，转接板100的正面上分别设有至少一层第一重布线层102，每层第一重布线层102上分别覆盖有一层具有导通开孔的第一绝缘介质层103；转接板100的背面上分别设有至少一层第二重布线层107，每层第二重布线层107上分别覆盖有一层具有导通开孔的第二绝缘介质层108；
转接板100的正面连接有半导体器件一200，半导体器件一200通过第一重布线层102与导电结构一101电性连接；
转接板100的背面连接有半导体器件二300；且半导体器件二300通过第二重布线层107与导电结构一101电性连接；转接板100的背面上还设有塑封层109；塑封层109包封所述半导体器件二300；塑封层109中填充有与第二重布线层107电性连接的导电结构二110；塑封层109上设有至少一层与导电结构二110电性连接的第三重布线层111，每层第三重布线层111上分别覆盖有一层具有导通开孔的第三绝缘介质层112；最外层的第三绝缘介质层112的导通开孔处设有半导体器件三400；半导体器件三400与第三重布线层111电性连接。
其中，导电结构一101和导电结构二110均为导电柱。
其中的半导体器件三400与第三绝缘介质层113之间填充有底胶113。
其中的转接板100的正面上的最外层的第一绝缘介质层103的导通开孔处设有外导电结构104，外导电结构104与基板500连接。
本发明的封装结构具有三层高密度堆叠的效果，有效地提高了产品的集成度，实现了产品的多功能化；且本发明的整个封装结构的散热性好，产品可靠性高，封装体积较小，各层之间为垂直排列，缩短了各半导体器件之间的传输路径，提高产品的性能，实现产品的高密度集成封装。独立封装结构贴附在基板上，可以避免对基板的重布线加工，节约了生产成本；再有，本发明的封装结构的制造方法，生产工艺流程简单，生产成本低，制得的封装结构的产品良率较高。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种基于2.5D结构多层互联的POP封装结构，其特征在于，包括独立封装结构和基板，独立封装结构设置于基板上；该独立封装结构包括转接板；转接板中填充有导电结构一，转接板的正面上设有至少一层第一重布线层，每层第一重布线层上分别覆盖有一层具有导通开孔的第一绝缘介质层；转接板的背面上设有至少一层第二重布线层，每层第二重布线层上分别覆盖有一层具有导通开孔的第二绝缘介质层；
转接板的正面连接有半导体器件一，半导体器件一通过第一重布线层与导电结构一电性连接；
转接板的背面连接有半导体器件二；且半导体器件二通过第二重布线层与导电结构一电性连接；转接板的背面上还设有塑封层；塑封层包封所述半导体器件二；塑封层中填充有与第二重布线层电性连接的导电结构二；塑封层上设有至少一层与导电结构二电性连接的第三重布线层，每层第三重布线层上分别覆盖有一层具有导通开孔的第三绝缘介质层；最外层的第三绝缘介质层的导通开孔处设有半导体器件三；半导体器件三与第三重布线层电性连接。
2.根据权利要求1所述的一种基于2.5D结构多层互联的POP封装结构，其特征在于，所述导电结构一和导电结构二均为导电柱。
3.根据权利要求1所述的一种基于2.5D结构多层互联的POP封装结构，其特征在于，所述半导体器件三与第三绝缘介质层之间填充有底胶。
4.根据权利要求1所述的一种基于2.5D结构多层互联的POP封装结构，其特征在于，转接板的正面上的最外层的第一绝缘介质层的导通开孔处设有外导电结构，外导电结构与基板连接。
5.如权利要求1至4任一项所述的一种基于2.5D结构多层互联的POP封装结构的制作方法，其特征在于，包括如下步骤：
S1，取一转接板，在转接板上制作开孔，在开孔内填充导电材料，形成导电结构一，然后在转接板上制作至少一层与导电结构一电性连接的第一重布线层，并在每层第一重布线层上覆盖一层具有导通开孔的第一绝缘介质层；
S2，在步骤S1形成的最外层的第一绝缘介质层上方连接半导体器件一，半导体器件一与通过第一绝缘介质层的导通开孔暴露的第一重布线层电性连接；
S3，将步骤S2得到的结构倒置，并将转接板的正面与一载板键合；
S4，对转接板的背面进行减薄处理，使得导电结构一露出；在转接板的背面上制作至少一层第二重布线层，并在每层第二重布线层上覆盖一层具有导通开孔的第二绝缘介质层；将半导体器件二倒装在转接板的背面上，且半导体器件二与通过第二绝缘介质层的导通开孔暴露的第二重布线层电性连接；
S5，利用塑封层将半导体器件二进行包封，并在塑封层上开通孔，在该通孔中填充导电材料，形成导电结构二；
S6，在塑封层上制作至少一层第三重布线层，并在每层第三重布线层上覆盖一层具有导通开孔的第三绝缘介质层；
S7，在最外层的第三绝缘介质层上方连接半导体器件三，半导体器件三与通过第三绝缘介质层的导通开孔暴露的第三重布线层电性连接；
S8，去除载板，切割转接板，得到独立封装结构，然后将独立封装结构连接在基板上，得到该POP封装结构。
6.根据权利要求5所述的一种基于2.5D结构多层互联的POP封装结构的制作方法，其特征在于，所述导电结构一和导电结构二的材料为金属材料、导电高分子材料、导电陶瓷材料或其他导电材料。
7.根据权利要求5所述的一种基于2.5D结构多层互联的POP封装结构的制作方法，其特征在于，在步骤S2中，还在步骤S1形成的最外层的第一绝缘介质层的导通开口处形成外导电结构；该外导电结构采用印刷锡膏或植球的方式形成；且该外导电结构与基板连接。
8.根据权利要求5所述的一种基于2.5D结构多层互联的POP封装结构的制作方法，其特征在于，第一重布线层、第二重布线层和第三重布线层的材料均为钛、铜、铝、镍、锡、金、银中的一种或两种及以上的组合；第一绝缘介质层、第二绝缘介质层和第三绝缘介质层的材料为环氧树脂、聚酰亚胺、聚酰亚胺衍生物、氧化硅、氮化硅、碳化硅、金属氧化物中的一种或两种以上的组合。
9.根据权利要求5所述的一种基于2.5D结构多层互联的POP封装结构的制作方法，其特征在于，所述载板的材料为玻璃、金属、半导体、聚合物中的一种；且所述载板与转接板之间通过键合胶层进行键合。
10.根据权利要求5所述的一种基于2.5D结构多层互联的POP封装结构的制作方法，其特征在于，在步骤S7中，还通过底部填胶工艺在半导体器件三与第三绝缘介质层之间形成底胶，对半导体器件底部的导电结构进行包裹。
CN202111253857.0A 2021-10-27 2021-10-27 一种基于2.5d结构多层互联的pop封装结构及其制作方法 Pending CN113823612A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111253857.0A CN113823612A (zh) 2021-10-27 2021-10-27 一种基于2.5d结构多层互联的pop封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111253857.0A CN113823612A (zh) 2021-10-27 2021-10-27 一种基于2.5d结构多层互联的pop封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113823612A true CN113823612A (zh) 2021-12-21

Family

ID=78917407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111253857.0A Pending CN113823612A (zh) 2021-10-27 2021-10-27 一种基于2.5d结构多层互联的pop封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113823612A (zh)

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
TWI692030B (zh) 半導體封裝件及其製造方法
US9748216B2 (en) Apparatus and method for a component package
US6294406B1 (en) Highly integrated chip-on-chip packaging
US20180114781A1 (en) Package structure and manufacturing method thereof
US9129870B2 (en) Package structure having embedded electronic component
US20040070083A1 (en) Stacked flip-chip package
US20110024899A1 (en) Substrate structure for cavity package
US20100203677A1 (en) Method for fabricating semiconductor packages with discrete components
US20240006325A1 (en) Method of fabricating a semiconductor package
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
US11587905B2 (en) Multi-chip package and manufacturing method thereof
US20080237833A1 (en) Multi-chip semiconductor package structure
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
CN110970397A (zh) 一种堆叠封装结构及其制备方法
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
US20110304041A1 (en) Electrically connecting routes of semiconductor chip package consolidated in die-attachment
CN112713098A (zh) 天线封装结构及封装方法
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
CN110634880A (zh) 半导体装置及其制造方法
CN212303700U (zh) Led芯片系统级封装结构
CN113823612A (zh) 一种基于2.5d结构多层互联的pop封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination