TWI473216B - 半導體製程及其半導體結構 - Google Patents

半導體製程及其半導體結構 Download PDF

Info

Publication number
TWI473216B
TWI473216B TW101121938A TW101121938A TWI473216B TW I473216 B TWI473216 B TW I473216B TW 101121938 A TW101121938 A TW 101121938A TW 101121938 A TW101121938 A TW 101121938A TW I473216 B TWI473216 B TW I473216B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
regions
portions
bonding layers
Prior art date
Application number
TW101121938A
Other languages
English (en)
Other versions
TW201401457A (zh
Inventor
Chih Ming Kuo
Lung Hua Ho
Kung An Lin
Sheng Hui Chen
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Priority to TW101121938A priority Critical patent/TWI473216B/zh
Publication of TW201401457A publication Critical patent/TW201401457A/zh
Application granted granted Critical
Publication of TWI473216B publication Critical patent/TWI473216B/zh

Links

Landscapes

  • Wire Bonding (AREA)

Description

半導體製程及其半導體結構
本發明係有關於一種半導體製程，特別係有關於一種凸塊具有保護層之半導體製程。
習知半導體封裝結構係可藉由銲料使晶片之凸塊與另一基板之連接墊電性接合，然而當電子產品體積越來越小時，晶片上之凸塊間距相對也越來越小，於此情形下，銲料在回焊時容易溢流至鄰近凸塊而產生短路之情形，導致產品良率不佳。
本發明之主要目的係在於提供一種半導體製程，其包含提供一基板，該基板係具有一表面及一形成於該表面之金屬層，該金屬層係包含有一第一金屬層及一第二金屬層，該第一金屬層係具有複數個第一基底區及複數個位於第一基底區外側之第一外側區，該第二金屬層係具有複數個第二基底區及複數個位於第二基底區外側之第二外側區；形成一第一光阻層於該金屬層，該第一光阻層係具有複數個第一開口；形成複數個承載部於該些第一開口；移除該第一光阻層以顯露出該些承載部，各該承載部係具有一承載面，各該承載面係具有一第一區及一第二區；形成一第二光阻層於該金屬層，且該第二光阻層係覆蓋該些承載部，該第二光阻層係具有複數個第二開口且該些第二開口係顯露該些承載面之該些第一區；形成複數個導接部於該些第二開口，各該導接部係 具有一第一接合層及一第二接合層，該些第一接合層係覆蓋該些承載面之該些第一區，且各該第一接合層係連接各該承載部，各該第一接合層係具有一頂面及一環壁，各該第二接合層係覆蓋各該第一接合層之該頂面；移除該第二光阻層以顯露出該些導接部及該些承載部；移除該第一金屬層之該些第一外側區以顯露出該第二金屬層之該些第二外側區；回焊該些導接部之該些第二接合層，以使該些第二接合層覆蓋該些第一接合層之該些環壁以形成複數個混成凸塊；以及移除該第二金屬層之該些第二外側區，以使該第一金屬層之該些第一基底區及該第二金屬層之該些第二基底區形成複數個凸塊下金屬層。由於各該混成凸塊係具有該承載部，因此各該第二接合層係可被限位於各該承載面之該第二區以提昇電性連接可靠度，此外若該些混成凸塊含有銅，該些第二接合層亦具有防止該些混成凸塊氧化之功效。
請參閱第1及2A至2J圖，其係本發明之一較佳實施例，一種半導體製程係包含下列步驟：首先，請參閱第1及2A圖，提供一基板110，該基板110係具有一表面111及一形成於該表面111之金屬層200，該金屬層200係包含有一第一金屬層210及一第二金屬層220，該第一金屬層210係具有複數個第一基底區211及複數個位於第一基底區211外側之第一外側區212，該第二金屬層220係具有複數個第二基底區221及複數個位於第二基底區221外側之第二外側區222；接著，請參閱第1及2B圖，形成一第一光阻層P1於該金屬層200，該第一光阻層P1係具有複數 個第一開口O1；之後，請參閱第1及2C圖，形成複數個承載部121於該些第一開口O1，該些承載部121之材質係可選自於金、鎳或銅等；接著，請參閱第1及2D圖，移除該第一光阻層P1以顯露出該些承載部121，各該承載部121係具有一承載面121a，各該承載面121a係具有一第一區121b及一第二區121c。
之後，請參閱第1及2E圖，形成一第二光阻層P2於該金屬層200，且該第二光阻層P2係覆蓋該些承載部121，該第二光阻層P2係具有複數個第二開口O2且該些第二開口O2係顯露該些承載面121a之該些第一區121b；接著，請參閱第1及2F圖，形成複數個導接部122於該些第二開口O2，各該導接部122係具有一第一接合層122a及一第二接合層122b，該些第一接合層122a之材質係可選自於金、鎳或銅等，該些第二接合層122b之材質係可為銲料，該些第一接合層122a係覆蓋該些承載面121a之該些第一區121b，且各該第一接合層122a係連接各該承載部121，在本實施例中，各該第一接合層122a係具有一頂面122c及一環壁122d，各該第二接合層122b係覆蓋各該第一接合層122a之該頂面122c；之後，請參閱第1及2G圖，移除該第二光阻層P2以顯露出該些導接部122及該些承載部121，各該承載部121係具有一第一厚度H1，各該第一接合層122a係具有一第二厚度H2，該第二厚度H2係大於該第一厚度H1。
接著，請參閱第1及2H圖，移除該第一金屬層210之該些第一外側區212以顯露出該第二金屬層220之該些第二外側區222；之後，請參閱第1及2I圖，回焊該些導接 部122之該些第二接合層122b，以使該些第二接合層122b覆蓋該些第一接合層122a之該些環壁122d以形成複數個混成凸塊120，各該第二接合層122b係限位於各該承載面121a之該第二區121c；最後，請參閱第1及2J圖，移除該第二金屬層220之該些第二外側區222，以使該第一金屬層210之該些第一基底區211及該第二金屬層220之該些第二基底區221形成複數個凸塊下金屬層112以形成一半導體結構100，該些凸塊下金屬層112之材質係可選自於鈦/銅、鈦鎢/銅或鈦鎢/金等。由於各該混成凸塊120係具有該承載部121，因此各該第二接合層122b係可被限位於各該承載面121a之該第二區121c以提昇電性連接可靠度，此外若該些混成凸塊120含有銅，該些第二接合層122b亦具有防止該些混成凸塊120氧化之功效。
請再參閱第2J圖，其係為本發明之一種半導體結構100，其至少包含有一基板110以及複數個混成凸塊120，該基板110係具有一表面111及複數個形成於該表面111之凸塊下金屬層112，該些混成凸塊120係形成於該些凸塊下金屬層112上，該些凸塊下金屬層112之材質係可選自於鈦/銅、鈦鎢/銅或鈦鎢/金等，各該混成凸塊120係具有一承載部121及一導接部122，該導接部122係具有一第一接合層122a及一第二接合層122b，該些承載部121之材質係可選自於金、鎳或銅等，該些第一接合層122a之材質係可選自於金、鎳或銅等，該些第二接合層122b之材質係可為銲料，各該承載部121係具有一第一厚度H1，各該第一接合層122a係具有一第二厚度H2，該第二厚度H2係大於該第一厚度H1，各該承載部121係具有一 承載面121a，各該承載面121a係具有一第一區121b及一第二區121c，各該第一接合層122a係覆蓋各該承載面121a之該第一區121b且連接該承載部121，且各該第一接合層122a係具有一頂面122c及一環壁122d，該些第二接合層122b係覆蓋該些第一接合層122a之該些頂面122c及該些環壁122d，較佳地，在本實施例中，各該第二接合層122b係限位於各該承載面121a之該第二區121c。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
10‧‧‧提供一基板，該基板係具有一表面及一形成於該表面之金屬層，該金屬層係包含有一第一金屬層及一第二金屬層，該第一金屬層係具有複數個第一基底區及複數個第一外側區，該第二金屬層係具有複數個第二基底區及複數個第二外側區
11‧‧‧形成一第一光阻層於該金屬層
12‧‧‧形成複數個承載部
13‧‧‧移除該第一光阻層以顯露出該些承載部
14‧‧‧形成一第二光阻層於該金屬層
15‧‧‧形成複數個導接部，各該導接部係具有一第一接合層及一第二接合層
16‧‧‧移除該第二光阻層以顯露出該些導接部及該些承載部
17‧‧‧移除該第一金屬層之該些第一外側區以顯露出該第二金屬層之該些第二外側區
18‧‧‧回焊該些導接部之該些第二接合層，以使該些第二接合層覆蓋該些第一接合層以形成複數個混成凸塊
19‧‧‧移除該第二金屬層之該些第二外側區
100‧‧‧半導體結構
110‧‧‧基板
111‧‧‧表面
112‧‧‧凸塊下金屬層
120‧‧‧混成凸塊
121‧‧‧承載部
121a‧‧‧承載面
121b‧‧‧第一區
121c‧‧‧第二區
122‧‧‧導接部
122a‧‧‧第一接合層
122b‧‧‧第二接合層
122c‧‧‧頂面
122d‧‧‧環壁
200‧‧‧金屬層
210‧‧‧第一金屬層
211‧‧‧第一基底區
212‧‧‧第一外側區
220‧‧‧第二金屬層
221‧‧‧第二基底區
222‧‧‧第二外側區
H1‧‧‧第一厚度
H2‧‧‧第二厚度
O1‧‧‧第一開口
O2‧‧‧第二開口
P1‧‧‧第一光阻層
P2‧‧‧第二光阻層
第1圖：依據本發明之一較佳實施例，一種半導體製程之流程圖。
第2A至2J圖：依據本發明之一較佳實施例，該半導體製程之截面示意圖。
100‧‧‧半導體結構
110‧‧‧基板
111‧‧‧表面
112‧‧‧凸塊下金屬層
120‧‧‧混成凸塊
121‧‧‧承載部
121a‧‧‧承載面
121c‧‧‧第二區
122‧‧‧導接部
122a‧‧‧第一接合層
122b‧‧‧第二接合層
122c‧‧‧頂面
122d‧‧‧環壁

Claims (6)

  1. 一種半導體製程，其至少包含下列步驟：提供一基板，該基板係具有一表面及一形成於該表面之金屬層，該金屬層係包含有一第一金屬層及一第二金屬層，該第一金屬層係具有複數個第一基底區及複數個位於第一基底區外側之第一外側區，該第二金屬層係具有複數個第二基底區及複數個位於第二基底區外側之第二外側區；形成一第一光阻層於該金屬層，該第一光阻層係具有複數個第一開口；形成複數個承載部於該些第一開口；移除該第一光阻層以顯露出該些承載部，各該承載部係具有一承載面，各該承載面係具有一第一區及一第二區；形成一第二光阻層於該金屬層，且該第二光阻層係覆蓋該些承載部，該第二光阻層係具有複數個第二開口且該些第二開口係顯露該些承載面之該些第一區；形成複數個導接部於該些第二開口，各該導接部係具有一第一接合層及一第二接合層，該些第一接合層係覆蓋該些承載面之該些第一區，且各該第一接合層係連接各該承載部，各該第一接合層係具有一頂面及一環壁，各該第二接合層係覆蓋各該第一接合層之該頂面；移除該第二光阻層以顯露出該些導接部及該些承載部；移除該第一金屬層之該些第一外側區以顯露出該第二金屬層之該些第二外側區；回焊該些導接部之該些第二接合層，以使該些第二接合層覆蓋該些第一接合層之該些環壁以形成複數個混成凸塊 ；以及移除該第二金屬層之該些第二外側區，以使該第一金屬層之該些第一基底區及該第二金屬層之該些第二基底區形成複數個凸塊下金屬層。
  2. 如申請專利範圍第1項所述之半導體製程，其中各該第二接合層係限位於各該承載面之該第二區。
  3. 如申請專利範圍第1項所述之半導體製程，其中各該承載部係具有一第一厚度，各該第一接合層係具有一第二厚度，該第二厚度係大於該第一厚度。
  4. 如申請專利範圍第1項所述之半導體製程，其中該些承載部之材質係可選自於金、鎳或銅等。
  5. 如申請專利範圍第1項所述之半導體製程，其中該些第一接合層之材質係可選自於金、鎳或銅等。
  6. 如申請專利範圍第1項所述之半導體製程，其中該些凸塊下金屬層之材質係可選自於鈦/銅、鈦鎢/銅或鈦鎢/金等。
TW101121938A 2012-06-19 2012-06-19 半導體製程及其半導體結構 TWI473216B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101121938A TWI473216B (zh) 2012-06-19 2012-06-19 半導體製程及其半導體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101121938A TWI473216B (zh) 2012-06-19 2012-06-19 半導體製程及其半導體結構

Publications (2)

Publication Number Publication Date
TW201401457A TW201401457A (zh) 2014-01-01
TWI473216B true TWI473216B (zh) 2015-02-11

Family

ID=50345151

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101121938A TWI473216B (zh) 2012-06-19 2012-06-19 半導體製程及其半導體結構

Country Status (1)

Country Link
TW (1) TWI473216B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6713809B2 (ja) * 2016-03-31 2020-06-24 株式会社荏原製作所 基板の製造方法及び基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571419B (en) * 2002-09-06 2004-01-11 Himax Tech Inc Semiconductor device and manufacturing method thereof
TWM425395U (en) * 2011-12-05 2012-03-21 Advanced Power Electronics Corp Assembled lead frame
TWM431428U (en) * 2012-02-17 2012-06-11 Chipbond Technology Corp Fine pitch bump structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571419B (en) * 2002-09-06 2004-01-11 Himax Tech Inc Semiconductor device and manufacturing method thereof
TWM425395U (en) * 2011-12-05 2012-03-21 Advanced Power Electronics Corp Assembled lead frame
TWM431428U (en) * 2012-02-17 2012-06-11 Chipbond Technology Corp Fine pitch bump structure

Also Published As

Publication number Publication date
TW201401457A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
US20210193636A1 (en) Semiconductor package and method of fabricating the same
US8759971B2 (en) Semiconductor apparatus
TWI567908B (zh) 半導體基板及具有半導體基板之半導體封裝結構
US8803323B2 (en) Package structures and methods for forming the same
CN105470235A (zh) 中介板及其制法
TW201630133A (zh) 半導體封裝結構及其製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2014072487A (ja) 半導体装置およびその製造方法
US9524944B2 (en) Method for fabricating package structure
US20140117540A1 (en) Semiconductor manufacturing method and semiconductor structure thereof
US20060281223A1 (en) Packaging method and package using the same
TWI628773B (zh) 半導體結構、半導體元件及其形成方法
TWI473216B (zh) 半導體製程及其半導體結構
JP2013030595A (ja) 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
JP2012174791A (ja) 配線基板およびその製造方法ならびに半導体装置
JP2013004843A (ja) 電子機器のランド構造
TWI576979B (zh) 封裝基板及其製造方法
TWI471898B (zh) 半導體製程、半導體結構及其封裝構造
TWI488273B (zh) 半導體製程及其半導體結構
JP6467797B2 (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
US20140120715A1 (en) Semiconductor manufacturing method, semiconductor structure and package structure thereof
TWM439889U (en) Semiconductor structure
TWI582864B (zh) 半導體封裝結構及其製作方法
JP2017050497A (ja) 半導体装置およびその製造方法