JP2018174306A

JP2018174306A - チップインダクタおよびその製造方法

Info

Publication number: JP2018174306A
Application number: JP2018015350A
Authority: JP
Inventors: 拓真下市; Takuma Shimoichi
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-03-30
Filing date: 2018-01-31
Publication date: 2018-11-08

Abstract

【課題】実装基板等の接続対象物に対する専有面積の増加を抑制でき、かつ、Ｑ値を向上できるチップインダクタおよびその製造方法を提供する。
【解決手段】チップインダクタ１は、実装面３を有する封止体２と、封止体２の内部に封止されたコイル導体２１と、を含む。コイル導体２１は、封止体２の実装面３から露出する第１コイル末端２２、および、封止体２の実装面３から露出する第２コイル末端２３を含む。コイル導体２１は、さらに、第１コイル末端２２および第２コイル末端２３に接続され、かつ、第１コイル末端２２および第２コイル末端２３から封止体２の実装面３の法線方向Ｙに沿って引き回された螺旋状の螺旋部２４を含む。
【選択図】図７

Description

本発明は、チップインダクタおよびその製造方法に関する。

特許文献１には、チップインダクタが開示されている。このチップインダクタは、絶縁性基板を含む。絶縁性基板の表面には、内側端部および外側端部を有する螺旋状の導体パターンが形成されている。導体パターンの外側端部には、第１の端子電極が電気的に接続されている。導体パターンの内側端部には、第２の端子電極が電気的に接続されている。

特開平９−１９９３６５号公報

チップインダクタの特性を表す一つのパラメータとして、Ｑ値（Quality Factor）が知られている。チップインダクタの特性は、Ｑ値が高い程、優れている。チップインダクタのＱ値は、理想的には「Ｑ＝２πｆＬ／Ｒ」の式によって表される。この式において、「ｆ」はコイル導体に付与される周波数であり、「Ｌ」はコイル導体のインダクタンス成分であり、「Ｒ」はコイル導体の抵抗成分である。

インダクタンス成分は、コイル導体の巻回数の増加によって増加し得る。抵抗成分は、コイル導体の断面積の増加によって低減し得る。これらは、コイル導体を大型化することによって、高いＱ値が得られることを意味している。
特許文献１に開示されたような構造のチップインダクタでは、基板の表面に沿ってコイル導体が形成される。したがって、コイル導体の大型化を図る場合、基板の表面の面積を増加せざるを得ない。その結果、チップインダクタが大型化するから、実装基板等の接続対象物に対するチップインダクタの専有面積が増加する。

つまり、特許文献１に開示されたような構造のチップインダクタは、コイル導体の大型化を図ると、実装基板等の接続対象物の表面に対する基板の専有面積が２次元的に増加するという構造上の問題がある。このような問題は、チップインダクタのＱ値の増加の妨げになっていると同時に、実装基板のシュリンク化や、実装基板への高密度実装化の妨げにもなっている。

そこで、本発明の一実施形態は、実装基板等の接続対象物に対する専有面積の増加を抑制でき、かつ、Ｑ値を向上できるチップインダクタおよびその製造方法を提供することを一つの目的とする。

本発明の一実施形態は、実装面を有する封止体と、前記封止体の内部に封止されたコイル導体と、を含み、前記コイル導体は、前記封止体の前記実装面から露出する第１コイル末端と、前記封止体の前記実装面から露出する第２コイル末端と、前記第１コイル末端および前記第２コイル末端に接続され、かつ、前記第１コイル末端および前記第２コイル末端から前記封止体の前記実装面の法線方向に沿って引き回された螺旋状の螺旋部と、を含む、チップインダクタを提供する。

このチップインダクタによれば、コイル導体の巻き数や断面積を大きくする場合、封止体の実装面の法線方向に沿って３次元的にコイル導体を大型化できる。これにより、封止体の実装面に沿って２次元的にコイル導体が大型化するのを抑制できる。
その結果、実装基板等の接続対象物の表面に対する封止体の専有面積が２次元的に増加するのを抑制できる。よって、実装基板等の接続対象物に対する専有面積の増加を抑制でき、かつ、Ｑ値を向上できるチップインダクタを提供できる。

本発明の一実施形態は、実装面、前記実装面の反対側に位置する非実装面、ならびに、前記実装面および前記非実装面を接続する接続面を有する封止体と、前記封止体の内部に封止されたコイル導体と、を含み、前記コイル導体は、前記封止体の前記接続面から露出する第１コイル末端と、前記封止体の前記接続面から露出する第２コイル末端と、前記第１コイル末端および前記第２コイル末端に接続され、かつ、前記第１コイル末端および前記第２コイル末端から前記封止体の前記実装面の法線方向に沿って螺旋状に引き回された螺旋部と、を含む、チップインダクタを提供する。

本発明の一実施形態は、実装面を有する封止体と、前記封止体の内部に封止されたコイル導体と、を含む、チップインダクタの製造方法であって、主面を有するベース部材を準備する工程と、前記ベース部材の主面の上に前記封止体の一部となる第１絶縁体層を形成する工程と、前記封止体の前記実装面の法線方向に引き回されるように前記第１絶縁体層に導電体を選択的に埋め込むことにより、外部接続される第１コイル末端、および、内部接続される第１コイルサブ末端を含み、前記コイル導体の一部となる螺旋状の第１螺旋部を形成する工程と、前記第１絶縁体層の上に前記封止体の一部となる第２絶縁体層を形成する工程と、前記第１螺旋部の前記第１コイルサブ末端に電気的に接続されるように前記第２絶縁体層に導電体を選択的に埋め込むことにより、前記コイル導体の一部となる接続部を形成する工程と、前記第２絶縁体層の上に前記封止体の一部となる第３絶縁体層を形成する工程と、前記封止体の前記実装面の法線方向に引き回されるように前記第３絶縁体層に導電体を選択的に埋め込むことにより、外部接続される第２コイル末端、および、前記接続部に電気的に接続される第２コイルサブ末端を含み、前記コイル導体の一部となる螺旋状の第２螺旋部を形成する工程と、を含む、チップインダクタの製造方法を提供する。

このチップインダクタの製造方法によれば、封止体の実装面の法線方向に沿って引き回された螺旋状の螺旋部を含むチップインダクタを製造できる。したがって、コイル導体の巻き数や断面積を大きくする場合、封止体の実装面の法線方向に沿って３次元的にコイル導体を大型化できる。これにより、封止体の実装面に沿って２次元的にコイル導体が大型化するのを抑制できる。

その結果、実装基板等の接続対象物の表面に対する封止体の専有面積が２次元的に増加するのを抑制できる。よって、実装基板等の接続対象物に対する専有面積の増加を抑制でき、かつ、Ｑ値を向上できるチップインダクタを製造し、提供できる。

図１は、本発明の第１実施形態に係るチップインダクタの斜視図である。図２は、図１に示すチップインダクタの正面図である。図３は、図１に示すチップインダクタの上面図である。図４は、図１に示すチップインダクタの第１側面図である。図５は、図１に示すチップインダクタの第２側面図である。図６は、図１に示すチップインダクタの底面図である。図７は、図１に示すチップインダクタの内部構造を示す斜視図である。図８は、図１に示すチップインダクタの底面図であって、第１コイル末端および第２コイル末端の平面視形状を説明するための図である。図９は、図１に示すチップインダクタの第１側面図であって、第１コイル末端の側面視形状を説明するための図である。図１０は、図１に示すチップインダクタの第２側面図であって、第２コイル末端の側面視形状を説明するための図である。図１１は、図１に示すチップインダクタの分解斜視図である。図１２は、図７に示す第１螺旋部用樹脂層の平面図である。図１３は、図７に示す接続部用樹脂層の平面図である。図１４は、図７に示す第２螺旋部用樹脂層の平面図である。図１５は、図１に示すチップインダクタのＱ値（Quality Factor）をシミュレーションにより求めたグラフである。図１６Ａは、図１に示すチップインダクタの製造方法を説明するための図である。図１６Ｂは、図１６Ａの後の工程を説明するための図である。図１６Ｃは、図１６Ｂの後の工程を説明するための図である。図１６Ｄは、図１６Ｃの後の工程を説明するための図である。図１６Ｅは、図１６Ｄの後の工程を説明するための図である。図１６Ｆは、図１６Ｅの後の工程を説明するための図である。図１６Ｇは、図１６Ｆの後の工程を説明するための図である。図１６Ｈは、図１６Ｇの後の工程を説明するための図である。図１６Ｉは、図１６Ｈの後の工程を説明するための図である。図１６Ｊは、図１６Ｉの後の工程を説明するための図である。図１６Ｋは、図１６Ｊの後の工程を説明するための図である。図１７は、本発明の第２実施形態に係るチップインダクタの斜視図である。図１８は、本発明の第３実施形態に係るチップインダクタの斜視図である。図１９は、本発明の第４実施形態に係るチップインダクタの斜視図である。図２０は、本発明の第５実施形態に係るチップインダクタの分解斜視図である。図２１は、本発明の第６実施形態に係るチップインダクタの第１螺旋部用樹脂層の平面図である。図２２は、図２１に示すチップインダクタの第２螺旋部用樹脂層の平面図である。図２３は、図１に示すチップインダクタの底面図であって、第１コイル末端および第２コイル末端の第１変形例を説明するための図である。図２４は、図１に示すチップインダクタの底面図であって、第１コイル末端および第２コイル末端の第２変形例を説明するための図である。図２５は、図１に示すチップインダクタの底面図であって、第１コイル末端および第２コイル末端の第３変形例を説明するための図である。図２６は、図１に示すチップインダクタの斜視図であって、第１コイル末端および第２コイル末端の第４変形例を説明するための図である。図２７は、第１変形例に係るチップインダクタを説明するための図である。図２８は、第２変形例に係るチップインダクタを説明するための図である。図２９は、本発明の第７実施形態に係るチップキャパシタの斜視図である。図３０は、図２９のチップキャパシタの内部構造を示す平面図である。図３１は、図３０のXXXI-XXXI線に沿う断面図である。図３２は、図３０のXXXII-XXXII線に沿う断面図である。図３３は、図３０のXXXIII-XXXIII線に沿う断面図である。図３４は、図３０の領域XXXIVの拡大図である。図３５は、図３４のXXXV-XXXV線に沿う断面図である。図３６Ａは、図２９のチップキャパシタの製造方法の一例を説明するための断面図である。図３６Ｂは、図３６Ａの後の工程を示す断面図である。図３６Ｃは、図３６Ｂの後の工程を示す断面図である。図３６Ｄは、図３６Ｃの後の工程を示す断面図である。図３６Ｅは、図３６Ｄの後の工程を示す断面図である。図３６Ｆは、図３６Ｅの後の工程を示す断面図である。図３６Ｇは、図３６Ｆの後の工程を示す断面図である。図３６Ｈは、図３６Ｇの後の工程を示す断面図である。図３６Ｉは、図３６Ｈの後の工程を示す断面図である。図３６Ｊは、図３６Ｉの後の工程を示す断面図である。図３６Ｋは、図３６Ｊの後の工程を示す断面図である。図３６Ｌは、図３６Ｋの後の工程を示す断面図である。図３６Ｍは、図３６Ｌの後の工程を示す断面図である。図３７は、本発明の第８実施形態に係るチップキャパシタの斜視図である。図３８は、図３７のチップキャパシタの内部構造を示す平面図である。図３９は、図３８のXXXIX-XXXIX線に沿う断面図である。図４０は、図３８のXL-XL線に沿う断面図である。図４１は、図３８の領域XLIの拡大図である。図４２は、図４１のXLII-XLII線に沿う断面図である。図４３は、本発明の第９実施形態に係るチップキャパシタの斜視図である。図４４は、図４３のチップキャパシタの電気的構造を示す回路図である。図４５は、本発明の第１０実施形態に係るチップキャパシタの斜視図である。図４６は、図４５のチップキャパシタの電気的構造を示す回路図である。図４７は、本発明の第１１実施形態に係るチップキャパシタの内部構造を示す平面図である。図４８は、本発明の第１２実施形態に係るチップキャパシタの斜視図である。図４９は、本発明の第１３実施形態に係るチップキャパシタの斜視図である。

以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係るチップインダクタ１の斜視図である。図２は、図１に示すチップインダクタ１の正面図である。図３は、図１に示すチップインダクタ１の上面図である。図４は、図１に示すチップインダクタ１の第１側面図である。図５は、図１に示すチップインダクタ１の第２側面図である。図６は、図１に示すチップインダクタ１の底面図である。

図１〜図６を参照して、チップインダクタ１は、チップ部品と称される微細な電子部品である。チップインダクタ１は、直方体形状の封止体２を含む。封止体２は、機能素子（この形態ではインダクタ）を封止するパッケージでもある。
封止体２は、絶縁体からなる。絶縁体は、酸化シリコン、窒化シリコンまたはセラミックを含む無機系の絶縁体を含んでいてもよい。絶縁体は、ポリイミド樹脂やエポキシ樹脂等の封止樹脂を含む有機系の絶縁体を含んでいてもよい。この形態では、封止体２が、有機系の絶縁体としてのエポキシ樹脂を含む例について説明する。エポキシ樹脂は、ネガティブタイプのフォトレジストでもある。

図１〜図６を参照して、封止体２は、実装面３、実装面３の反対側に位置する非実装面４、ならびに、実装面３および非実装面４を接続する接続面５を含む。実装面３とは、チップインダクタ１が実装基板等の接続対象物に実装される場合に、接続対象物と対向する対向面である。
実装面３および非実装面４は、この形態では、それらの法線方向から見た平面視（以下、単に「平面視」という。）において長方形状に形成されている。封止体２の接続面５には、実装面３の短辺に接続された第１接続面５ａおよび第２接続面５ｂ、ならびに、実装面３の長辺に接続された第３接続面５ｃおよび第４接続面５ｄが含まれる。

第１接続面５ａおよび第２接続面５ｂは、この形態では、それらの法線方向から見た側面視（以下、単に「側面視」という。）において、実装面３の法線方向に沿って延びる長方形状に形成されている。第３接続面５ｃおよび第４接続面５ｄの各表面積は、第１接続面５ａおよび第２接続面５ｂの各表面積よりも大きい。
封止体２の実装面３は、チップインダクタ１の底面を形成している。封止体２の非実装面４は、チップインダクタ１の上面を形成している。封止体２の第１接続面５ａは、チップインダクタ１の第１側面を形成している。

封止体２の第２接続面５ｂは、チップインダクタ１の第２側面を形成している。封止体２の第３接続面５ｃは、チップインダクタ１の正面を形成している。封止体２の第４接続面５ｄは、チップインダクタ１の背面を形成している。
封止体２の実装面３の長辺に沿う幅Ｗ１は、０．１ｍｍ以上１．０ｍｍ以下（たとえば０．４ｍｍ程度）であってもよい。封止体２の実装面３の短辺に沿う幅Ｗ２は、０．０５ｍｍ以上０．４ｍｍ以下（たとえば０．１７５ｍｍ程度）であってもよい。封止体２の第１接続面５ａの長辺に沿う幅Ｗ３は、０．１ｍｍ以上１ｍｍ以下（たとえば０．３ｍｍ程度）であってもよい。

封止体２の外面には、第１外部端子６および第２外部端子７が形成されている。第１外部端子６は、封止体２において実装面３および第１接続面５ａを接続する第１角部８の近傍に形成されている。第２外部端子７は、封止体２において実装面３および第２接続面５ｂを接続する第２角部９の近傍に形成されている。第１外部端子６および第２外部端子７は、封止体２の実装面３の長手方向に沿って互いに対向している。

第１外部端子６は、この形態では、第１底面端子１０および第１側面端子１１を含む。第１底面端子１０は、封止体２の実装面３において第１角部８側の端部に形成されている。第１側面端子１１は、封止体２の第１接続面５ａにおいて第１角部８側の端部に形成されている。
第１底面端子１０および第１側面端子１１は、第１角部８を挟んで互いに間隔を空けて形成されている。第１底面端子１０は、この形態では、平面視四角形状に形成されている。第１側面端子１１は、この形態では、側面視四角形状に形成されている。

第１底面端子１０は、封止体２の外面側からこの順に積層されたニッケル膜、パラジウム膜および金膜を含む積層構造を有していてもよい。第１側面端子１１は、封止体２の外面側からこの順に積層されたニッケル膜、パラジウム膜および金膜を含む積層構造を有していてもよい。
第２外部端子７は、この形態では、第２底面端子１２および第２側面端子１３を含む。第２底面端子１２は、封止体２の実装面３において第２角部９側の端部に形成されている。第２側面端子１３は、封止体２の第２接続面５ｂにおいて第２角部９側の端部に形成されている。

第２底面端子１２および第２側面端子１３は、第２角部９を挟んで互いに間隔を空けて形成されている。第２底面端子１２は、この形態では、平面視四角形状に形成されている。第２側面端子１３は、この形態では、側面視四角形状に形成されている。
第２底面端子１２は、封止体２の外面側からこの順に積層されたニッケル膜、パラジウム膜および金膜を含む積層構造を有していてもよい。第２側面端子１３は、封止体２の外面側からこの順に積層されたニッケル膜、パラジウム膜および金膜を含む積層構造を有していてもよい。

図７は、図１に示すチップインダクタ１の内部構造を示す斜視図である。
図７を参照して、チップインダクタ１は、封止体２の内部に封止されたコイル導体２１を含む。コイル導体２１は、インダクタを形成している。コイル導体２１のインダクタンス成分Ｌは、たとえば０．１ｎＨ以上１００ｎＨ以下である。
封止体２の内部には、この形態では、コイル導体２１だけが封止されている。つまり、封止体２の内部には、コイル導体２１以外の導電体およびその他の部材は封止されていない。

コイル導体２１は、第１コイル末端２２、第２コイル末端２３および螺旋状の螺旋部２４を含む。第１コイル末端２２は、封止体２から露出し、第１外部端子６に接続されている。第２コイル末端２３は、封止体２から露出し、第２外部端子７に接続されている。第１コイル末端２２および第２コイル末端２３は、封止体２の実装面３の長手方向に沿って互いに対向している。

螺旋部２４は、第１コイル末端２２および第２コイル末端２３に接続されている。螺旋部２４は、第１コイル末端２２および第２コイル末端２３から封止体２の実装面３の法線方向に沿って螺旋状に引き回されている。
螺旋部２４は、ライン状の導電体が、所定の巻回軸線ＡＸまわりに螺旋状に複数回巻回された構造を有している。巻回軸線ＡＸは、第３接続面５ｃおよび第４接続面５ｄの法線方向に沿い、かつ、螺旋部２４の螺旋中心を通る。螺旋部２４の巻回数は、任意である。

以下では、第１コイル末端２２および第２コイル末端２３が対向する方向を「第１コイル末端２２および第２コイル末端２３の対向方向Ｘ」という。また、以下では、実装面３の法線方向を「実装面３の法線方向Ｙ」という。また、以下では、螺旋部２４の巻回軸線ＡＸに沿う方向を「螺旋部２４の巻回軸方向Ｚ」という。
第１コイル末端２２および第２コイル末端２３の対向方向Ｘは、第１外部端子６および第２外部端子７が対向する方向でもある。実装面３の法線方向Ｙは、第１コイル末端２２および第２コイル末端２３の対向方向Ｘに直交する方向でもある。また、螺旋部２４の巻回軸方向Ｚは、第１コイル末端２２および第２コイル末端２３の対向方向Ｘに直交し、かつ、実装面３の法線方向Ｙに直交する方向でもある。

さらに、第１コイル末端２２および第２コイル末端２３の対向方向Ｘは、第１接続面５ａおよび第２接続面５ｂの法線方向でもある。また、実装面３の法線方向Ｙは、実装面３および非実装面４の法線方向でもある。また、螺旋部２４の巻回軸方向Ｚは、第３接続面５ｃおよび第４接続面５ｄの法線方向でもある。
螺旋部２４は、第１コイル末端２２および第２コイル末端２３の対向方向Ｘ、ならびに、実装面３の法線方向Ｙに延びるＸ−Ｙ平面に対向する螺旋面を有しており、かつ、Ｘ−Ｙ平面の法線方向（つまり、螺旋部２４の巻回軸方向Ｚ）に沿って巻回されている。

螺旋部２４の螺旋面は、第３接続面５ｃおよび第４接続面５ｄに対向している。螺旋部２４の螺旋面とは、螺旋部２４の内周縁に設定された任意の２点および巻回軸線ＡＸの間を結ぶ領域に形成される仮想面である。
第１コイル末端２２は、この形態では、第１底面部分２５および第１側面部分２６を含む。第１コイル末端２２の第１底面部分２５は、封止体２の実装面３から露出し、かつ、第１底面端子１０に接続されている。第１コイル末端２２の第１側面部分２６は、封止体２の第１接続面５ａから露出し、かつ、第１側面端子１１に接続されている。

第１コイル末端２２の第１底面部分２５は、第１底面延部２７および複数の第１底面凸部２８を含む。第１底面延部２７は、封止体２の実装面３よりも封止体２の内側の領域に形成されている。第１底面延部２７は、第１外部端子６側から第２外部端子７側に向けて、封止体２の実装面３に沿って延びている。
複数の第１底面凸部２８は、第１底面延部２７から封止体２の実装面３に向かって突出している。複数の第１底面凸部２８は、封止体２の実装面３から露出する先端部をそれぞれ有している。複数の第１底面凸部２８は、第１外部端子６の第１底面端子１０によって一括して被覆されている。

第１底面凸部２８の先端部は、実装面３と面一に形成されていてもよい。第１底面凸部２８の先端部は、実装面３よりも外側に突出していてもよい。第１底面凸部２８の先端部は、実装面３よりも内側に窪んでいてもよい。
第１コイル末端２２の第１側面部分２６は、第１側面延部２９および複数の第１側面凸部３０を含む。第１側面延部２９は、封止体２の実装面３よりも封止体２の内側の領域に形成されている。第１側面延部２９は、封止体２の第１接続面５ａに沿って延びている。

複数の第１側面凸部３０は、第１側面延部２９から封止体２の第１接続面５ａに向かって突出している。複数の第１側面凸部３０は、封止体２の第１接続面５ａから露出する先端部をそれぞれ有している。複数の第１側面凸部３０は、第１外部端子６の第１側面端子１１によって一括して被覆されている。
第１側面凸部３０の先端部は、第１接続面５ａと面一に形成されていてもよい。第１側面凸部３０の先端部は、第１接続面５ａよりも外側に突出していてもよい。第１側面凸部３０の先端部は、第１接続面５ａよりも内側に窪んでいてもよい。

第２コイル末端２３は、この形態では、第２底面部分３１および第２側面部分３２を含む。第２コイル末端２３の第２底面部分３１は、封止体２の実装面３から露出し、かつ、第２底面端子１２に接続されている。第２コイル末端２３の第２側面部分３２は、封止体２の第２接続面５ｂから露出し、かつ、第２側面端子１３に接続されている。
第２コイル末端２３の第２底面部分３１は、第２底面延部３３および複数の第２底面凸部３４を含む。第２底面延部３３は、封止体２の実装面３よりも封止体２の内側の領域に形成されている。第２底面延部３３は、第２外部端子７側から第１外部端子６側に向けて、封止体２の実装面３に沿って延びている。

複数の第２底面凸部３４は、第２底面延部３３から封止体２の実装面３に向かって突出している。複数の第２底面凸部３４は、封止体２の実装面３から露出する先端部をそれぞれ有している。複数の第２底面凸部３４は、第２外部端子７の第２底面端子１２によって一括して被覆されている。
第２底面凸部３４の先端部は、実装面３と面一に形成されていてもよい。第２底面凸部３４の先端部は、実装面３よりも外側に突出していてもよい。第２底面凸部３４の先端部は、実装面３よりも内側に窪んでいてもよい。

第２コイル末端２３の第２側面部分３２は、第２側面延部３５および複数の第２側面凸部３６を含む。第２側面延部３５は、封止体２の実装面３よりも封止体２の内側の領域に形成されている。第２側面延部３５は、封止体２の第２接続面５ｂに沿って延びている。
複数の第２側面凸部３６は、第２側面延部３５から封止体２の第２接続面５ｂに向かって突出している。複数の第２側面凸部３６は、封止体２の第２接続面５ｂから露出する先端部をそれぞれ有している。複数の第２側面凸部３６は、第２外部端子７の第２側面端子１３によって一括して被覆されている。

第２側面凸部３６の先端部は、第２接続面５ｂと面一に形成されていてもよい。第２側面凸部３６の先端部は、第２接続面５ｂよりも外側に突出していてもよい。第２側面凸部３６の先端部は、第２接続面５ｂよりも内側に窪んでいてもよい。
図８は、図１に示すチップインダクタ１の底面図であって、第１コイル末端２２および第２コイル末端２３の平面視形状を説明するための図である。図９は、図１に示すチップインダクタ１の第１側面図であって、第１コイル末端２２の側面視形状を説明するための図である。図１０は、図１に示すチップインダクタ１の第２側面図であって、第２コイル末端２３の側面視形状を説明するための図である。

図８〜図１０では、明瞭化のため、第１外部端子６および第２外部端子７が破線で示されている。
図８を参照して、第１コイル末端２２の複数の第１底面凸部２８は、第１コイル末端２２および第２コイル末端２３の対向方向Ｘに沿って互いに間隔を空けて形成されている。複数の第１底面凸部２８は、平面視において、螺旋部２４の巻回軸方向Ｚに沿って延びるストライプ状に形成されている。

互いに隣り合う２つの第１底面凸部２８の間の距離を「Ｄ１」とする。最も外側に位置する第１底面凸部２８の周縁および第１外部端子６（第１底面端子１０）の周縁の間の距離を「Ｄ２」とする。「Ｄ１」および「Ｄ２」の間には、「Ｄ１≦２×Ｄ２」の式が成立している。
第１外部端子６の形成時において、第１外部端子６の導電材料は、各第１底面凸部２８を起点に成長する。「Ｄ１≦２×Ｄ２」の式が成立する場合、一方の第１底面凸部２８を起点に成長する第１外部端子６の導電材料と、他方の第１底面凸部２８を起点に成長する第１外部端子６の導電材料とを、それらの間で互いに重ね合わせることができる。これにより、第１外部端子６の形成に必要な導電材料の使用量を削減できる。

図９を参照して、第１コイル末端２２の複数の第１側面凸部３０は、実装面３の法線方向Ｙに沿って互いに間隔を空けて形成されている。複数の第１側面凸部３０は、平面視において、螺旋部２４の巻回軸方向Ｚに沿って延びるストライプ状に形成されている。
互いに隣り合う２つの第１側面凸部３０の間の距離を「Ｄ３」とする。最も外側に位置する第１側面凸部３０の周縁および第１外部端子６（第１側面端子１１）の周縁の間の距離を「Ｄ４」とする。「Ｄ３」および「Ｄ４」の間には、「Ｄ３≦２×Ｄ４」の式が成立している。

第１外部端子６の形成時において、第１外部端子６の導電材料は、一つの第１側面凸部３０を起点に成長する。「Ｄ３≦２×Ｄ４」の式が成立する場合、一方の第１側面凸部３０を起点に成長する第１外部端子６の導電材料と、他方の第１側面凸部３０を起点に成長する第１外部端子６の導電材料とを、それらの間で互いに重ね合わせることができる。これにより、第１外部端子６の形成に必要な導電材料の使用量を削減できる。

図８を再度参照して、第２コイル末端２３の複数の第２底面凸部３４は、第１コイル末端２２および第２コイル末端２３の対向方向Ｘに沿って互いに間隔を空けて形成されている。複数の第２底面凸部３４は、平面視において、螺旋部２４の巻回軸方向Ｚに沿って延びるストライプ状に形成されている。
互いに隣り合う２つの第２底面凸部３４の間の距離を「Ｄ５」とする。最も外側に位置する第２底面凸部３４の周縁および第２外部端子７（第２底面端子１２）の周縁の間の距離を「Ｄ６」とする。「Ｄ５」および「Ｄ６」の間には、「Ｄ５≦２×Ｄ６」の式が成立している。

第２外部端子７の形成時において、第２外部端子７の導電材料は、一つの第２底面凸部３４を起点に成長する。「Ｄ５≦２×Ｄ６」の式が成立する場合、一方の第２底面凸部３４を起点に成長する第２外部端子７の導電材料と、他方の第２底面凸部３４を起点に成長する第２外部端子７の導電材料とを、それらの間で互いに重ね合わせることができる。これにより、第２外部端子７の形成に必要な導電材料の使用量を削減できる。

図１０を参照して、第２コイル末端２３の複数の第２側面凸部３６は、実装面３の法線方向Ｙに沿って互いに間隔を空けて形成されている。複数の第２側面凸部３６は、平面視において、螺旋部２４の巻回軸方向Ｚに沿って延びるストライプ状に形成されている。
互いに隣り合う２つの第２側面凸部３６の間の距離を「Ｄ７」とする。最も外側に位置する第２側面凸部３６の周縁および第２外部端子７（第２側面端子１３）の周縁の間の距離を「Ｄ８」とする。「Ｄ７」および「Ｄ８」の間には、「Ｄ７≦２×Ｄ８」の式が成立している。

第２外部端子７の形成時において、第２外部端子７の導電材料は、一つの第２側面凸部３６を起点に成長する。「Ｄ７≦２×Ｄ８」の式が成立する場合、一方の第２側面凸部３６を起点に成長する第２外部端子７の導電材料と、他方の第２側面凸部３６を起点に成長する第２外部端子７の導電材料とを、それらの間で互いに重ね合わせることができる。これにより、第２外部端子７の形成に必要な導電材料の使用量を削減できる。

距離Ｄ１、距離Ｄ３、距離Ｄ５および距離Ｄ７は、互いに等しい値を有していてもよいし、互いに異なる値を有していてもよい。
図７を再度参照して、コイル導体２１の螺旋部２４は、第１螺旋部４１、第２螺旋部４２、ならびに、第１螺旋部４１および第２螺旋部４２を接続する接続部４３を含む。
第１螺旋部４１は、螺旋部２４の巻回軸方向Ｚに関して、封止体２の第４接続面５ｄ側に形成されている。第１螺旋部４１は、第１コイル末端２２から実装面３の法線方向Ｙに沿って螺旋状に引き回されている。第１螺旋部４１は、封止体２の内部に位置する第１コイルサブ末端４４を有している。

第２螺旋部４２は、螺旋部２４の巻回軸方向Ｚに関して、封止体２の第３接続面５ｃ側に形成されている。第２螺旋部４２は、第２コイル末端２３から実装面３の法線方向Ｙに沿って螺旋状に引き回されている。第２螺旋部４２は、螺旋部２４の巻回軸方向Ｚに第１螺旋部４１と対向している。螺旋部２４の第２螺旋部４２は、封止体２の内部に位置する第２コイルサブ末端４５を有している。

接続部４３は、螺旋部２４の巻回軸方向Ｚに関して、第１螺旋部４１および第２螺旋部４２の間の領域に形成されている。接続部４３は、封止体２の内部において、第１螺旋部４１の第１コイルサブ末端４４および第２螺旋部４２の第２コイルサブ末端４５を接続している。
第１螺旋部４１の螺旋方向および第２螺旋部４２の螺旋方向は、接続部４３を介して逆向きになっている。接続部４３は、第１螺旋部４１の螺旋方向および第２螺旋部４２の螺旋方向を切り替える螺旋方向切換部として形成されている。

第１螺旋部４１の巻回数および第２螺旋部４２の巻回数は任意であり、インダクタンス成分Ｌの増減に寄与するのであれば、必ずしも１以上である必要はない。第１螺旋部４１の巻回数は、第２螺旋部４２の巻回数と等しくてもよいし、異なっていてもよい。
図１１は、図１に示すチップインダクタ１の分解斜視図である。図１１では、第１外部端子６および第２外部端子７の図示を省略している。

図１１を参照して、封止体２は、エポキシ樹脂からなる複数（この形態では５つ）の樹脂層が螺旋部２４の巻回軸方向Ｚに沿って積層された積層構造を有している。樹脂層は、より具体的には、フォトレジスト層である。つまり、封止体２は、複数のフォトレジスト層が積層されたフォトレジスト積層体である。コイル導体２１は、これら複数の樹脂層によって封止されている。

複数の樹脂層は、この形態では、第１ベース樹脂層５１、第１螺旋部用樹脂層５２、接続部用樹脂層５３、第２螺旋部用樹脂層５４および第２ベース樹脂層５５を含む。
第１螺旋部用樹脂層５２は、第１ベース樹脂層５１の上に積層されている。第１螺旋部用樹脂層５２は、第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部を封止している。

接続部用樹脂層５３は、第１螺旋部用樹脂層５２の上に積層されている。接続部用樹脂層５３は、接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部を封止している。
第２螺旋部用樹脂層５４は、接続部用樹脂層５３の上に積層されている。第２螺旋部用樹脂層５４は、第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部を封止している。第２ベース樹脂層５５は、第２螺旋部用樹脂層５４の上に積層されている。

第１ベース樹脂層５１および第２ベース樹脂層５５は、コイル導体２１を封止しない層である。第１ベース樹脂層５１および第２ベース樹脂層５５は、コイル導体２１を保護するための保護層として形成されている。
第１ベース樹脂層５１の厚さおよび第２ベース樹脂層５５の厚さは、第１螺旋部用樹脂層５２の厚さ、第２螺旋部用樹脂層５４の厚さおよび接続部用樹脂層５３の厚さよりも大きいことが好ましい。

第１ベース樹脂層５１の厚さは、第２ベース樹脂層５５の厚さと等しくてもよい。第１螺旋部用樹脂層５２の厚さは、第２螺旋部用樹脂層５４の厚さと等しくてもよい。第１螺旋部用樹脂層５２の厚さは、接続部用樹脂層５３の厚さよりも小さくてもよい。接続部用樹脂層５３の厚さは、第１ベース樹脂層５１の厚さと等しくてもよい。
第１ベース樹脂層５１の厚さおよび第２ベース樹脂層５５の厚さは、１０μｍ以上１００μｍ以下（たとえば４５μｍ程度）であってもよい。第１螺旋部用樹脂層５２の厚さおよび第２螺旋部用樹脂層５４の厚さは、１０μｍ以上５０μｍ以下（この形態では２０μｍ程度）であってもよい。接続部用樹脂層５３の厚さは、１０μｍ以上１００μｍ以下（たとえば４５μｍ程度）であってもよい。

第１ベース樹脂層５１、第１螺旋部用樹脂層５２、接続部用樹脂層５３、第２螺旋部用樹脂層５４および第２ベース樹脂層５５の各厚さは任意であり、上記の数値および条件に限定されるものではない。
図１２は、図７に示す第１螺旋部用樹脂層５２の平面図である。図１３は、図７に示す接続部用樹脂層５３の平面図である。図１４は、図７に示す第２螺旋部用樹脂層５４の平面図である。図１２〜図１４では、第１外部端子６および第２外部端子７の図示を省略している。

図１１および図１２を参照して、第１螺旋部用樹脂層５２には、第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部が埋設されている。第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部は、螺旋部２４の巻回軸方向Ｚに第１螺旋部用樹脂層５２を貫通して形成されている。
第１螺旋部４１は、第１コイル末端２２から第１コイルサブ末端４４に向けて内巻きに巻回されている。第１コイルサブ末端４４は、第１螺旋部用樹脂層５２の内方領域において任意の領域に形成されている。第１螺旋部４１は、第１コイル末端２２から実装面３の法線方向Ｙに引き出された第１引き出し部６１を有している。

図示はしないが、第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部は、第１螺旋部用樹脂層５２の表面側からこの順に積層されたチタンシード層および銅めっき層を含む積層構造をそれぞれ有していてもよい。
図１１および図１３を参照して、接続部用樹脂層５３には、接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部が埋設されている。接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部は、螺旋部２４の巻回軸方向Ｚに接続部用樹脂層５３を貫通して形成されている。

接続部４３は、螺旋部２４の巻回軸方向Ｚに第１螺旋部４１の第１コイルサブ末端４４と対向する領域に形成されている。これにより、接続部４３は、第１螺旋部４１の第１コイルサブ末端４４と電気的に接続されている。
図示はしないが、接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部は、接続部用樹脂層５３の表面側からこの順に積層されたチタンシード層および銅めっき層を含む積層構造をそれぞれ有していてもよい。接続部４３のチタンシード層は、第１コイルサブ末端４４のチタンシード層および銅めっき層に接続されていてもよい。

図１１および図１４を参照して、第２螺旋部用樹脂層５４には、第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部が埋設されている。第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部は、螺旋部２４の巻回軸方向Ｚに第２螺旋部用樹脂層５４を貫通して形成されている。
第２螺旋部４２は、第２コイル末端２３から実装面３の法線方向Ｙに引き出された第２引き出し部６２を有している。第２螺旋部４２は、第２コイル末端２３から第２コイルサブ末端４５に向けて内巻きに巻回されている。

第２螺旋部４２は、第２コイルサブ末端４５を起点にすると、第２コイルサブ末端４５から第２コイル末端２３に向けて外巻きに巻回されている。このようにして、第２螺旋部４２は、第２コイルサブ末端４５および第２コイル末端２３の間の領域において、螺旋部２４の巻回軸方向Ｚまわりに連続的な螺旋状に引き回されている。
第２コイルサブ末端４５は、螺旋部２４の巻回軸方向Ｚに接続部４３と対向する領域に形成されている。つまり、接続部４３は、第１コイルサブ末端４４および第２コイルサブ末端４５の間の領域に介在している。

第２コイルサブ末端４５は、接続部４３を介して第１コイルサブ末端４４と電気的に接続されている。これにより、第２螺旋部４２は、接続部４３を介して第１螺旋部４１と電気的に接続されている。
図示はしないが、第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部は、第２螺旋部用樹脂層５４の表面側からこの順に積層されたチタンシード層および銅めっき層を含む積層構造をそれぞれ有していてもよい。第２螺旋部４２のチタンシード層は、接続部４３のチタンシード層および銅めっき層に接続されていてもよい。

この形態では、第１コイル末端２２の第１底面延部２７および第１側面延部２９が、第１螺旋部用樹脂層５２、接続部用樹脂層５３および第２螺旋部用樹脂層５４に亘って形成された例を示した。
しかし、第１コイル末端２２の第１底面延部２７は、第１螺旋部用樹脂層５２、接続部用樹脂層５３および第２螺旋部用樹脂層５４のうちの少なくも一層に形成されていてもよい。同様に、第１コイル末端２２の第１側面延部２９は、第１螺旋部用樹脂層５２、接続部用樹脂層５３および第２螺旋部用樹脂層５４のうちの少なくも一層に形成されていてもよい。

また、この形態では、第２コイル末端２３の第２底面延部３３および第２側面延部３５が、第１螺旋部用樹脂層５２、接続部用樹脂層５３および第２螺旋部用樹脂層５４に亘って形成された例を示した。
しかし、第１コイル末端２２の第２底面延部３３は、第１螺旋部用樹脂層５２、接続部用樹脂層５３および第２螺旋部用樹脂層５４のうちの少なくも一層に形成されていてもよい。同様に、第２コイル末端２３の第２側面延部３５は、第１螺旋部用樹脂層５２、接続部用樹脂層５３および第２螺旋部用樹脂層５４のうちの少なくも一層に形成されていてもよい。

図１５は、図１に示すチップインダクタ１のＱ値（Quality Factor）をシミュレーションにより求めたグラフである。図１５において、縦軸は、Ｑ値であり、横軸は、周波数ｆ［Ｈｚ］である。
ここでは、封止体２の幅Ｗ１は０．４ｍｍ程度である。また、封止体２の幅Ｗ２は０．１７５ｍｍ程度である。また、封止体２の幅Ｗ３は０．３ｍｍ程度である。また、コイル導体２１のインダクタンス成分Ｌは、３．０ｎＨ程度である。

図１５には、曲線Ａが示されている。曲線Ａは、コイル導体２１を流れる電流の周波数ｆを０Ｈｚから１０ＧＨｚまで増加させた場合のチップインダクタ１のＱ値を表している。
曲線Ａを参照して、チップインダクタ１のＱ値は、低周波域から高周波域に向けて単調に増加していることがわかる。より具体的には、周波数ｆが１ＧＨｚ以上のときのＱ値は、２５以上である。また、周波数ｆが２ＧＨｚ以上のときのＱ値は、４０以上である。また、周波数ｆが３ＧＨｚ以上のときのＱ値は、６０以上である。

この形態に係るチップインダクタ１は、高周波域でのＱ値の減衰が小さいことから、高周波用インダクタンスとして優れた特性を有していることが分かった。
以上のように、この形態に係るチップインダクタ１によれば、コイル導体２１が、第１コイル末端２２および第２コイル末端２３から実装面３の法線方向Ｙに沿って螺旋状に引き回された螺旋部２４を含む。コイル導体２１の巻き数や断面積を大きくする場合、封止体２の実装面３の法線方向Ｙに沿って３次元的にコイル導体２１を大型化できる。

これにより、封止体２の実装面３に沿って２次元的にコイル導体２１が大型化するのを抑制できる。よって、実装基板等の接続対象物の表面に対する封止体２の専有面積が２次元的に増加するのを抑制できる。その結果、実装基板等の接続対象物に対する専有面積の増加を抑制でき、かつ、Ｑ値を向上できるチップインダクタ１を提供できる。
また、この形態に係るチップインダクタ１によれば、第１外部端子６は、第１底面端子１０および第１側面端子１１を含み、第２外部端子７は、第２底面端子１２および第２側面端子１３を含む。

実装基板等の接続対象物に実装した場合には、封止体２の実装面３側、第１接続面５ａ側および第２接続面５ｂ側からチップインダクタ１を固定できる。これにより、実装基板等の接続対象物に対するチップインダクタ１の接続強度を向上できる。
図１６Ａ〜図１６Ｋは、図１に示すチップインダクタ１の製造方法を説明するための図である。チップインダクタ１の製造工程では、複数のチップインダクタ１が同時に製造されるが、図１６Ａ〜図１６Ｋでは、説明の便宜上、４つのチップインダクタ１が形成される領域のみが示されている。

まず、図１６Ａを参照して、ベース部材７１が準備される。ベース部材７１は、チップインダクタ１の製造用の土台として使用されるものであり、製造途中で除去される。チップインダクタ１の製造途中で除去可能な材料であれば、あらゆる材料が、ベース部材７１の材料として使用され得る。
ベース部材７１は、半導体ウエハ、金属基板、樹脂製テープ等であってもよい。シリコン基板や窒化物半導体基板等が、半導体ウエハとして例示され得る。銅基板やステンレス基板等が、金属基板として例示され得る。ここでは、ベース部材７１がシリコン基板（半導体ウエハ）からなる例について説明する。

次に、図１６Ｂを参照して、第１ベース樹脂層５１となるフィルム状の第１フォトレジスト層７２がベース部材７１に貼付される。第１フォトレジスト層７２は、この形態では、エポキシ樹脂を含むネガティブタイプのフォトレジスト層である。第１フォトレジスト層７２の厚さは、たとえば４５μｍである。
次に、第１フォトレジスト層７２に対して、チップインダクタ１を形成するためのチップ形成領域７３が複数設定される。また、第１フォトレジスト層７２に対して、複数のチップ形成領域７３の間の領域を区画する境界領域７４が設定される。

複数のチップ形成領域７３は、任意の第１方向Ｕ１、および、第１方向Ｕ１に交差（直交）する第２方向Ｕ２に沿って間隔を空けて設定されてもよい。ここでは、平面視において、複数のチップ形成領域７３が第１フォトレジスト層７２に行列状に設定され、境界領域７４が第１フォトレジスト層７２に格子状に設定された例について説明する。
次に、第１フォトレジスト層７２において複数のチップ形成領域７３が設定された領域が選択的に露光される。次に、第１フォトレジスト層７２が、現像液への浸漬を経て、現像される。これにより、チップ形成領域７３を画定する複数の第１ベース樹脂層５１が、ベース部材７１の上に形成される。

次に、図１６Ｃを参照して、第１螺旋部用樹脂層５２となるフィルム状の第２フォトレジスト層７５（第１絶縁体層）がベース部材７１に貼付される。第２フォトレジスト層７５は、複数の第１ベース樹脂層５１を被覆する。第２フォトレジスト層７５は、この形態では、エポキシ樹脂を含むネガティブタイプのフォトレジスト層である。第２フォトレジスト層７５の厚さは、たとえば２０μｍである。

次に、第２フォトレジスト層７５において第１ベース樹脂層５１の上に位置する領域が選択的に露光される。この工程では、第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部に対応するパターンで第２フォトレジスト層７５が露光される。
次に、第２フォトレジスト層７５が、現像液への浸漬を経て、現像される。これにより、複数の第１ベース樹脂層５１の上に、第１螺旋部用樹脂層５２がそれぞれ形成される。また、これにより、各第１螺旋部用樹脂層５２に、第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部に対応するパターンの開口７６が形成される。

次に、図１６Ｄを参照して、第１螺旋部用樹脂層５２の表面を被覆するチタンシード層（図示せず）および銅シード層（図示せず）がこの順に形成される。チタンシード層および銅シード層は、スパッタ法によってそれぞれ形成されてもよい。チタンシード層および銅シード層は、一方表面および他方表面が、第１螺旋部用樹脂層５２の表面および開口７６の内壁に沿うように形成される。

次に、たとえば電解めっき法によって、銅シード層の上に銅めっき層が形成される。銅めっき層は、開口７６を埋めて第１螺旋部用樹脂層５２の表面を被覆するように形成される。
次に、第１螺旋部用樹脂層５２の表面の上に形成されたチタンシード層、銅シード層および銅めっき層の不要な部分が除去される。これにより、第１螺旋部４１、第１コイル末端２２の一部および第２コイル末端２３の一部が、第１螺旋部用樹脂層５２の開口７６に埋め込まれる。

次に、図１６Ｅを参照して、接続部用樹脂層５３となるフィルム状の第３フォトレジスト層７７（第２絶縁体層）がベース部材７１に貼付される。第３フォトレジスト層７７は、複数の第１螺旋部用樹脂層５２を被覆する。第３フォトレジスト層７７は、この形態では、エポキシ樹脂を含むネガティブタイプのフォトレジスト層である。第３フォトレジスト層７７の厚さは、たとえば４０μｍである。

次に、第３フォトレジスト層７７において第１螺旋部用樹脂層５２の上に位置する領域が選択的に露光される。この工程では、接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部に対応するパターンで第３フォトレジスト層７７が露光される。
次に、第３フォトレジスト層７７が、現像液への浸漬を経て、現像される。これにより、複数の第１螺旋部用樹脂層５２の上に、接続部用樹脂層５３がそれぞれ形成される。また、各接続部用樹脂層５３に、接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部に対応するパターンの開口７８が形成される。

次に、図１６Ｆを参照して、接続部用樹脂層５３の表面を被覆するチタンシード層（図示せず）および銅シード層（図示せず）がこの順に形成される。チタンシード層および銅シード層は、スパッタ法によってそれぞれ形成されてもよい。チタンシード層および銅シード層は、一方表面および他方表面が、接続部用樹脂層５３の表面および開口７８の内壁に沿うように形成される。

次に、たとえば電解めっき法によって、銅シード層の上に銅めっき層が形成される。銅めっき層は、開口７８を埋めて接続部用樹脂層５３の表面を被覆するように形成される。
次に、接続部用樹脂層５３の表面の上に形成されたチタンシード層、銅シード層および銅めっき層の不要な部分が除去される。これにより、接続部４３、第１コイル末端２２の一部および第２コイル末端２３の一部が、接続部用樹脂層５３の開口７８に埋め込まれる。

次に、図１６Ｇを参照して、第２螺旋部用樹脂層５４となるフィルム状の第４フォトレジスト層７９（第３絶縁体層）がベース部材７１に貼付される。第４フォトレジスト層７９は、複数の接続部用樹脂層５３を被覆する。第４フォトレジスト層７９は、この形態では、エポキシ樹脂を含むネガティブタイプのフォトレジスト層である。第４フォトレジスト層７９の厚さは、たとえば２０μｍである。

次に、第４フォトレジスト層７９において接続部用樹脂層５３の上に位置する領域が選択的に露光される。この工程では、第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部に対応するパターンで第４フォトレジスト層７９が露光される。
次に、第４フォトレジスト層７９が、現像液への浸漬を経て、現像される。これにより、複数の接続部用樹脂層５３の上に、第２螺旋部用樹脂層５４がそれぞれ形成される。また、これにより、各第２螺旋部用樹脂層５４に、第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部に対応するパターンの開口８０が形成される。

次に、図１６Ｈを参照して、第２螺旋部用樹脂層５４の表面を被覆するチタンシード層（図示せず）および銅シード層（図示せず）がこの順に形成される。チタンシード層および銅シード層は、スパッタ法によってそれぞれ形成されてもよい。チタンシード層および銅シード層は、一方表面および他方表面が、第２螺旋部用樹脂層５４の表面および第２螺旋部用樹脂層５４の開口８０の内壁に沿うように形成される。

次に、たとえば電解めっき法によって、銅シード層の上に銅めっき層が形成される。銅めっき層は、開口８０を埋めて第２螺旋部用樹脂層５４の表面を被覆するように形成される。
次に、第２螺旋部用樹脂層５４の表面の上に形成されたチタンシード層、銅シード層および銅めっき層の不要な部分が除去される。これにより、第２螺旋部用樹脂層５４の開口８０に、第２螺旋部４２、第１コイル末端２２の一部および第２コイル末端２３の一部が埋め込まれる。

次に、図１６Ｉを参照して、第２ベース樹脂層５５となるフィルム状の第５フォトレジスト層８１がベース部材７１に貼付される。第５フォトレジスト層８１は、複数の第２螺旋部用樹脂層５４を被覆する。第５フォトレジスト層８１は、この形態では、エポキシ樹脂を含むネガティブタイプのフォトレジスト層である。第５フォトレジスト層８１の厚さは、たとえば４０μｍである。

次に、第５フォトレジスト層８１において第２螺旋部用樹脂層５４の上に位置する領域が選択的に露光される。次に、第５フォトレジスト層８１が、現像液への浸漬を経て、現像される。これにより、複数の第２螺旋部用樹脂層５４の上に、第２ベース樹脂層５５がそれぞれ形成される。
このようにして、第１フォトレジスト層７２、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９および第５フォトレジスト層８１が積層されたフォトレジスト積層体からなる複数の封止体２が形成される。この封止体２の外面には、コイル導体２１の第１コイル末端２２および第２コイル末端２３が露出している。

次に、図１６Ｊを参照して、たとえば電解めっき法によって、各封止体２の第１コイル末端２２および第２コイル末端２３を起点にして、ニッケル層、パラジウム層、金層が順に形成される。これにより、第１外部端子６および第２外部端子７が、複数の封止体２の外面にそれぞれ形成される。
次に、図１６Ｋを参照して、ベース部材７１から複数の封止体２が分離される。ベース部材７１からチップインダクタ１を分離する工程は、ベース部材７１から複数の封止体２を剥離する工程を含んでいてもよい。また、ベース部材７１から複数の封止体２を分離する工程は、ベース部材７１を除去する工程を含んでいてもよい。

ベース部材７１を除去する工程は、たとえば研削によってベース部材７１を除去する工程であってもよい。ベース部材７１を除去する工程は、エッチング法によってベース部材７１を除去する工程であってもよい。ベース部材７１を除去する工程は、たとえば剥離によってベース部材７１を除去する工程であってもよい。以上の工程を経て、複数のチップインダクタ１が製造される。

図１７は、本発明の第２実施形態に係るチップインダクタ９１の斜視図である。チップインダクタ９１において、チップインダクタ１の構成に対応する構成については同一の参照符号を付して説明を省略する。
第１外部端子６は、この形態では、第１側面端子１１を含まず、第１底面端子１０だけを有している。同様に、第２外部端子７は、第２側面端子１３を含まず、第２底面端子１２だけを有している。

図示はしないが、第１コイル末端２２は、第１側面部分２６を含まず、第１底面部分２５だけを有している。同様に、第２コイル末端２３は、第２側面部分３２を含まず、第２底面部分３１だけを有している。
チップインダクタ９１は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。

以上、チップインダクタ９１によっても、チップインダクタ１に対して述べた効果と同様の効果を奏することができる。
チップインダクタ９１では、封止体２の第１接続面５ａ側および第２接続面５ｂ側に第１側面端子１１および第２側面端子１３が形成されていない。したがって、実装基板等の接続対象物に実装した場合には、チップインダクタ９１の側方に半田等の接合部材が濡れ拡がるのを抑制できる。

よって、半田等の濡れ拡がる領域の拡大を抑制できる分だけ、チップインダクタ９１に対して他の電子部品を近接配置できる。その結果、実装基板等の接続対象物の高密実装化に寄与できるチップインダクタ９１を提供できる。
図１８は、本発明の第３実施形態に係るチップインダクタ９２の斜視図である。チップインダクタ９２において、チップインダクタ１の構成に対応する構成については同一の参照符号を付して説明を省略する。

この形態では、第１外部端子６は、第１底面端子１０および第１側面端子１１に加えて、第１角部８を被覆する第１角部端子９３を含む。第１角部端子９３は、第１底面端子１０および第１側面端子１１と一体的に形成されている。
同様に、第２外部端子７は、第２底面端子１２および第２側面端子１３に加えて、第２角部９を被覆する第２角部端子９４を含む。第２角部端子９４は、第２底面端子１２および第２側面端子１３と一体的に形成されている。

チップインダクタ９２は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。
以上、この形態に係るチップインダクタ９２によっても、チップインダクタ９１に対して述べた効果と同様の効果を奏することができる。

図１９は、本発明の第４実施形態に係るチップインダクタ９５の斜視図である。チップインダクタ９５において、チップインダクタ１の構成に対応する構成については同一の参照符号を付して説明を省略する。
チップインダクタ９５は、第１外部端子６および第２外部端子７に代えて、第１コイル末端２２が第１外部端子６として形成され、かつ、第２コイル末端２３が第２外部端子７として形成されている。

より具体的には、第１コイル末端２２では、第１底面部分２５および第１側面部分２６が、第１外部端子６として形成されている。同様に、第２コイル末端２３では、第２底面部分３１および第２側面部分３２が、第２外部端子７として形成されている。
チップインダクタ９５は、前述の図１６Ｊの工程において第１外部端子６および第２外部端子７を形成する工程を省くことにより製造できる。

以上、チップインダクタ９５によっても、チップインダクタ１に対して述べた効果と同様の効果を奏することができる。
チップインダクタ９５において、第１側面部分２６を有さず、第１底面部分２５だけを含む第１コイル末端２２が採用されてもよい。同様に、第２側面部分３２を有さず、第２底面部分３１だけを含む第２コイル末端２３が採用されてもよい。

図２０は、本発明の第５実施形態に係るチップインダクタ９６の分解斜視図である。図２０では、第１外部端子６および第２外部端子７の図示を省略している。チップインダクタ９６において、チップインダクタ１の構成に対応する構成については同一の参照符号を付して説明を省略する。
チップインダクタ９６では、第１螺旋部４１の第１コイルサブ末端４４および第２螺旋部４２の第２コイルサブ末端４５が、螺旋部２４の巻回軸方向Ｚに互いに対向しない領域に形成されている。接続部４３は、この形態では、第１接続部９７、第２接続部９８、ならびに、第１接続部９７および第２接続部９８の間の領域を延びる延部９９を含む。

接続部４３の第１接続部９７は、螺旋部２４の巻回軸方向Ｚに第１螺旋部４１の第１コイルサブ末端４４と対向している。接続部４３の第１接続部９７は、第１螺旋部４１の第１コイルサブ末端４４と電気的に接続されている。
接続部４３の第２接続部９８は、螺旋部２４の巻回軸方向Ｚに第２螺旋部４２の第２コイルサブ末端４５と対向している。接続部４３の第２接続部９８は、第２螺旋部４２の第２コイルサブ末端４５と電気的に接続されている。

接続部４３の延部９９は、第１接続部９７から第２接続部９８に向けてライン状に引き回されている。接続部４３の延部９９は、この形態では、第１接続部９７および第２接続部９８の間の領域を螺旋部２４の巻回方向に沿って延びている。これにより、第１螺旋部４１および第２螺旋部４２が連続的に巻回方向に巻回されている。
チップインダクタ９６は、前述の図１６Ｅの工程において第３フォトレジスト層７７の露光パターンを変更することにより製造できる。

以上、チップインダクタ９６によっても、チップインダクタ１に対して述べた効果と同様の効果を奏することができる。チップインダクタ９６のような構造は、前述の第２〜第４実施形態にも適用可能である。
図２１は、本発明の第６実施形態に係るチップインダクタ１００の第１螺旋部用樹脂層５２の平面図である。図２２は、図２１に示すチップインダクタ１００の第２螺旋部用樹脂層５４の平面図である。チップインダクタ１００において、チップインダクタ１の構成に対応する構成については同一の参照符号を付して説明を省略する。

図２１を参照して、第１螺旋部４１の第１引き出し部６１は、この形態では、第１延部１０１および第２延部１０２を有している。第１引き出し部６１の第１延部１０１は、実装面３に沿って第１コイル末端２２から第２コイル末端２３側に向けて延びている。
第１引き出し部６１の第１延部１０１は、第１コイル末端２２に接続された一端部および第２コイル末端２３側に位置する他端部を有している。第１引き出し部６１の第２延部１０２は、第１延部１０１の他端部から実装面３の法線方向Ｙに沿って延びている。

図２２を参照して、第２螺旋部４２の第２引き出し部６２は、この形態では、第３延部１０３および第４延部１０４を有している。第２引き出し部６２の第３延部１０３は、実装面３に沿って第２コイル末端２３から第１コイル末端２２側に向けて延びている。
第２引き出し部６２の第３延部１０３は、第２コイル末端２３に接続された一端部および第１コイル末端２２側に位置する他端部を有している。第２引き出し部６２の第４延部１０４は、第３延部１０３の他端部から実装面３の法線方向Ｙに沿って延びている。

チップインダクタ１００は、前述の図１６Ｃの工程において第２フォトレジスト層７５の露光パターンを変更し、かつ、図１６Ｇの工程において第４フォトレジスト層７９の露光パターンを変更することにより製造できる。
以上、チップインダクタ１００によっても、チップインダクタ１に対して述べた効果と同様の効果を奏することができる。チップインダクタ１００のような構造は、前述の第２〜第５実施形態にも適用可能である。

以上、本発明の第１実施形態〜第６実施形態について説明したが、本発明は、第１実施形態〜第６実施形態以外の形態で実施することもできる。
前述の各実施形態では、第１フォトレジスト層７２、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９および第５フォトレジスト層８１（ここでは、単に「複数の樹脂層」という。）が、ネガティブタイプのフォトレジスト層である例について説明した。

しかし、複数の樹脂層は、ポジティブタイプのフォトレジスト層であってもよい。むろん、複数の樹脂層のうちの少なくとも１つがポジティブタイプのフォトレジスト層であり、残りがネガティブタイプのフォトレジスト層であってもよい。
前述の各実施形態では、複数の樹脂層が、チップ形成領域７３の形状にパターニングされた例について説明した。しかし、複数の樹脂層は、チップ形成領域７３の形状にパターニングされずに、そのまま積層されてもよい。

この場合、複数の樹脂層の積層体の内部において、複数のチップ形成領域７３に対応する領域にコイル導体２１をそれぞれ作り込んだ後、ダイシングブレードによって積層体から複数のチップインダクタ１の個片を切り出してもよい。
前述の各実施形態では、複数の樹脂層がフィルム状のフォトレジスト層である例について説明した。しかし、複数の樹脂層は、たとえば液状の樹脂を硬化させたフォトレジスト層を含んでいてもよい。この場合、たとえばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法による平坦化処理が、複数の樹脂層の各表面に施されていてもよい。

また、前述の各実施形態において、複数の樹脂層に代えて、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によって複数の絶縁体層が形成されてもよい。この場合、複数の絶縁体層の各パターニングは、マスクを介するエッチング法により行われてもよい。また、この場合、たとえばＣＭＰ法による平坦化処理が、各絶縁体層の表面に施されていてもよい。

前述の各実施形態において、コイル導体２１の螺旋部２４は、ｎ（ｎは２以上の自然数）層からなる複数の螺旋部を有していてもよい。つまり、複数の螺旋部は、第１螺旋部４１、第２螺旋部４２、第３螺旋部、・・・第ｎ螺旋部を含んでいてもよい。また、コイル導体２１の螺旋部２４は、第（ｎ−１）螺旋部および第ｎ螺旋部の間において、第（ｎ−１）螺旋部および第ｎ螺旋部を接続する第（ｎ−１）接続部を有していてもよい。

この場合、封止体２は、第ｎ螺旋部の積層数に応じて、第ｎ螺旋部用の第ｎ螺旋部用樹脂層を有していてもよい。さらに、封止体２は、第（ｎ−１）螺旋部用樹脂層および第ｎ螺旋部用樹脂層の間において、第（ｎ−１）接続部用の第（ｎ−１）接続部用樹脂層を有していてもよい。
前述の各実施形態において、第１外部端子６が、第１底面端子１０を含まず、第１側面端子１１だけを有している構造が採用されてもよい。この場合、第１コイル末端２２は、第１底面部分２５を含まず、第１側面部分２６だけを有している。

このような構造の第１外部端子６は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。
前述の各実施形態において、第２外部端子７が、第２底面端子１２を含まず、第２側面端子１３だけを有している構造が採用されてもよい。この場合、第２コイル末端２３は、第２底面部分３１を含まず、第２側面部分３２だけを有している。

このような構造の第２外部端子７は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。
図２３は、図１に示すチップインダクタ１の底面図であって、第１コイル末端２２および第２コイル末端２３の第１変形例を説明するための図である。図２３において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

本変形例のように、実装面３から露出する複数の第１底面凸部２８は、平面視千鳥状に形成されていてもよい。つまり、接続部用樹脂層５３に形成された複数の第１底面凸部２８は、第１螺旋部用樹脂層５２に形成された複数の第１底面凸部２８に対して第１コイル末端２２および第２コイル末端２３の対向方向Ｘにずれていてもよい。
同様に、実装面３から露出する複数の第２底面凸部３４は、平面視千鳥状に形成されていてもよい。つまり、接続部用樹脂層５３に形成された複数の第２底面凸部３４は、第１螺旋部用樹脂層５２に形成された複数の第２底面凸部３４に対して第１コイル末端２２および第２コイル末端２３の対向方向Ｘにずれていてもよい。

複数の第１底面凸部２８と同様に、複数の第１側面凸部３０も、側面視千鳥状に形成されていてもよい。複数の第２底面凸部３４と同様に、複数の第２側面凸部３６も、側面視千鳥状に形成されていてもよい。
このような構造の第１コイル末端２２および第２コイル末端２３は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。

このような構造の第１コイル末端２２および第２コイル末端２３が形成されていてもよい。本変形例に係る第１コイル末端２２および第２コイル末端２３は、第２実施形態〜第６実施形態にも適用可能である。
図２４は、図１に示すチップインダクタ１の底面図であって、第１コイル末端２２および第２コイル末端２３の第２変形例を説明するための図である。図２４において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

本変形例のように、第１コイル末端２２の第１底面部分２５は、複数の第１底面凸部２８に代えて１つの幅広の第１底面凸部２８を含んでいてもよい。同様に、第２コイル末端２３の第２底面部分３１は、複数の第２底面凸部３４に代えて１つの幅広の第２底面凸部３４を含んでいてもよい。
第１底面部分２５と同様に、第１コイル末端２２の第１側面部分２６は、複数の第１側面凸部３０に代えて１つの幅広の第１側面凸部３０を含んでいてもよい。また、第２底面部分３１と同様に、第２コイル末端２３の第２側面部分３２は、複数の第２側面凸部３６に代えて１つの幅広の第２側面凸部３６を含んでいてもよい。

このような構造の第１コイル末端２２および第２コイル末端２３は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。
このような構造の第１コイル末端２２および第２コイル末端２３が形成されていてもよい。本変形例に係る第１コイル末端２２および第２コイル末端２３は、第２実施形態〜第６実施形態にも適用可能である。

図２５は、図１に示すチップインダクタ１の底面図であって、第１コイル末端２２および第２コイル末端２３の第３変形例を説明するための図である。図２５において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
本変形例のように、第１コイル末端２２において、接続部用樹脂層５３だけに幅広の第１底面凸部２８が形成されていてもよい。同様に、第２コイル末端２３において、接続部用樹脂層５３だけに幅広の第２底面凸部３４が形成されていてもよい。

むろん、第１コイル末端２２において、接続部用樹脂層５３に代えてまたはこれに加えて、第１螺旋部用樹脂層５２に幅広の第１底面凸部２８が形成されていてもよい。また、第１コイル末端２２において、接続部用樹脂層５３に代えてまたはこれに加えて、第２螺旋部用樹脂層５４に幅広の第１底面凸部２８が形成されていてもよい。
また、第１コイル末端２２において、接続部用樹脂層５３に複数の第１底面凸部２８が形成されている一方で、第１螺旋部用樹脂層５２および第２螺旋部用樹脂層５４に幅広の第１底面凸部２８が形成されていてもよい。

同様に、第２コイル末端２３において、接続部用樹脂層５３に代えてまたはこれに加えて、第１螺旋部用樹脂層５２に幅広の第２底面凸部３４が形成されていてもよい。また、第２コイル末端２３において、接続部用樹脂層５３に代えてまたはこれに加えて、第２螺旋部用樹脂層５４に幅広の第２底面凸部３４が形成されていてもよい。
また、第２コイル末端２３において、接続部用樹脂層５３に複数の第２底面凸部３４が形成されている一方で、第１螺旋部用樹脂層５２および第２螺旋部用樹脂層５４に幅広の第２底面凸部３４が形成されていてもよい。

図２６は、図１に示すチップインダクタ１の斜視図であって、第１コイル末端２２および第２コイル末端２３の第４変形例を説明するための図である。図２６では、第１外部端子６および第２外部端子７の図示を省略している。図２６において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
本変形例では、第１コイル末端２２の第１底面部分２５は、複数の第１底面凸部２８に代えて１つの幅広の第１底面凸部２８を含む。同様に、第２コイル末端２３の第２底面部分３１は、複数の第２底面凸部３４に代えて１つの幅広の第２底面凸部３４を含む。本変形例のように、第１コイル末端２２において、第１底面凸部２８および第１側面凸部３０は、一体的に形成されていてもよい。

本変形例では、第１コイル末端２２の第１側面部分２６は、複数の第１側面凸部３０に代えて１つの幅広の第１側面凸部３０を含む。同様に、第２コイル末端２３の第２側面部分３２は、複数の第２側面凸部３６に代えて１つの幅広の第２側面凸部３６を含む。本変形例のように、第２コイル末端２３において、第２底面凸部３４および第２側面凸部３６は、一体的に形成されていてもよい。

このような構造の第１コイル末端２２および第２コイル末端２３が形成されていてもよい。本変形例に係る第１コイル末端２２および第２コイル末端２３は、第２実施形態〜第６実施形態にも適用可能である。
図２７は、第１変形例に係るチップインダクタ１１１を説明するための図である。図２７において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

本変形例に係るチップインダクタ１１１は、螺旋部２４が形成されたインダクタ形成領域１１２に加えて、キャパシタ部１１３が形成されたキャパシタ形成領域１１４を含む。本変形例に係るチップインダクタ１１１では、キャパシタ形成領域１１４およびインダクタ形成領域１１２が、実装面３の法線方向Ｙに互いに積層配置されている。
キャパシタ形成領域１１４は、本変形例では、実装面３およびインダクタ形成領域１１２の間の領域に形成されている。キャパシタ形成領域１１４は、非実装面４およびインダクタ形成領域１１２の間の領域に形成されていてもよい。

キャパシタ部１１３は、誘電体１１５を挟んで互いに対向する第１導体１１６および第２導体１１７を含む。誘電体１１５は、封止体２の一部（複数の樹脂層）を利用して形成されていてもよい。誘電体１１５は、封止体２とは異なる絶縁体によって形成されていてもよい。
第１導体１１６は、第１螺旋部４１の巻回軸方向Ｚに沿って延びる板状に形成されていてもよい。第１導体１１６は、コイル導体２１（螺旋部２４）と同一材料によって形成されていてもよい。第１導体１１６は、コイル導体２１（螺旋部２４）とは異なる導電体によって形成されていてもよい。

第２導体１１７は、第１螺旋部４１の巻回軸方向Ｚに沿って延びる板状に形成されていてもよい。第２導体１１７は、コイル導体２１（螺旋部２４）と同一材料によって形成されていてもよい。第２導体１１７は、コイル導体２１（螺旋部２４）とは異なる導電体によって形成されていてもよい。
キャパシタ部１１３は、コイル導体２１に対して並列に接続されていてもよい。つまり、第１導体１１６は、第１配線１１８を介して第１コイル末端２２に電気的に接続されていてもよい。また、第２導体１１７は、第２配線１１９を介して第２コイル末端２３に電気的に接続されていてもよい。

キャパシタ部１１３は、コイル導体２１に対して直列に接続されていてもよい。つまり、キャパシタ部１１３は、第１外部端子６およびコイル導体２１の間、および／または、第２外部端子７およびコイル導体２１の間に介装されてもよい。
チップインダクタ１１１は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更することにより製造できる。

以上、本変形例に係るチップインダクタ１１１によっても前述の第１実施形態において述べた効果と同様の効果を奏することができる。キャパシタ部１１３が形成された構造は、第２実施形態〜第６実施形態にも適用可能である。
図２８は、第２変形例に係るチップインダクタ１２１を説明するための図である。図２８において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。

本変形例に係るチップインダクタ１２１は、螺旋部２４が形成されたインダクタ形成領域１１２に加えて、抵抗部１２２が形成された抵抗形成領域１２３を含む。本変形例に係るチップインダクタ１２１では、インダクタ形成領域１１２および抵抗形成領域１２３が、実装面３の法線方向Ｙに互いに積層配置されている。
抵抗形成領域１２３は、本変形例では、実装面３および抵抗形成領域１２３の間の領域に形成されている。抵抗形成領域１２３は、非実装面４および抵抗形成領域１２３の間の領域に形成されていてもよい。

抵抗部１２２は、コイル導体２１の抵抗率よりも高い抵抗率を有する導電体（たとえばチタンや窒化チタン等）を含む。抵抗部１２２は、コイル導体２１に対して並列に接続されていてもよい。つまり、抵抗部１２２は、第１コイル末端２２および第２コイル末端２３に電気的に接続されていてもよい。
抵抗部１２２は、コイル導体２１に対して直列に接続されていてもよい。つまり、抵抗部１２２は、第１外部端子６およびコイル導体２１の間、および／または、第２外部端子７およびコイル導体２１の間に介装されてもよい。

チップインダクタ１１１は、前述の図１６Ａ〜図１６Ｋの工程において、第２フォトレジスト層７５、第３フォトレジスト層７７、第４フォトレジスト層７９の各露光パターンを変更し、コイル導体２１の抵抗率よりも高い抵抗率を選択的に埋め込むことにより製造できる。
以上、変形例に係るチップインダクタ１２１によっても前述の第１実施形態において述べた効果と同様の効果を奏することができる。抵抗部１２２が形成された構造は、第２実施形態〜第６実施形態にも適用可能である。

図２７および図２８の構造が組み合わされて、キャパシタ部１１３および抵抗部１２２の両方を含む構造が、第２実施形態〜第６実施形態に適用されてもよい。むろん、実装面３の法線方向Ｙに沿って引き回されたキャパシタ部１１３だけを含むチップ部品（チップキャパシタ）も製造可能である。
また、実装面３の法線方向Ｙに沿って引き回された抵抗部１２２だけを含むチップ部品（チップ抵抗）も製造可能である。また、実装面３の法線方向Ｙに沿って引き回されたキャパシタ部１１３および抵抗部１２２だけを含むチップ部品も製造可能である。

図２９は、本発明の第７実施形態に係るチップキャパシタ３０１の斜視図である。
チップキャパシタ３０１は、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称されるチップ部品である。
図２９を参照して、チップキャパシタ３０１は、直方体形状のチップ本体３０２を含む。チップ本体３０２は、第１主面３０３、第１主面３０３の反対側に位置する第２主面３０４、ならびに、第１主面３０３および第２主面３０４を接続する側面３０５を含む。第１主面３０３および第２主面３０４は、それらの法線方向から見た平面視（以下、単に「平面視」という。）において、長辺および短辺を有する長方形状に形成されている。

前述の「０６０３」、「０４０２」、「０３０１５」等は、チップ本体３０２の長辺の長さおよびチップ本体３０２の短辺の長さによって定義される。チップ本体３０２の厚さは、１００μｍ以上３００μｍ以下（たとえば１５０μｍ程度）であってもよい。
チップ本体３０２は、基板３０６を含む。基板３０６は、直方体形状に形成されている。基板３０６は、第１主面３０７、第１主面３０７の反対側に位置する第２主面３０８、ならびに、第１主面３０７および第２主面３０８を接続する側面３０９を含む。

第１主面３０７および第２主面３０８は、平面視において長辺および短辺を有する長方形状に形成されている。基板３０６の第２主面３０８は、チップ本体３０２の第２主面３０８を形成している。基板３０６の側面３０９は、チップ本体３０２の側面３０５の一部を形成している。
基板３０６は、０．５ＭΩ・ｃｍ以上１．５ＭΩ・ｃｍ以下（たとえば１．０ＭΩ・ｃｍ程度）の抵抗率を有する高抵抗基板であってもよい。基板３０６の厚さは、５０μｍ以上２５０μｍ以下（たとえば１００μｍ程度）であってもよい。

チップ本体３０２は、基板３０６の第１主面３０７の上に形成された表面絶縁膜３１０を含む。表面絶縁膜３１０は、基板３０６の第１主面３０７の全域を被覆している。表面絶縁膜３１０は、チップ本体３０２の側面３０５の一部を形成している。表面絶縁膜３１０は、酸化シリコンを含んでいてもよい。表面絶縁膜３１０の厚さは、たとえば０．１μｍ以上５μｍ以下である。

チップ本体３０２は、表面絶縁膜３１０の上に形成された絶縁層３１１を含む。絶縁層３１１は、直方体形状に形成されている。絶縁層３１１は、一方側の第１主面３１２、他方側の第２主面３１３、ならびに、第１主面３１２および第２主面３１３を接続する側面３１４を含む。第１主面３１２および第２主面３１３は、平面視において長辺および短辺を有する長方形状に形成されている。

絶縁層３１１の第１主面３１２は、チップ本体３０２の第１主面３０３を形成している。絶縁層３１１の第２主面３１３は、表面絶縁膜３１０に接続されている。絶縁層３１１の側面３１４は、チップ本体３０２の側面３０５の一部を形成している。
絶縁層３１１の側面３１４は、基板３０６の側面３０９から内方領域に間隔を空けて形成されている。絶縁層３１１の側面３１４および基板３０６の側面３０９の間の領域には、段部３１５が形成されている。段部３１５からは、表面絶縁膜３１０の周縁部が露出している。

絶縁層３１１の側面３１４および基板３０６の側面３０９は、ほぼ面一に形成されていてもよい。つまり、絶縁層３１１の側面３１４および基板３０６の側面３０９の間の領域に段部３１５が形成されていない構造を有するチップ本体３０２が採用されてもよい。
絶縁層３１１は、絶縁体からなる。絶縁体は、酸化シリコン、窒化シリコンまたはセラミックを含む無機系の絶縁体を含んでいてもよい。絶縁体は、ポリイミド樹脂やエポキシ樹脂等の封止樹脂を含む有機系の絶縁体を含んでいてもよい。

絶縁層３１１は、この形態では、樹脂層の単層構造からなる。樹脂層は、有機系の絶縁体としてのエポキシ樹脂を含む。エポキシ樹脂は、ネガティブタイプのフォトレジストでもある。絶縁層３１１は、この形態では、フォトレジスト層からなる。
絶縁層３１１の厚さは、表面絶縁膜３１０の厚さよりも大きい。絶縁層３１１の厚さは、この形態では、１０μｍ以上２００μｍ以下（たとえば５０μｍ程度）である。この厚さの絶縁層３１１によれば、絶縁層３１１の第１主面３１２および基板３０６の第１主面３０７の間の領域に形成される寄生容量を低減できる。

チップ本体３０２の第１主面３０３の上には、第１外部端子３１６および第２外部端子３１７が、チップ本体３０２の長手方向に沿って互いに間隔を空けて形成されている。
第１外部端子３１６は、チップ本体３０２の一端部側に形成されている。第１外部端子３１６は、平面視においてチップ本体３０２の短手方向に沿って延びる長方形状に形成されている。

第２外部端子３１７は、チップ本体３０２の他端部側に形成されている。第２外部端子３１７は、平面視においてチップ本体３０２の短手方向に沿って延びる長方形状に形成されている。
図３０は、図２９のチップキャパシタ３０１の内部構造を示す平面図である。図３１は、図３０のXXXI-XXXI線に沿う断面図である。図３２は、図３０のXXXII-XXXII線に沿う断面図である。図３３は、図３０のXXXIII-XXXIII線に沿う断面図である。図３０は、基板３０６の第１主面３０７よりも上の構造を取り除いた平面図でもある。

図３０〜図３３を参照して、基板３０６の第１主面３０７には、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５が埋め込まれている。
図３０〜図３２を参照して、第１パッド電極３２１は、基板３０６の第１主面３０７の一端部側に埋め込まれている。より具体的には、第１パッド電極３２１は、基板３０６の第１主面３０７において、第１パッド電極３２１に対応するパターンで形成された第１パッドトレンチ３２６に埋め込まれている。

第１パッド電極３２１は、第１外部端子３１６の直下の領域に形成されている。第１パッド電極３２１は、基板３０６の第１主面３０７の法線方向に、第１外部端子３１６と対向している。第１パッド電極３２１は、平面視において基板３０６の短手方向に沿って延びる長方形状に形成されている。
第１パッド電極３２１は、基板３０６側からこの順に積層された第１パッド電極層３２７および第２パッド電極層３２８を含む積層構造を有している。第１パッド電極３２１の第１パッド電極層３２７は、第１パッドトレンチ３２６の内壁面に沿って膜状に形成されている。

第１パッド電極３２１の第１パッド電極層３２７は、第１パッドトレンチ３２６の内部で凹状の空間を区画している。第１パッド電極３２１の第２パッド電極層３２８は、第１パッドトレンチ３２６の内部に区画された凹状の空間に埋め込まれている。
第１パッド電極３２１の第１パッド電極層３２７は、チタンシード層および銅シード層を含んでいてもよい。第１パッド電極３２１の第２パッド電極層３２８は、銅を主成分とするめっき層を含んでいてもよい。第１パッド電極３２１の第２パッド電極層３２８は、銅を主成分とするめっき層に代えて、埋め込み性に優れたタングステン層を含んでいてもよい。

銅を主成分とするめっき層とは、第１パッド電極３２１の第２パッド電極層３２８を構成する銅の質量比率（質量％）が、他の成分に対して最も高い金属のことをいう。銅を主成分とするめっき層は、純銅、アルミニウム−銅合金またはアルミニウム−シリコン−銅合金のうちの少なくとも一種を含んでいてもよい。
図３０〜図３２を参照して、第２パッド電極３２２は、第１パッド電極３２１から間隔を空けて基板３０６の第１主面３０７の他端部側に埋め込まれている。より具体的には、第２パッド電極３２２は、基板３０６の第１主面３０７において、第２パッド電極３２２に対応するパターンで形成された第２パッドトレンチ３２９に埋め込まれている。

第２パッド電極３２２は、第２外部端子３１７の直下の領域に形成されている。第２パッド電極３２２は、基板３０６の第１主面３０７の法線方向に、第２外部端子３１７と対向している。第２パッド電極３２２は、平面視において基板３０６の短手方向に沿って延びる長方形状に形成されている。
第２パッド電極３２２は、基板３０６の長手方向に沿って第１パッド電極３２１と対向している。以下では、第１パッド電極３２１および第２パッド電極３２２が対向する方向を、単に「対向方向ＸＸ」という。また、対向方向ＸＸに直交し、かつ、基板３０６の第１主面３０７の法線方向に直交する方向を、単に「直交方向ＹＹ」という。

第２パッド電極３２２は、基板３０６側からこの順に積層された第１パッド電極層３３０および第２パッド電極層３３１を含む積層構造を有している。第２パッド電極３２２の第１パッド電極層３３０は、第２パッドトレンチ３２９の内壁面に沿って膜状に形成されている。
第２パッド電極３２２の第１パッド電極層３３０は、第２パッドトレンチ３２９の内部で凹状の空間を区画している。第２パッド電極３２２の第２パッド電極層３３１は、第２パッドトレンチ３２９の内部に区画された凹状の空間に埋め込まれている。

第２パッド電極３２２の第１パッド電極層３３０は、第１パッド電極３２１の第１パッド電極層３２７と同一の材料種によって形成されていてもよい。第２パッド電極３２２の第１パッド電極層３３０の厚さは、第１パッド電極３２１の第１パッド電極層３２７の厚さとほぼ等しくてもよい。
第２パッド電極３２２の第２パッド電極層３３１は、第１パッド電極３２１の第２パッド電極層３２８と同一の材料種によって形成されていてもよい。第２パッド電極３２２の第２パッド電極層３３１の厚さは、第１パッド電極３２１の第２パッド電極層３２８の厚さとほぼ等しくてもよい。

図３０および図３１を参照して、第１キャパシタ電極３２３は、平面視において第１パッド電極３２１および第２パッド電極３２２の間の領域に埋め込まれている。より具体的には、第１キャパシタ電極３２３は、基板３０６の第１主面３０７において、第１キャパシタ電極３２３に対応するパターンで形成された第１キャパシタトレンチ３３２に埋め込まれている。

第１キャパシタ電極３２３は、対向方向ＸＸに沿って延びる帯状に形成されている。第１キャパシタ電極３２３は、この形態では、基板３０６の厚さ方向に沿って延びる矩形状に形成されている。第１キャパシタ電極３２３は、対向方向ＸＸに沿って延びる壁状に埋め込まれている。
第１キャパシタ電極３２３は、第１パッド電極３２１側に位置する一端部および第２パッド電極３２２側に位置する他端部を有している。第１キャパシタ電極３２３の一端部は、第１パッド電極３２１に接続されている。第１キャパシタ電極３２３の他端部は、第２パッド電極３２２に対して第１パッド電極３２１側に間隔を空けた位置に形成されている。

これにより、第１キャパシタ電極３２３は、第１パッド電極３２１から引き出されている。また、第１キャパシタ電極３２３は、第２パッド電極３２２から絶縁されている。
この形態では、複数の第１キャパシタ電極３２３が、直交方向ＹＹに沿って間隔を空けて形成されている。これにより、複数の第１キャパシタ電極３２３が対向方向ＸＸに沿って延びるストライプ状に形成されている。

第１キャパシタ電極３２３は、基板３０６側からこの順に積層された第１キャパシタ電極層３３３および第２キャパシタ電極層３３４を含む積層構造を有している。
第１キャパシタ電極３２３の第１キャパシタ電極層３３３は、第１キャパシタトレンチ３３２の内壁面に沿って膜状に形成されている。第１キャパシタ電極３２３の第１キャパシタ電極層３３３は、第１キャパシタトレンチ３３２の内部で凹状の空間を区画している。第１キャパシタ電極層３３３は、第１パッド電極３２１の第１パッド電極層３２７と一体的に形成されている。

第１キャパシタ電極層３３３の厚さは、第１パッド電極３２１の第１パッド電極層３２７の厚さとほぼ等しくてもよい。第１キャパシタ電極層３３３は、第１パッド電極３２１の第１パッド電極層３２７と同一の材料種によって形成されていてもよい。
第１キャパシタ電極３２３の第２キャパシタ電極層３３４は、第１キャパシタトレンチ３３２の内部に区画された凹状の空間に埋め込まれている。第２キャパシタ電極層３３４は、第１パッド電極３２１の第２パッド電極層３２８と一体的に形成されている。

第２キャパシタ電極層３３４の厚さは、第１パッド電極３２１の第２パッド電極層３２８の厚さとほぼ等しくてもよい。第２キャパシタ電極層３３４は、第１パッド電極３２１の第２パッド電極層３２８と同一の材料種によって形成されていてもよい。
図３０および図３２を参照して、第２キャパシタ電極３２４は、平面視において第１パッド電極３２１および第２パッド電極３２２の間の領域に埋め込まれている。より具体的には、第２キャパシタ電極３２４は、基板３０６の第１主面３０７において、第２キャパシタ電極３２４に対応するパターンで形成された第２キャパシタトレンチ３３５に埋め込まれている。

第２キャパシタ電極３２４は、対向方向ＸＸに沿って延びる帯状に形成されている。第２キャパシタ電極３２４は、この形態では、基板３０６の厚さ方向に沿って延びる矩形状に形成されている。第２キャパシタ電極３２４は、対向方向ＸＸに沿って延びる壁状に埋め込まれている。
第２キャパシタ電極３２４は、第１キャパシタ電極３２３から直交方向ＹＹに間隔を空けて形成されている。第２キャパシタ電極３２４は、直交方向ＹＹに沿って第１キャパシタ電極３２３と対向している。

第２キャパシタ電極３２４は、第２パッド電極３２２側に位置する一端部および第１パッド電極３２１側に位置する他端部を有している。第２キャパシタ電極３２４の一端部は、第２パッド電極３２２に接続されている。第２キャパシタ電極３２４の他端部は、第１パッド電極３２１に対して第２パッド電極３２２側に間隔を空けた位置に形成されている。

これにより、第２キャパシタ電極３２４は、第２パッド電極３２２から引き出されている。また、第２キャパシタ電極３２４は、第１パッド電極３２１から絶縁されている。
複数の第２キャパシタ電極３２４は、この形態では、対向方向ＸＸに直交する方向に沿って間隔を空けて形成されている。これにより、複数の第２キャパシタ電極３２４が対向方向ＸＸに沿って延びるストライプ状に形成されている。

複数の第１キャパシタ電極３２３および複数の第２キャパシタ電極３２４は、直交方向ＹＹに沿って交互に形成されている。複数の第１キャパシタ電極３２３および複数の第２キャパシタ電極３２４は、平面視において互いに噛合う櫛歯状に形成されている。
第２キャパシタ電極３２４は、基板３０６側からこの順に積層された第１電極層３３６および第２電極層３３７を含む積層構造を有している。第２キャパシタ電極３２４の第１電極層３３６は、第２キャパシタトレンチ３３５の内壁面に沿って膜状に形成されている。

第２キャパシタ電極３２４の第１電極層３３６は、第２キャパシタトレンチ３３５の内部で凹状の空間を区画している。第１電極層３３６は、第２パッド電極３２２の第１パッド電極層３３０と一体的に形成されている。
第１電極層３３６の厚さは、第２パッド電極３２２の第１パッド電極層３３０の厚さとほぼ等しくてもよい。第１電極層３３６は、第２パッド電極３２２の第１パッド電極層３３０と同一の材料種によって形成されていてもよい。

第２キャパシタ電極３２４の第２電極層３３７は、第２キャパシタトレンチ３３５の内部に区画された凹状の空間に埋め込まれている。第２電極層３３７は、第２パッド電極３２２の第２パッド電極層３３１と一体的に形成されている。
第２電極層３３７の厚さは、第２パッド電極３２２の第２パッド電極層３３１の厚さとほぼ等しくてもよい。第２電極層３３７は、第２パッド電極３２２の第２パッド電極層３３１と同一の材料種によって形成されていてもよい。

図３１〜図３３を参照して、第１パッドトレンチ３２６の内壁面、第２パッドトレンチ３２９の内壁面、第１キャパシタトレンチ３３２の内壁面および第２キャパシタトレンチ３３５の内壁面には、膜状の内壁絶縁膜３３８が形成されている。内壁絶縁膜３３８は、基板３０６の第１主面３０７を被覆する表面絶縁膜３１０と一体的に形成されている。
第１パッド電極３２１は、内壁絶縁膜３３８を介して第１パッドトレンチ３２６に埋め込まれている。第２パッド電極３２２は、内壁絶縁膜３３８を介して第２パッドトレンチ３２９に埋め込まれている。

第１キャパシタ電極３２３は、内壁絶縁膜３３８を介して第１キャパシタトレンチ３３２に埋め込まれている。第２キャパシタ電極３２４は、内壁絶縁膜３３８を介して第２キャパシタトレンチ３３５に埋め込まれている。
内壁絶縁膜３３８は、この形態では、基板３０６に対して酸化処理（たとえば熱酸化処理）を施すことによって形成した酸化膜を含む。図３３を参照して、この形態では、基板３０６において第１キャパシタ電極３２３および第２キャパシタ電極３２４の間の領域が完全に絶縁化（酸化）されている。

つまり、第１キャパシタトレンチ３３２側の内壁絶縁膜３３８および第２キャパシタトレンチ３３５側の内壁絶縁膜３３８は、基板３０６において第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５の間の領域で互いに重なり合っている。
これにより、誘電体３２５は、第１キャパシタ電極３２３および第２キャパシタ電極３２４の間の領域に形成された内壁絶縁膜３３８によって形成されている。また、第１キャパシタ電極３２３および第２キャパシタ電極３２４は、誘電体３２５だけを挟んで互いに対向している。

誘電体３２５を挟んで互いに対向する第１キャパシタ電極３２３および第２キャパシタ電極３２４により、１つのキャパシタ要素が形成されている。第１キャパシタ電極３２３および第２キャパシタ電極３２４の対向面積を調節することにより、および／または、キャパシタ要素の個数を調節することにより、チップキャパシタ３０１の容量値を任意の値に設定できる。

図３１および図３２を参照して、絶縁層３１１には、第１パッド開口３４１および第２パッド開口３４２が形成されている。
第１パッド開口３４１は、この形態では、第１パッド電極３２１の一部の領域を露出させている。第１パッド開口３４１は、第１パッド電極３２１のほぼ全域を露出させていてもよい。

第１パッド開口３４１の開口端は、この形態では、第１パッド開口３４１内に向かう凸湾曲状に形成されている。第１パッド開口３４１の開口端は、絶縁層３１１の第１主面３１２および第１パッド開口３４１の内壁を接続する部分である。
第２パッド開口３４２は、この形態では、第２パッド電極３２２の一部の領域を露出させている。第２パッド開口３４２は、第２パッド電極３２２のほぼ全域を露出させていてもよい。

第２パッド開口３４２の開口端は、この形態では、第２パッド開口３４２内に向かう凸湾曲状に形成されている。第２パッド開口３４２の開口端は、絶縁層３１１の第１主面３１２および第２パッド開口３４２の内壁を接続する部分である。
第１外部端子３１６は、第１パッド開口３４１内に形成されている。第１外部端子３１６は、絶縁層３１１の第１主面３１２から第１パッド開口３４１に入り込んでいる。第１外部端子３１６は、第１パッド開口３４１内において第１パッド電極３２１に直接接続された接続部３１６ａを含む。

第１外部端子３１６は、基板３０６の第１主面３０７側からこの順に積層された第１電極層３４３、第２電極層３４４および第３電極層３４５を含む積層構造を有している。
第１外部端子３１６の第１電極層３４３は、基板３０６の第１主面３０７側からこの順に積層されたチタンシード層および銅シード層を含んでいてもよい。第１外部端子３１６の第２電極層３４４は、銅めっき層を含んでいてもよい。第２電極層３４４により、第１外部端子３１６の本体が形成されている。

第１外部端子３１６の第３電極層３４５は、第１外部端子３１６の第２電極層３４４側からこの順に積層されたニッケル層３４６、パラジウム層３４７および金層３４８を含む積層構造を有していてもよい。第３電極層３４５を有さない第１外部端子３１６が採用されてもよい。
第２外部端子３１７は、第２パッド開口３４２内に形成されている。第２外部端子３１７は、絶縁層３１１の第１主面３１２から第２パッド開口３４２に入り込んでいる。第２外部端子３１７は、第２パッド開口３４２内において第２パッド電極３２２に直接接続された接続部３１７ａを含む。

第２外部端子３１７は、基板３０６の第１主面３０７側からこの順に積層された第１電極層３４９、第２電極層３５０および第３電極層３５１を含む積層構造を有している。
第２外部端子３１７の第１電極層３４９は、基板３０６の第１主面３０７側からこの順に積層されたチタンシード層および銅シード層を含んでいてもよい。第２外部端子３１７の第２電極層３５０は、銅めっき層を含んでいてもよい。第２電極層３５０により、第２外部端子３１７の本体が形成されている。

第２外部端子３１７の第３電極層３５１は、第２外部端子３１７の第２電極層３５０側からこの順に積層されたニッケル層３５２、パラジウム層３５３および金層３５４を含む積層構造を有していてもよい。第３電極層３５１を有さない第１外部端子３１６が採用されてもよい。
次に、図３０に加えて、図３４および図３５を参照して、第１パッドトレンチ３２６および第２パッドトレンチ３２９の構造について具体的に説明する。図３４は、図３０の領域XXXIVの拡大図である。図３５は、図３４のXXXV-XXXV線に沿う断面図である。図３４では、明瞭化のため、第１パッド電極３２１、第１キャパシタ電極３２３および第２キャパシタ電極３２４にクロスハッチングが付されている。

第２パッドトレンチ３２９は、第１パッドトレンチ３２６と同様の構造を有している。ここでは、第１パッドトレンチ３２６側の構造についてのみ説明する。第２パッドトレンチ３２９側の構造については、図３０において第１パッドトレンチ３２６側の構造と対応する部分に同一の参照符号を付して説明を省略する。
図３４を参照して、第１パッドトレンチ３２６には、柱状部３６１が形成されている。この形態では、複数の柱状部３６１が第１パッドトレンチ３２６に形成されている。複数の柱状部３６１は、平面視において対向方向ＸＸおよび直交方向ＹＹに沿って間隔を空けて行列状に形成されている。

複数の柱状部３６１は、第１パッドトレンチ３２６の側壁から内側の領域に間隔を空けて形成されていてもよい。複数の柱状部３６１のうちの少なくとも１つが、第１パッドトレンチ３２６の側壁と一体的に形成されていてもよい。また、複数の柱状部３６１のうちの少なくとも２つが、互いに一体的に形成されていてもよい。
各柱状部３６１は、この形態では、四角柱状に形成されている。各柱状部３６１は、三角柱状、六角柱状等の四角柱状以外の多角柱状に形成されていてもよい。また、各柱状部３６１は、円柱状や楕円柱状に形成されていてもよい。

図３５を参照して、各柱状部３６１は、基板３０６の一部からなる。各柱状部３６１は、第１パッドトレンチ３２６の底壁からトレンチ開口に向けて立設されている。各柱状部３６１の壁面は、前述の内壁絶縁膜３３８によって被覆されている。各柱状部３６１は、内壁絶縁膜３３８によって、その全域が絶縁化（酸化）されていてもよい。
この形態では、第１パッドトレンチ３２６、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５は、ほぼ等しい深さＤ３０１を有している。第１パッドトレンチ３２６は、対向方向ＸＸに沿う幅Ｗ３０１を有している。第１キャパシタトレンチ３３２は、直交方向ＹＹに沿う幅Ｗ３０２を有している。第２キャパシタトレンチ３３５は、直交方向ＹＹに沿う幅Ｗ３０３を有している。

対向方向ＸＸに沿って互いに隣り合う一対の柱状部３６１は、対向方向ＸＸに沿って幅Ｗ３０４だけ間隔を空けて形成されている。直交方向ＹＹに沿って互いに隣り合う一対の柱状部３６１は、直交方向ＹＹに沿って幅Ｗ３０５だけ間隔を空けて形成されている。また、各柱状部３６１は、第１パッドトレンチ３２６の内壁から、幅Ｗ３０６だけ間隔を空けて形成されている。

第１パッドトレンチ３２６のアスペクト比Ｄ３０１／Ｗ３０１は、第１キャパシタトレンチ３３２のアスペクト比Ｄ３０１／Ｗ３０２よりも小さい（比Ｄ３０１／Ｗ３０１＜比Ｄ３０１／Ｗ３０２）。
第１パッドトレンチ３２６のアスペクト比Ｄ３０１／Ｗ３０１は、第２キャパシタトレンチ３３５のアスペクト比Ｄ３０１／Ｗ３０３よりも小さい（比Ｄ３０１／Ｗ３０１＜比Ｄ３０１／Ｗ３０３）。

第１パッドトレンチ３２６のアスペクト比Ｄ３０１／Ｗ３０１は、対向方向ＸＸに沿って互いに隣り合う一対の柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０４よりも小さい（比Ｄ３０１／Ｗ３０１＜比Ｄ３０１／Ｗ３０４）。
第１パッドトレンチ３２６のアスペクト比Ｄ３０１／Ｗ３０１は、直交方向ＹＹに沿って互いに隣り合う一対の柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０５よりも小さい（比Ｄ３０１／Ｗ３０１＜比Ｄ３０１／Ｗ３０５）。

第１パッドトレンチ３２６のアスペクト比Ｄ３０１／Ｗ３０１は、第１パッドトレンチ３２６の内壁および各柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０６よりも小さい（比Ｄ３０１／Ｗ３０１＜比Ｄ３０１／Ｗ３０６）。
対向方向ＸＸに沿って互いに隣り合う一対の柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０４は、第１キャパシタトレンチ３３２のアスペクト比Ｄ３０１／Ｗ３０２とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０４≒比Ｄ３０１／Ｗ３０２または比Ｄ３０１／Ｗ３０４＝比Ｄ３０１／Ｗ３０２）。

対向方向ＸＸに沿って互いに隣り合う一対の柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０４は、第２キャパシタトレンチ３３５のアスペクト比Ｄ３０１／Ｗ３０３とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０４≒比Ｄ３０１／Ｗ３０３または比Ｄ３０１／Ｗ３０４＝比Ｄ３０１／Ｗ３０３）。
直交方向ＹＹに沿って互いに隣り合う一対の柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０５は、第１キャパシタトレンチ３３２のアスペクト比Ｄ３０１／Ｗ３０２とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０５≒比Ｄ３０１／Ｗ３０２または比Ｄ３０１／Ｗ３０５＝比Ｄ３０１／Ｗ３０２）。

直交方向ＹＹに沿って互いに隣り合う一対の柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０５は、第２キャパシタトレンチ３３５のアスペクト比Ｄ３０１／Ｗ３０３とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０５≒比Ｄ３０１／Ｗ３０３または比Ｄ３０１／Ｗ３０５＝比Ｄ３０１／Ｗ３０３）。
第１パッドトレンチ３２６の内壁および各柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０６は、第１キャパシタトレンチ３３２のアスペクト比Ｄ３０１／Ｗ３０２とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０６≒比Ｄ３０１／Ｗ３０２または比Ｄ３０１／Ｗ３０６＝比Ｄ３０１／Ｗ３０２）。

第１パッドトレンチ３２６の内壁および各柱状部３６１の間のアスペクト比Ｄ３０１／Ｗ３０６は、第２キャパシタトレンチ３３５のアスペクト比Ｄ３０１／Ｗ３０３とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０６≒比Ｄ３０１／Ｗ３０３または比Ｄ３０１／Ｗ３０６＝比Ｄ３０１／Ｗ３０３）。
第１キャパシタトレンチ３３２のアスペクト比Ｄ３０１／Ｗ３０２は、第２キャパシタトレンチ３３５のアスペクト比Ｄ３０１／Ｗ３０３とほぼ等しいことが好ましい（比Ｄ３０１／Ｗ３０２≒比Ｄ３０１／Ｗ３０３または比Ｄ３０１／Ｗ３０２＝比Ｄ３０１／Ｗ３０３）。

第１パッドトレンチ３２６に柱状部３６１が形成されていない場合について考える。この場合、第１キャパシタトレンチ３３２よりも幅広の第１パッドトレンチ３２６に第１パッド電極３２１を埋め込まなければならない。
第１パッド電極３２１および第１キャパシタ電極３２３を同時に埋め込む場合には、第１キャパシタ電極３２３が第１キャパシタトレンチ３３２に満たされる一方で、第１パッドトレンチ３２６側では、第１パッド電極３２１に不足分が生じる。

これに対して、この形態に係る第１パッドトレンチ３２６は、アスペクト比Ｄ３０１／Ｗ３０１を有しているが、複数の柱状部３６１によって、実質的にはアスペクト比Ｄ３０１／Ｗ３０４およびアスペクト比Ｄ３０１／Ｗ３０５で形成されている。アスペクト比Ｄ３０１／Ｗ３０４およびアスペクト比Ｄ３０１／Ｗ３０５は、いずれもアスペクト比Ｄ３０１／Ｗ３０１よりも大きい。

これにより、第１パッド電極３２１および第１キャパシタ電極３２３を同時に埋め込む場合には、第１パッド電極３２１および第１キャパシタ電極３２３の間で導電材料の過不足が生じるのを抑制できる。
アスペクト比Ｄ３０１／Ｗ３０２、アスペクト比Ｄ３０１／Ｗ３０３、アスペクト比Ｄ３０１／Ｗ３０４およびアスペクト比Ｄ３０１／Ｗ３０５は、ほぼ等しい値に設定されていることが好ましい。

この場合には、ほぼ等しい速度および割合で、第１パッド電極３２１および第１キャパシタ電極３２３を第１パッドトレンチ３２６および第１キャパシタトレンチ３３２に埋め込むことができる。よって、第１パッド電極３２１および第１キャパシタ電極３２３の間で導電材料の過不足が生じるのを確実に抑制できる。
複数の柱状部３６１は、第１パッドトレンチ３２６のアスペクト比Ｄ３０１／Ｗ３０１の調整により、第１パッド電極３２１の埋め込み性を向上させるために形成されている。複数の柱状部３６１の位置、大きさ、および／または、第１パッドトレンチ３２６内に占める割合は、適宜変更可能である。

また、アスペクト比Ｄ３０１／Ｗ３０１、アスペクト比Ｄ３０１／Ｗ３０２、アスペクト比Ｄ３０１／Ｗ３０３、アスペクト比Ｄ３０１／Ｗ３０４、アスペクト比Ｄ３０１／Ｗ３０５およびアスペクト比Ｄ３０１／Ｗ３０６は上記の関係および条件に拘束されるものではなく、任意の値に設定され得る。
以上、この形態に係るチップキャパシタ３０１では、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５が基板３０６の第１主面３０７に埋め込まれている。これにより、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５を基板３０６の第１主面３０７の法線方向に沿って積層しなくて済む。

とりわけ、この形態に係るチップキャパシタ３０１では、第１パッド電極３２１および第２パッド電極３２２も基板３０６の第１主面３０７に埋め込まれている。したがって、基板３０６の第１主面３０７の上に形成されるべき電極層を削減できる。
これにより、チップキャパシタ３０１が基板３０６の第１主面３０７の法線方向に沿って大型化するのを確実に抑制できる。よって、小型化を図ることができるチップキャパシタ３０１を提供できる。

図３６Ａ〜図３６Ｍは、図２９のチップキャパシタ３０１の製造方法の一例を説明するための断面図である。チップキャパシタ３０１の製造工程では、複数のチップキャパシタ３０１が同時に製造されるが、図３６Ａ〜図３６Ｍでは、説明の便宜上、１つのチップキャパシタ３０１が形成される領域、および、その周辺の領域のみが示されている。
まず、図３６Ａを参照して、ベース基板３７０が準備される。ベース基板３７０は、第１主面３７１および第２主面３７２を有している。ベース基板３７０の第１主面３７１は、基板３０６の第１主面３０７に対応している。ベース基板３７０の第２主面３７２は、基板３０６の第２主面３０８に対応している。

ベース基板３７０の厚さは、５００μｍ以上１０００μｍ以下（たとえば７００μｍ程度）であってもよい。ベース基板３７０には、チップキャパシタ３０１に対応する複数のチップ形成領域３７３および複数のチップ形成領域３７３を区画する境界領域３７４が設定される。
次に、図３６Ｂを参照して、ベース基板３７０の第１主面３７１を被覆する第１絶縁膜３７５が形成される。また、ベース基板３７０の第２主面３７２を被覆する第２絶縁膜３７６が形成される。

第１絶縁膜３７５および第２絶縁膜３７６は、ベース基板３７０に対して酸化処理（たとえば熱酸化処理）を施すことによって形成したシリコン酸化膜であってもよい。第１絶縁膜３７５および第２絶縁膜３７６は、ＣＶＤ（chemical vapor deposition：化学気相成長）法によって形成したシリコン酸化膜であってもよい。
第１絶縁膜３７５および第２絶縁膜３７６は、互いに等しい厚さで形成される。これにより、第１絶縁膜３７５および第２絶縁膜３７６の形成工程において、ベース基板３７０の第１主面３７１側で生じる応力と、ベース基板３７０の第２主面３７２側で生じる応力とがほぼ等しくなる。したがって、ベース基板３７０の反りを抑制できる。

次に、図３６Ｃを参照して、第１絶縁膜３７５の上に、所定パターンを有するマスク３７７が形成される。マスク３７７は、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５を形成すべき領域を露出させる開口３７８を有している。
次に、マスク３７７を介するエッチング法により、第１絶縁膜３７５の不要な部分が除去される。エッチング法は、異方性エッチング（たとえば反応性イオンエッチング）法であってもよい。これにより、マスク３７７の開口３７８に整合する開口３７９が、第１絶縁膜３７５に形成される。その後、マスク３７７は除去される。

次に、図３６Ｄを参照して、第１絶縁膜３７５をマスクとするエッチング法により、ベース基板３７０の不要な部分が除去される。エッチング法は、異方性エッチング（たとえば反応性イオンエッチング）法であってもよい。
これにより、ベース基板３７０の第１主面３７１に、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５が同時に形成される。その後、マスク３７７は除去される。

第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５は、それぞれ異なる工程を経て形成されてもよい。たとえば第１パッドトレンチ３２６および第１キャパシタトレンチ３３２を同時に形成した後、または、これに先立って、第２パッドトレンチ３２９および第２キャパシタトレンチ３３５を同時に形成してもよい。

次に、図３６Ｅを参照して、たとえばエッチング法によって、第１絶縁膜３７５および第２絶縁膜３７６が除去される。エッチング法は、等方性エッチング（たとえばウェットエッチング）法であってもよい。
次に、図３６Ｆを参照して、ベース基板３７０の第１主面３７１を被覆する第１絶縁膜３８０が形成される。また、ベース基板３７０を被覆する第２主面３７２に第２絶縁膜３８１が形成される。

第１絶縁膜３８０および第２絶縁膜３８１は、ベース基板３７０に対して酸化処理（たとえば熱酸化処理）を施すことによって形成したシリコン酸化膜であってもよい。
第１絶縁膜３８０および第２絶縁膜３８１は、互いに等しい厚さで形成される。これにより、第１絶縁膜３８０および第２絶縁膜３８１の形成工程において、ベース基板３７０の第１主面３７１側で生じる応力と、ベース基板３７０の第２主面３７２側で生じる応力とがほぼ等しくなる。したがって、ベース基板３７０の反りを抑制できる。

第１絶縁膜３８０のうちのベース基板３７０の第１主面３７１を被覆する部分は、表面絶縁膜３１０となる。また、第１絶縁膜３８０のうちの第１パッドトレンチ３２６の内部、第２パッドトレンチ３２９の内部、第１キャパシタトレンチ３３２の内部および第２キャパシタトレンチ３３５の内部に位置する部分が内壁絶縁膜３３８となる。
この工程では、ベース基板３７０の第１主面３７１において、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５の間の領域が、完全に絶縁化（酸化）される。つまり、第１キャパシタトレンチ３３２側の内壁絶縁膜３３８および第２キャパシタトレンチ３３５側の内壁絶縁膜３３８は、ベース基板３７０において第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５の間の領域で一体化する。

これにより、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５の間の領域に誘電体３２５が形成される。
次に、図３６Ｇを参照して、ベース基板３７０の第１主面３７１の上に第１電極層３８２が形成される。第１電極層３８２は、第１パッド電極３２１の第１パッド電極層３２７、第２パッド電極３２２の第１パッド電極層３３０、第１キャパシタ電極３２３の第１キャパシタ電極層３３３および第２キャパシタ電極３２４の第１電極層３３６のベースとなる層である。第１電極層３８２の厚さは、たとえば１０００Å以上２０００Å以下であってもよい。

第１電極層３８２は、ベース基板３７０の第１主面３７１、第１パッドトレンチ３２６の内壁、第２パッドトレンチ３２９の内壁、第１キャパシタトレンチ３３２の内壁および第２キャパシタトレンチ３３５の内壁に沿う膜状に形成される。
第１電極層３８２は、ベース基板３７０の第１主面３７１側からこの順に形成されたチタンシード層および銅シード層を含む。チタンシード層は、たとえばスパッタ法によって形成される。銅シード層は、たとえばスパッタ法によって形成される。

次に、図３６Ｈを参照して、第２電極層３８３が形成される。第２電極層３８３は、第１パッド電極３２１の第２パッド電極層３２８、第２パッド電極３２２の第２パッド電極層３３１、第１キャパシタ電極３２３の第２キャパシタ電極層３３４および第２キャパシタ電極３２４の第２電極層３３７のベースとなる層である。第２電極層３８３の厚さは、たとえば１００００Å以上２００００Å以下であってもよい。

第２電極層３８３は、銅めっき層を含む。銅めっき層は、たとえば電解めっき法により形成される。第２電極層３８３は、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５を埋めてベース基板３７０の第１主面３７１を被覆する。
次に、図３６Ｉを参照して、第１電極層３８２の不要な部分および第２電極層３８３の不要な部分が除去される。第１電極層３８２の不要な部分および第２電極層３８３の不要な部分は、エッチング法によって除去されてもよい。

エッチング法は、等方性エッチング（たとえばウェットエッチング）法であってもよい。これにより、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４が同時に形成される。
第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４は、それぞれ異なる工程を経て形成されてもよい。たとえば第１パッド電極３２１および第２パッド電極３２２を同時に形成した後、または、これに先立って、第２パッド電極３２２および第２キャパシタ電極３２４を同時に形成してもよい。

次に、図３６Ｊを参照して、絶縁層３１１となるフィルム状のフォトレジスト層３８４が、ベース基板３７０の第１主面３７１の上に貼付される。フォトレジスト層３８４は、この形態では、ネガティブタイプのエポキシ樹脂を含む。フォトレジスト層３８４の厚さは、１０μｍ以上２００μｍ以下（たとえば４０μｍ程度）であってもよい。
次に、フォトレジスト層３８４において複数のチップ形成領域３７３に対応する領域が選択的に露光される。より具体的には、フォトレジスト層３８４において第１パッド開口３４１および第２パッド開口３４２を形成すべき領域外の領域、ならびに、境界領域３７４外の領域が選択的に露光される。

次に、フォトレジスト層３８４が、現像液への浸漬を経て、現像される。現像後、必要に応じて、フォトレジスト層３８４をキュアするための熱処理が行われてもよい。これにより、フォトレジスト層３８４に、第１パッド開口３４１および第２パッド開口３４２、ならびに、境界領域３７４を露出させる開口３８５が形成される。このようにして、フォトレジスト層３８４からなる絶縁層３１１が形成される。

次に、図３６Ｋを参照して、第１外部端子３１６および第２外部端子３１７が形成される。
この工程では、まず、絶縁層３１１の第１主面３１２の上に、第１電極層３８６が形成される。第１電極層３８６は、第１外部端子３１６の第１電極層３４３および第２外部端子３１７の第１電極層３４９のベースとなる。

第１電極層３８６は、絶縁層３１１の第１主面３１２側からこの順に形成されたチタンシード層および銅シード層を含む。チタンシード層は、たとえばスパッタ法によって形成される。銅シード層は、たとえばスパッタ法によって形成される。
次に、第１電極層３８６の上に、所定のパターンを有するレジストマスク３８７が形成される。レジストマスク３８７は、第１外部端子３１６および第２外部端子３１７を形成すべき領域を選択的に露出させる開口３８８を有している。

次に、レジストマスク３８７の開口３８８から露出する第１電極層３８６の上に、第１外部端子３１６の第２電極層３４４および第２外部端子３１７の第２電極層３５０が形成される。
第１外部端子３１６の第２電極層３４４および第２外部端子３１７の第２電極層３５０は、それぞれ銅めっき層を含む。銅めっき層は、たとえば電解めっき法により形成される。その後、レジストマスク３８７が除去される。

次に、第１外部端子３１６の第２電極層３４４および第２外部端子３１７の第２電極層３５０をマスクとするエッチング法により、第１電極層３８６の不要な部分が除去される。これにより、第１電極層３８６が、第１外部端子３１６の第１電極層３４３および第２外部端子３１７の第１電極層３４９に分断される。
次に、第１外部端子３１６の第３電極層３４５および第２外部端子３１７の第３電極層３５１が形成される。

第１外部端子３１６の第３電極層３４５は、第１外部端子３１６の第２電極層３４４側からこの順に積層されたニッケル層３４６、パラジウム層３４７および金層３４８を含む。ニッケル層３４６、パラジウム層３４７および金層３４８は、たとえば電解めっき法によってそれぞれ形成される。
第２外部端子３１７の第３電極層３５１は、第２外部端子３１７の第２電極層３５０側からこの順に積層されたニッケル層３５２、パラジウム層３５３および金層３５４を含む。ニッケル層３５２、パラジウム層３５３および金層３５４は、たとえば電解めっき法によってそれぞれ形成される。

このようにして、第１外部端子３１６および第２外部端子３１７が形成される。第１外部端子３１６および第２外部端子３１７は、共通の工程を経て同時に形成される。
第１外部端子３１６および第２外部端子３１７は、異なる工程を経て形成されてもよい。たとえば、第２外部端子３１７は、第１外部端子３１６の形成後、またはこれに先立って形成されてもよい。

次に、図３６Ｌを参照して、境界領域３７４に沿う溝３８９が、ベース基板３７０の第１主面３７１に形成される。溝３８９は、この形態では、ダイシングブレードＤＢによるハーフダイシングによって形成される。
ダイシングブレードＤＢは、ベース基板３７０の第１主面３７１側から境界領域３７４に沿って進出される。ベース基板３７０は、ダイシングブレードＤＢによって厚さ方向途中部まで研削される。

ダイシングブレードＤＢは、境界領域３７４を露出させる開口３８５において、絶縁層３１１の側面３１４よりも内側の領域に進出される。これにより、絶縁層３１１の側面３１４および溝３８９の内壁面の間に段部３１５が形成される。
溝３８９は、ダイシングブレードＤＢに代えて、絶縁層３１１をマスクとするエッチング法によって形成されてもよい。この場合、エッチング法は異方性エッチング（たとえば反応性イオンエッチング）法であってもよい。エッチング法によって溝３８９を形成する場合には、絶縁層３１１の側面３１４および溝３８９の内壁面をほぼ面一に形成することができる。

次に、図３６Ｍを参照して、ベース基板３７０の第１主面３７１側に、ベース基板３７０を支持するための支持テープ３９０が貼付される。次に、たとえばＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法によって、ベース基板３７０の第２主面３７２が研削される。
この研削工程は、ベース基板３７０の第２主面３７２が溝３８９に連通するまで行われる。研削工程後のベース基板３７０の厚さは、５０μｍ以上１５０μｍ以下（たとえば１００μｍ程度）であってもよい。その後、支持テープ３９０は除去される。このようにして、ベース基板３７０から複数のチップキャパシタ３０１が切り出される。

以上の工程を経て、チップキャパシタ３０１が製造される。
図３７は、本発明の第８実施形態に係るチップキャパシタ４０１の斜視図である。チップキャパシタ４０１においてチップキャパシタ３０１の構成と対応する構成については同一の参照符号を付して説明を省略する。
チップキャパシタ４０１は、０６０３（０．６ｍｍ×０．３ｍｍ）チップ、０４０２（０．４ｍｍ×０．２ｍｍ）チップ、０３０１５（０．３ｍｍ×０．１５ｍｍ）チップ等と称される複数（この形態では２つ）のチップ部品が一体的に形成された構造を有する複合型のチップ部品である。

図３７を参照して、チップキャパシタ４０１は、直方体形状のチップ本体４０２を含む。チップ本体４０２は、第１主面４０３、第１主面４０３の反対側に位置する第２主面４０４、ならびに、第１主面４０３および第２主面４０４、を接続する側面４０５を含む。第１主面４０３および第２主面４０４は、それらの法線方向から見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。

チップ本体４０２において所定の第１方向ＡＡに沿う一辺の長さは、たとえば０．６ｍｍ以上１．２ｍｍ以下である。チップ本体４０２において、チップ本体４０２の第１主面４０３の法線方向に直交し、かつ、第１方向ＡＡに直交する第２方向ＢＢに沿う一辺の長さは、たとえば０．６ｍｍ以上１．２ｍｍ以下である。チップ本体４０２の厚さは、１００μｍ以上３００μｍ以下（たとえば１５０μｍ程度）であってもよい。

チップ本体４０２は、基板４０６を含む。基板４０６は、直方体形状に形成されている。基板４０６は、一方側の第１主面４０７、他方側の第２主面４０８、ならびに、第１主面４０７および第２主面４０８を接続する側面４０９を含む。
第１主面４０７および第２主面４０８は、平面視において四角形状に形成されている。基板４０６の第２主面４０８は、チップ本体４０２の第２主面４０４を形成している。基板４０６の側面４０９は、チップ本体４０２の側面４０５の一部を形成している。

基板４０６は、０．５ＭΩ・ｃｍ以上１．５ＭΩ・ｃｍ以下（たとえば１．０ＭΩ・ｃｍ程度）の抵抗率を有する高抵抗基板であってもよい。基板４０６の厚さは、５０μｍ以上２５０μｍ以下（たとえば１００μｍ程度）であってもよい。
チップ本体４０２は、基板４０６の第１主面４０７の上に形成された表面絶縁膜４１０を含む。表面絶縁膜４１０は、基板４０６の第１主面４０７の全域を被覆している。表面絶縁膜４１０は、チップ本体４０２の側面４０５の一部を形成している。表面絶縁膜４１０の厚さは、たとえば０．１μｍ以上１０μｍ以下である。

チップ本体４０２は、表面絶縁膜４１０の上に形成された絶縁層４１１を含む。絶縁層４１１は、直方体形状に形成されている。絶縁層４１１は、一方側の第１主面４１２、他方側の第２主面４１３、ならびに、第１主面４１２および第２主面４１３を接続する側面４１４を含む。第１主面４１２および第２主面４１３は、平面視において四角形状に形成されている。

絶縁層４１１の第１主面４１２は、チップ本体４０２の第１主面４０３を形成している。絶縁層４１１の第２主面４１３は、表面絶縁膜４１０に接続されている。絶縁層４１１の側面４１４は、チップ本体４０２の側面４０５の一部を形成している。
絶縁層４１１の側面４１４は、基板４０６の側面４０９よりも基板４０６の内方領域側に間隔を空けて形成されている。これにより、絶縁層４１１の側面４１４および基板４０６の側面４０９の間の領域には、段部４１５が形成されている。この段部４１５からは、表面絶縁膜４１０の周縁部が露出している。

絶縁層４１１の側面４１４および基板４０６の側面４０９は、ほぼ面一に形成されていてもよい。つまり、絶縁層４１１の側面４１４および基板４０６の側面４０９の間の領域に段部４１５が形成されていない構造のチップ本体４０２が採用されてもよい。
絶縁層４１１は、絶縁体からなる。絶縁体は、酸化シリコン、窒化シリコンまたはセラミックを含む無機系の絶縁体を含んでいてもよい。絶縁体は、ポリイミド樹脂やエポキシ樹脂等の封止樹脂を含む有機系の絶縁体を含んでいてもよい。

絶縁層４１１は、この形態では、樹脂層の単層構造からなる。樹脂層は、有機系の絶縁体としてのエポキシ樹脂を含む。エポキシ樹脂は、ネガティブタイプのフォトレジストでもある。絶縁層４１１は、この形態では、フォトレジスト層からなる。
絶縁層４１１の厚さは、表面絶縁膜４１０の厚さよりも大きい。絶縁層４１１の厚さは、１０μｍ以上２００μｍ以下（たとえば５０μｍ程度）であってもよい。この厚さの絶縁層４１１によれば、絶縁層４１１の第１主面４１２および基板４０６の第１主面４０７の間の領域に形成される寄生容量を低減できる。

チップ本体４０２には、キャパシタＣＣが形成されるキャパシタ形成領域４１６、および、インダクタＬＬが形成されるインダクタ形成領域４１７が画定されている。
キャパシタ形成領域４１６およびインダクタ形成領域４１７は、この形態では、チップ本体４０２を２等分する分割線ＤＬによって分割された二つの領域に、それぞれ画定されている。分割線ＤＬは、第１方向ＡＡに沿って延び、かつ、チップ本体４０２を第２方向ＢＢに沿って２等分している。分割線ＤＬは、図３７において二点鎖線によって示されている。

キャパシタ形成領域４１６は、チップ本体４０２において第２方向ＢＢの一端部側に画定されている。インダクタ形成領域４１７は、チップ本体４０２において第２方向ＢＢの他端部側に画定されている。これにより、キャパシタ形成領域４１６およびインダクタ形成領域４１７は、第２方向ＢＢに沿って互いに対向している。
キャパシタ形成領域４１６において、チップ本体４０２の第１主面４０３の上には、第１外部端子４１８および第２外部端子４１９が形成されている。第１外部端子４１８および第２外部端子４１９は、第１方向ＡＡに沿って互いに間隔を空けて形成されている。

第１外部端子４１８は、第１主面４０３において第１方向ＡＡの一端部側に形成されている。第１外部端子４１８は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。
第２外部端子４１９は、第１主面４０３において第１方向ＡＡの他端部側に形成されている。第２外部端子４１９は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。

インダクタ形成領域４１７において、チップ本体４０２の第１主面４０３の上には、第３外部端子４２０および第４外部端子４２１が形成されている。第３外部端子４２０および第４外部端子４２１は、第１方向ＡＡに沿って互いに間隔を空けて形成されている。
第３外部端子４２０は、第１主面４０３において第１方向ＡＡの一端部側に形成されている。第３外部端子４２０は、第２方向ＢＢに沿って第１外部端子４１８から間隔を空けて形成されている。

第３外部端子４２０は、第２方向ＢＢに沿って第１外部端子４１８と対向している。第３外部端子４２０は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。
第４外部端子４２１は、第１主面４０３において第１方向ＡＡの他端部側に形成されている。第４外部端子４２１は、第２方向ＢＢに沿って第２外部端子４１９から間隔を空けて形成されている。

第４外部端子４２１は、第２方向ＢＢに沿って第２外部端子４１９と対向している。第４外部端子４２１は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。
第１方向ＡＡは、第１外部端子４１８および第２外部端子４１９が対向する方向、および／または、第３外部端子４２０および第４外部端子４２１が対向する方向によって定義されてもよい。

第２方向ＢＢは、チップ本体４０２の第１主面４０３の法線方向に直交し、かつ、第１外部端子４１８および第２外部端子４１９の対向方向に直交する方向、および／または、第３外部端子４２０および第４外部端子４２１の対向方向に直交する方向によって定義されてもよい。
図３８は、図３７のチップキャパシタ４０１の内部構造を示す平面図である。図３９は、図３８のXXXIX-XXXIX線に沿う断面図である。図４０は、図３８のXL-XL線に沿う断面図である。

図３８および図３９を参照して、キャパシタ形成領域４１６において、基板４０６の第１主面４０７には、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５（内壁絶縁膜３３８）が埋め込まれている。
第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５の各構造は、前述の第７実施形態と同様であるので、説明を省略する。

図３８および図４０を参照して、インダクタ形成領域４１７において、基板４０６の第１主面４０７には、第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３が埋め込まれている。
第３パッド電極４３１は、基板４０６の第１主面４０７において第１方向ＡＡの一端部側に埋め込まれている。より具体的には、第３パッド電極４３１は、基板４０６の第１主面４０７において、第３パッド電極４３１に対応するパターンで形成された第３パッドトレンチ４３４に埋め込まれている。

第３パッド電極４３１は、第３外部端子４２０の直下の領域に形成されている。第３パッド電極４３１は、基板４０６の第１主面４０７の法線方向に、第３外部端子４２０と対向している。第３パッド電極４３１は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。
第３パッド電極４３１は、基板４０６側からこの順に積層された第１パッド電極層４３５および第２パッド電極層４３６を含む積層構造を有している。第３パッド電極４３１の第１パッド電極層４３５は、第３パッドトレンチ４３４の内壁面に沿って膜状に形成されている。

第３パッド電極４３１の第１パッド電極層４３５は、第３パッドトレンチ４３４の内部で凹状の空間を区画している。第３パッド電極４３１の第２パッド電極層４３６は、第３パッドトレンチ４３４の内部に区画された凹状の空間に埋め込まれている。
第３パッド電極４３１の第１パッド電極層４３５は、第１パッド電極３２１の第１パッド電極層３２７と同一の材料種によって形成されていてもよい。第３パッド電極４３１の第１パッド電極層４３５の厚さは、第１パッド電極３２１の第１パッド電極層３２７の厚さとほぼ等しくてもよい。

第３パッド電極４３１の第２パッド電極層４３６は、第１パッド電極３２１の第２パッド電極層３２８と同一の材料種によって形成されていてもよい。第３パッド電極４３１の第２パッド電極層４３６の厚さは、第１パッド電極３２１の第２パッド電極層３２８の厚さとほぼ等しくてもよい。
第４パッド電極４３２は、第３パッド電極４３１から間隔を空けて、基板４０６の第１主面４０７の第１方向ＡＡの他端部側に埋め込まれている。より具体的には、第４パッド電極４３２は、基板４０６の第１主面４０７において、第４パッド電極４３２に対応するパターンで形成された第４パッドトレンチ４３７に埋め込まれている。

第４パッド電極４３２は、第４外部端子４２１の直下の領域に形成されている。第４パッド電極４３２は、基板４０６の第１主面４０７の法線方向に、第４外部端子４２１と対向している。第４パッド電極４３２は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。
第４パッド電極４３２は、基板４０６側からこの順に積層された第１パッド電極層４３８および第２パッド電極層４３９を含む積層構造を有している。第４パッド電極４３２の第１パッド電極層４３８は、第４パッドトレンチ４３７の内壁面に沿って膜状に形成されている。

第４パッド電極４３２の第１パッド電極層４３８は、第４パッドトレンチ４３７の内部で凹状の空間を区画している。第４パッド電極４３２の第２パッド電極層４３９は、第４パッドトレンチ４３７の内部に区画された凹状の空間に埋め込まれている。
第４パッド電極４３２の第１パッド電極層４３８は、第１パッド電極３２１の第１パッド電極層３２７と同一の材料種によって形成されていてもよい。第４パッド電極４３２の第１パッド電極層４３８の厚さは、第１パッド電極３２１の第１パッド電極層３２７の厚さとほぼ等しくてもよい。

第４パッド電極４３２の第２パッド電極層４３９は、第１パッド電極３２１の第２パッド電極層３２８と同一の材料種によって形成されていてもよい。第４パッド電極４３２の第２パッド電極層４３９の厚さは、第１パッド電極３２１の第２パッド電極層３２８の厚さとほぼ等しくてもよい。
コイル電極４３３は、基板４０６の第１主面４０７に平面視螺旋状に埋め込まれている。より具体的には、コイル電極４３３は、基板４０６の第１主面４０７において、コイル電極４３３に対応する平面視螺旋状のパターンで形成されたコイルトレンチ４４０に埋め込まれている。コイル電極４３３は、この形態では、基板４０６の厚さ方向に沿って延びる矩形状に形成されている。

コイル電極４３３は、第３外部端子４２０の直下の領域、第４外部端子４２１の直下の領域、ならびに、第３外部端子４２０および第４外部端子４２１の間の領域に引き回されている。
コイル電極４３３は、第３パッド電極４３１に接続された内側末端４４１、第４パッド電極４３２に接続された外側末端４４２、および、内側末端４４１および外側末端４４２を接続する平面視螺旋状の螺旋部４４３を含む。

コイル電極４３３の螺旋部４４３は、平面視において内側末端４４１から外側末端４４２に向けて外巻きに巻回されている。つまり、コイル電極４３３の螺旋部４４３は、内側末端４４１を取り囲むように巻回されている。コイル電極４３３の巻回数は任意である。
コイル電極４３３の螺旋部４４３は、巻回方向に沿って第３パッド電極４３１側から第４パッド電極４３２側に向けて延び、かつ、第３外部端子４２０および第４外部端子４２１の間の領域に位置する第１領域４４４を含む。

コイル電極４３３の螺旋部４４３は、巻回方向に沿って第４パッド電極４３２側から第３パッド電極４３１側に向けて延び、かつ、第３外部端子４２０および第４外部端子４２１の間の領域に位置する第２領域４４５を含む。
コイル電極４３３の螺旋部４４３は、巻回方向に沿って第２領域４４５から第１領域４４４に向けて延び、かつ、第３外部端子４２０の直下の領域に位置する第３領域４４６を含む。

コイル電極４３３の螺旋部４４３は、巻回方向に沿って第１領域４４４から第２領域４４５に向けて延び、かつ、第４外部端子４２１の直下の領域に位置する第４領域４４７を含む。
このように、この形態では、コイル電極４３３が、基板４０６の第１主面４０７に第３外部端子４２０および第４外部端子４２１の間の領域に加えて、第３外部端子４２０の直下の領域、第４外部端子４２１の直下の領域に引き回されている。

したがって、コイル電極４３３の巻回数の増加およびコイル電極４３３の面積の増加を図ることができる。これにより、コイル電極４３３の抵抗成分の低減およびコイル電極４３３のインダクタンス成分の増加を図ることができる。つまり、基板４０６の第１主面４０７という限られた面積の中において、微細化を図りながら、コイル電極４３３のＱ値（Quality Factor）の向上を図ることができる。

コイル電極４３３は、基板４０６側からこの順に積層された第１コイル電極層４４８および第２コイル電極層４４９を含む積層構造を有している。
コイル電極４３３の第１コイル電極層４４８は、コイルトレンチ４４０の内壁面に沿って膜状に形成されている。第１コイル電極層４４８は、コイルトレンチ４４０の内部で凹状の空間を区画している。

第１コイル電極層４４８は、第３パッド電極４３１の第１パッド電極層４３５および第４パッド電極４３２の第１パッド電極層４３８と一体的に形成されている。第１コイル電極層４４８の厚さは、第３パッド電極４３１の第１パッド電極層４３５の厚さおよび第４パッド電極４３２の第１パッド電極層４３８の厚さとほぼ等しくてもよい。
コイル電極４３３の第１コイル電極層４４８は、第１パッド電極３２１の第１パッド電極層３２７と同一の材料種によって形成されていてもよい。第１コイル電極層４４８の厚さは、第１パッド電極３２１の第１パッド電極層３２７の厚さとほぼ等しくてもよい。

コイル電極４３３の第２コイル電極層４４９は、コイルトレンチ４４０の内部に区画された凹状の空間に埋め込まれている。第２コイル電極層４４９は、第３パッド電極４３１の第２パッド電極層４３６および第４パッド電極４３２の第２パッド電極層４３９と一体的に形成されている。
第２コイル電極層４４９の厚さは、第３パッド電極４３１の第２パッド電極層４３６の厚さおよび第４パッド電極４３２の第２パッド電極層４３９の厚さとほぼ等しくてもよい。第２コイル電極層４４９は、第１パッド電極３２１の第２パッド電極層３２８と同一の材料種によって形成されていてもよい。第２コイル電極層４４９の厚さは、第１パッド電極３２１の第２パッド電極層３２８の厚さとほぼ等しくてもよい。

図３９を参照して、インダクタ形成領域４１７において、前述の内壁絶縁膜３３８は、コイルトレンチ４４０の内壁面にも形成されている。内壁絶縁膜３３８は、インダクタ形成領域４１７では、基板４０６の第１主面４０７を被覆する表面絶縁膜４１０と一体的に形成されている。コイル電極４３３は、内壁絶縁膜３３８を介してコイルトレンチ４４０に埋め込まれている。

図３９では、断面視において、基板４０６において互いに隣り合うコイルトレンチ４４０の間の領域が完全には絶縁化（酸化）されていない例を示している。断面視において、基板４０６において互いに隣り合うコイルトレンチ４４０の間の領域が完全に絶縁化（酸化）された構造が採用されてもよい。
図３８〜図４０を参照して、絶縁層４１１には、第１パッド開口４５１、第２パッド開口４５２、第３パッド開口４５３および第４パッド開口４５４が形成されている。

図３９を参照して、第１パッド開口４５１は、この形態では、第１パッド電極３２１の一部の領域を露出させている。第１パッド開口４５１は、第１パッド電極３２１のほぼ全域を露出させていてもよい。
第１パッド開口４５１の開口端は、この形態では、第１パッド開口４５１内に向かう凸湾曲状に形成されている。第１パッド開口４５１の開口端は、絶縁層４１１の第１主面４１２および第１パッド開口４５１の内壁を接続する部分である。

第２パッド開口４５２は、この形態では、第２パッド電極３２２の一部の領域を露出させている。第２パッド開口４５２は、第２パッド電極３２２のほぼ全域を露出させていてもよい。
第２パッド開口４５２の開口端は、この形態では、第２パッド開口４５２内に向かう凸湾曲状に形成されている。第２パッド開口４５２の開口端は、絶縁層４１１の第１主面４１２および第１パッド開口４５１の内壁を接続する部分である。

図４０を参照して、第３パッド開口４５３は、この形態では、第３パッド電極４３１のほぼ全域を露出させている。第３パッド開口４５３は、第３パッド電極４３１の一部の領域を露出させていてもよい。
第３パッド開口４５３の開口端は、この形態では、第３パッド開口４５３内に向かう凸湾曲状に形成されている。第３パッド開口４５３の開口端は、絶縁層４１１の第１主面４１２および第３パッド開口４５３の内壁を接続する部分である。

第４パッド開口４５４は、この形態では、第４パッド電極４３２のほぼ全域を露出させている。第４パッド開口４５４は、第４パッド電極４３２の一部の領域を露出させていてもよい。
第４パッド開口４５４の開口端は、この形態では、第４パッド開口４５４内に向かう凸湾曲状に形成されている。第４パッド開口４５４の開口端は、絶縁層４１１の第１主面４１２および第４パッド開口４５４の内壁を接続する部分である。

図３９を参照して、第１外部端子４１８は、第１パッド開口４５１内に形成されている。第１外部端子４１８は、絶縁層４１１の第１主面４１２から第１パッド開口４５１に入り込んでいる。第１外部端子４１８は、第１パッド開口４５１内において第１パッド電極３２１に直接接続された接続部４１８ａを含む。
第１外部端子４１８は、基板４０６の第１主面４０７側からこの順に積層された第１電極層４５５、第２電極層４５６および第３電極層４５７を含む積層構造を有している。

第１外部端子４１８の第１電極層４５５は、基板４０６の第１主面４０７側からこの順に積層されたチタンシード層および銅シード層を含んでいてもよい。第１外部端子４１８の第２電極層４５６は、銅めっき層を含んでいてもよい。第２電極層４５６により、第１外部端子４１８の本体が形成されている。
第１外部端子４１８の第３電極層４５７は、第１外部端子４１８の第２電極層４５６側からこの順に積層されたニッケル層４５８、パラジウム層４５９および金層４６０を含む積層構造を有していてもよい。第３電極層４５７を有さない第１外部端子４１８が採用されてもよい。

第２外部端子４１９は、第２パッド開口４５２内に形成されている。第２外部端子４１９は、絶縁層４１１の第１主面４１２から第２パッド開口４５２に入り込んでいる。第２外部端子４１９は、第２パッド開口４５２内において第２パッド電極３２２に直接接続された接続部４１９ａを含む。
第２外部端子４１９は、基板４０６の第１主面４０７側からこの順に積層された第１電極層４６１、第２電極層４６２および第３電極層４６３を含む積層構造を有している。

第２外部端子４１９の第１電極層４６１は、基板４０６の第１主面４０７側からこの順に積層されたチタンシード層および銅シード層を含んでいてもよい。第２外部端子４１９の第２電極層４６２は、銅めっき層を含んでいてもよい。第２電極層４６２により、第２外部端子４１９の本体が形成されている。
第２外部端子４１９の第３電極層４６３は、第２外部端子４１９の第２電極層４６２側からこの順に積層されたニッケル層４６４、パラジウム層４６５および金層４６６を含む積層構造を有していてもよい。第３電極層４６３を有さない第２外部端子４１９が採用されてもよい。

図４０を参照して、第３外部端子４２０は、第３パッド開口４５３内に形成されている。第３外部端子４２０は、絶縁層４１１の第１主面４１２から第３パッド開口４５３に入り込んでいる。第３外部端子４２０は、第３パッド開口４５３内において第３パッド電極４３１に直接接続された接続部４２０ａを含む。
第３外部端子４２０は、基板４０６の第１主面４０７側からこの順に積層された第１電極層４６７、第２電極層４６８および第３電極層４６９を含む積層構造を有している。

第３外部端子４２０の第１電極層４６７は、基板４０６の第１主面４０７側からこの順に積層されたチタンシード層および銅シード層を含んでいてもよい。第３外部端子４２０の第２電極層４６８は、銅めっき層を含んでいてもよい。第２電極層４６８により、第３外部端子４２０の本体が形成されている。
第３外部端子４２０の第３電極層４６９は、第３外部端子４２０の第２電極層４６８側からこの順に積層されたニッケル層４７０、パラジウム層４７１および金層４７２を含む積層構造を有していてもよい。第３電極層４６９を有さない第３外部端子４２０が採用されてもよい。

第４外部端子４２１は、第４パッド開口４５４内に形成されている。第４外部端子４２１は、絶縁層４１１の第１主面４１２から第４パッド開口４５４に入り込んでいる。第４外部端子４２１は、第４パッド開口４５４内において第４パッド電極４３２に直接接続された接続部４２１ａを含む。
第４外部端子４２１は、基板４０６の第１主面４０７側からこの順に積層された第１電極層４７３、第２電極層４７４および第３電極層４７５を含む積層構造を有している。

第４外部端子４２１の第１電極層４７３は、基板４０６の第１主面４０７側からこの順に積層されたチタンシード層および銅シード層を含んでいてもよい。第４外部端子４２１の第２電極層４７４は、銅めっき層を含んでいてもよい。第２電極層４７４により、第４外部端子４２１の本体が形成されている。
第４外部端子４２１の第３電極層４７５は、第４外部端子４２１の第２電極層４７４側からこの順に積層されたニッケル層４７６、パラジウム層４７７および金層４７８を含む積層構造を有していてもよい。第３電極層４７５を有さない第４外部端子４２１が採用されてもよい。

次に、図３８に加えて、図４１および図４２を参照して、第３パッドトレンチ４３４および第４パッドトレンチ４３７の構造について具体的に説明する。図４１は、図３８の領域XLIの拡大図である。図４２は、図４１のXLII-XLII線に沿う断面図である。図４１では、明瞭化のため、第３パッド電極４３１およびコイル電極４３３にクロスハッチングが付されている。

第４パッドトレンチ４３７は、第３パッドトレンチ４３４と同様の構造を有している。ここでは、第３パッドトレンチ４３４側の構造についてのみ説明する。第４パッドトレンチ４３７側の構造については、図３８において第３パッドトレンチ４３４側の構造と対応する部分に同一の参照符号を付して説明を省略する。
図４１を参照して、第３パッドトレンチ４３４には、柱状部４８０が形成されている。この形態では、複数の柱状部４８０が第３パッドトレンチ４３４に形成されている。複数の柱状部４８０は第１方向ＡＡおよび第２方向ＢＢに沿って間隔を空けて行列状に形成されている。

複数の柱状部４８０は、第３パッドトレンチ４３４の内壁から内側の領域に間隔を空けて形成されていてもよい。複数の柱状部４８０のうちの少なくとも１つが第３パッドトレンチ４３４の側壁と一体的に形成されていてもよい。また、複数の柱状部４８０のうちの少なくとも２つが、互いに一体的に形成されていてもよい。
各柱状部４８０は、この形態では、四角柱状に形成されている。各柱状部４８０は、三角柱状、六角柱状等の四角柱状以外の多角柱状に形成されていてもよい。また、各柱状部４８０は、円柱状や楕円柱状に形成されていてもよい。

図４２を参照して、各柱状部４８０は、基板４０６の一部からなる。各柱状部４８０は、第３パッドトレンチ４３４の底壁からトレンチ開口に向けて立設されている。各柱状部４８０の壁面は、前述の内壁絶縁膜３３８によって被覆されている。各柱状部４８０は、その全域が絶縁化（酸化）されていてもよい。
第３パッドトレンチ４３４およびコイルトレンチ４４０は、この形態では、ほぼ等しい深さＤ３０２を有している。第３パッドトレンチ４３４は、第１方向ＡＡに沿う幅Ｗ３０７を有している。コイルトレンチ４４０は、コイル電極４３３が延びる方向に直交する方向に沿う幅Ｗ３０８を有している。

第１方向ＡＡに沿って互いに隣り合う一対の柱状部４８０は、第１方向ＡＡに沿って幅Ｗ３０９だけ間隔を空けて形成されている。第２方向ＢＢに沿って互いに隣り合う一対の柱状部４８０は、第２方向ＢＢに沿って幅Ｗ３１０だけ間隔を空けて形成されている。また、各柱状部４８０は、第３パッドトレンチ４３４の内壁から、幅Ｗ３１１だけ間隔を空けて形成されている。

第３パッドトレンチ４３４のアスペクト比Ｄ３０２／Ｗ３０７は、コイルトレンチ４４０のアスペクト比Ｄ３０２／Ｗ３０８よりも小さい（比Ｄ３０２／Ｗ３０７＜比Ｄ３０２／Ｗ３０８）。
第３パッドトレンチ４３４のアスペクト比Ｄ３０２／Ｗ３０７は、第１方向ＡＡに沿って互いに隣り合う一対の柱状部４８０の間のアスペクト比Ｄ３０２／Ｗ３０９よりも小さい（比Ｄ３０２／Ｗ３０７＜比Ｄ３０２／Ｗ３０９）。

第３パッドトレンチ４３４のアスペクト比Ｄ３０２／Ｗ３０７は、第２方向ＢＢに沿って互いに隣り合う一対の柱状部４８０の間のアスペクト比Ｄ３０２／Ｗ３１０よりも小さい（比Ｄ３０２／Ｗ３０７＜比Ｄ３０２／Ｗ３１０）。
第３パッドトレンチ４３４のアスペクト比Ｄ３０２／Ｗ３０７は、第３パッドトレンチ４３４の内壁および各柱状部４８０の間のアスペクト比Ｄ３０２／Ｗ３１１よりも小さい（比Ｄ３０２／Ｗ３０７＜比Ｄ３０２／Ｗ３１１）。

第１方向ＡＡに沿って互いに隣り合う一対の柱状部４８０の間のアスペクト比Ｄ３０２／Ｗ３０９は、コイルトレンチ４４０のアスペクト比Ｄ３０２／Ｗ３０８とほぼ等しいことが好ましい（比Ｄ３０２／Ｗ３０９≒比Ｄ３０２／Ｗ３０８または比Ｄ３０２／Ｗ３０９＝比Ｄ３０２／Ｗ３０８）。
第２方向ＢＢに沿って互いに隣り合う一対の柱状部４８０の間のアスペクト比Ｄ３０２／Ｗ３１０は、コイルトレンチ４４０のアスペクト比Ｄ３０２／Ｗ３０８とほぼ等しいことが好ましい（比Ｄ３０２／Ｗ３１０≒比Ｄ３０２／Ｗ３０８または比Ｄ３０２／Ｗ３１０＝比Ｄ３０２／Ｗ３０８）。

第３パッドトレンチ４３４の内壁および各柱状部４８０の間のアスペクト比Ｄ３０２／Ｗ３１１は、コイルトレンチ４４０のアスペクト比Ｄ３０２／Ｗ３０８とほぼ等しいことが好ましい（比Ｄ３０２／Ｗ３１１≒比Ｄ３０２／Ｗ３０８または比Ｄ３０２／Ｗ３１１＝比Ｄ３０２／Ｗ３０８）。
第３パッドトレンチ４３４に柱状部４８０が形成されていない場合について考える。この場合、コイルトレンチ４４０よりも幅広の第３パッドトレンチ４３４に第３パッド電極４３１を埋め込まなければならない。

第３パッド電極４３１およびコイル電極４３３を同時に埋め込む場合には、コイル電極４３３がコイルトレンチ４４０に満たされる一方で、第３パッドトレンチ４３４側では、第３パッド電極４３１に不足分が生じる。
これに対して、第３パッドトレンチ４３４は、アスペクト比Ｄ３０２／Ｗ３０７を有しているが、複数の柱状部４８０によって、実質的にはアスペクト比Ｄ３０２／Ｗ３０４およびアスペクト比Ｄ３０２／Ｗ３０５で形成されている。アスペクト比Ｄ３０２／Ｗ３０４およびアスペクト比Ｄ３０２／Ｗ３０５は、アスペクト比Ｄ３０２／Ｗ３０７よりも大きい。

これにより、第３パッド電極４３１およびコイル電極４３３を同時に埋め込む場合には、第３パッドトレンチ４３４に埋め込まれる第３パッド電極４３１およびコイルトレンチ４４０に埋め込まれるコイル電極４３３の間で導電材料の過不足が生じるのを抑制できる。
アスペクト比Ｄ３０２／Ｗ３０８、アスペクト比Ｄ３０２／Ｗ３０９およびアスペクト比Ｄ３０２／Ｗ３１０は、ほぼ等しい値に設定されていることが好ましい。この場合には、第３パッド電極４３１およびコイル電極４３３の間で導電材料の過不足が生じるのを確実に抑制できる。

複数の柱状部４８０は、第３パッドトレンチ４３４のアスペクト比Ｄ３０２／Ｗ３０７の調整により、第３パッド電極４３１の埋め込み性を向上させるために形成されている。複数の柱状部４８０の位置、大きさ、および／または、第３パッドトレンチ４３４内に占める割合は、適宜変更可能である。
アスペクト比Ｄ３０２／Ｗ３０７、アスペクト比Ｄ３０２／Ｗ３０８、アスペクト比Ｄ３０２／Ｗ３０９、アスペクト比Ｄ３０２／Ｗ３１０、アスペクト比Ｄ３０２／Ｗ３１１、アスペクト比Ｄ３０１／Ｗ３０１、アスペクト比Ｄ３０１／Ｗ３０２、アスペクト比Ｄ３０１／Ｗ３０３、アスペクト比Ｄ３０１／Ｗ３０４、アスペクト比Ｄ３０１／Ｗ３０５およびアスペクト比Ｄ３０１／Ｗ３０６が、ほぼ等しい値に設定されることが好ましい。

さらに、第１パッドトレンチ３２６、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５の各深さＤ３０１、ならびに、第３パッドトレンチ４３４およびコイルトレンチ４４０の各深さＤ３０２は、ほぼ等しい値に設定されることが好ましい。
これにより、インダクタ形成領域４１７の第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３、ならびに、キャパシタ形成領域４１６の第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４を共通の工程を経て、同時に作り込むことができる。

以上、チップキャパシタ４０１によれば、キャパシタ形成領域４１６において基板４０６の第１主面４０７には、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５が埋め込まれている。また、インダクタ形成領域４１７において基板４０６の第１主面４０７には、コイル電極４３３が埋め込まれている。
これにより、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５、ならびに、コイル電極４３３を基板４０６の第１主面４０７の法線方向に沿って積層しなくて済む。

とりわけ、チップキャパシタ４０１によれば、第１パッド電極３２１および第２パッド電極３２２が、キャパシタ形成領域４１６において基板４０６の第１主面４０７に埋め込まれている。また、第３パッド電極４３１および第４パッド電極４３２が、インダクタ形成領域４１７において基板４０６の第１主面４０７に埋め込まれている。
したがって、基板４０６の第１主面４０７の上に形成されるべき電極層を削減できる。これにより、チップキャパシタ４０１が基板４０６の第１主面４０７の法線方向に沿って大型化するのを抑制できる。よって、小型化を図ることができるチップキャパシタ４０１を提供できる。

このようなチップキャパシタ４０１は、図３６Ａ〜図３６Ｍの工程と同様の工程を経て製造される。以下では、図３６Ａ〜図３６Ｍを再度参照しながら、チップキャパシタ４０１の製造方法を説明する。図３６Ａ〜図３６Ｍと共通の工程については、具体的な説明を省略する。
まず、図３６Ａを参照して、ベース基板３７０が準備される。ベース基板３７０の第１主面３７１は、基板４０６の第１主面４０７に対応しており、ベース基板３７０の第２主面３７２は、基板４０６の第２主面４０８に対応している。

ベース基板３７０には、チップキャパシタ４０１に対応する複数のチップ形成領域３７３および複数のチップ形成領域３７３を区画する境界領域３７４が設定される。複数のチップ形成領域３７３には、キャパシタＣＣが形成されるキャパシタ形成領域４１６、および、インダクタＬＬが形成されるインダクタ形成領域４１７がそれぞれ設定される。
次に、図３６Ｂを参照して、ベース基板３７０の第１主面３７１を被覆する第１絶縁膜３７５が形成される。また、ベース基板３７０の第２主面３７２を被覆する第２絶縁膜３７６が形成される。

次に、図３６Ｃを参照して、第１絶縁膜３７５の上に、所定のパターンを有するマスク３７７が形成される。マスク３７７は、キャパシタ形成領域４１６では、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５を形成すべき領域を露出させる開口３７８を有している。
マスク３７７は、インダクタ形成領域４１７では、第３パッドトレンチ４３４、第４パッドトレンチ４３７およびコイルトレンチ４４０を形成すべき領域を露出させる開口３７８を有している。

次に、マスク３７７を介するエッチング法により、第１絶縁膜３７５の不要な部分が除去される。これにより、マスク３７７の開口３７８に整合する開口３７９が、第１絶縁膜３７５に形成される。その後、マスク３７７は除去される。
次に、図３６Ｄを参照して、第１絶縁膜３７５をマスクとするエッチング法により、ベース基板３７０の不要な部分が除去される。

これにより、キャパシタ形成領域４１６では、ベース基板３７０の第１主面３７１に、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５が形成される。
また、インダクタ形成領域４１７では、ベース基板３７０の第１主面３７１に、第３パッドトレンチ４３４、第４パッドトレンチ４３７およびコイルトレンチ４４０が形成される。

第３パッドトレンチ４３４、第４パッドトレンチ４３７およびコイルトレンチ４４０は、異なる工程を経て形成されてもよい。たとえば、コイルトレンチ４４０は、第３パッドトレンチ４３４および第４パッドトレンチ４３７の形成後、またはこれに先立って形成されてもよい。
さらに、第３パッドトレンチ４３４、第４パッドトレンチ４３７およびコイルトレンチ４４０は、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５とは異なる工程を経て形成されてもよい。

たとえば、第３パッドトレンチ４３４、第４パッドトレンチ４３７およびコイルトレンチ４４０は、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５の形成後、またはこれに先立って形成されてもよい。
次に、図３６Ｅを参照して、第１絶縁膜３７５および第２絶縁膜３７６が除去される。

次に、図３６Ｆを参照して、ベース基板３７０の第１主面３７１を被覆する第１絶縁膜３８０が形成される。第１絶縁膜３８０のうちのベース基板３７０の第１主面３７１を被覆する部分は、表面絶縁膜４１０となる。
キャパシタ形成領域４１６では、第１絶縁膜３８０のうちの第１パッドトレンチ３２６の内部、第２パッドトレンチ３２９の内部、第１キャパシタトレンチ３３２の内部および第２キャパシタトレンチ３３５の内部に位置する部分が内壁絶縁膜３３８となる。

インダクタ形成領域４１７では、第１絶縁膜３８０のうちの第３パッドトレンチ４３４の内部、第４パッドトレンチ４３７の内部およびコイルトレンチ４４０の内部に位置する部分が内壁絶縁膜３３８となる。
次に、図３６Ｇを参照して、ベース基板３７０の第１主面３７１の上に第１電極層３８２が形成される。

第１電極層３８２は、キャパシタ形成領域４１６では、第１パッド電極層３２７、第１パッド電極層３３０、第１キャパシタ電極層３３３および第１電極層３３６のベースとなる層である。
第１電極層３８２は、キャパシタ形成領域４１６では、ベース基板３７０の第１主面３７１、第１パッドトレンチ３２６の内壁、第２パッドトレンチ３２９の内壁、第１キャパシタトレンチ３３２の内壁および第２キャパシタトレンチ３３５の内壁に沿う膜状に形成される。

第１電極層３８２は、インダクタ形成領域４１７では、第３パッド電極４３１の第１パッド電極層４３５、第４パッド電極４３２の第１パッド電極層４３８およびコイル電極４３３の第１コイル電極層４４８のベースとなる層である。
第１電極層３８２は、インダクタ形成領域４１７では、ベース基板３７０の第１主面３７１、第３パッドトレンチ４３４の内壁、第４パッドトレンチ４３７の内壁およびコイルトレンチ４４０の内壁に沿う膜状に形成される。

次に、図３６Ｈを参照して、第１電極層３８２の上に第２電極層３８３が形成される。第２電極層３８３は、キャパシタ形成領域４１６では、第２パッド電極層３２８、第２パッド電極層３３１、第２キャパシタ電極層３３４および第２電極層３３７のベースとなる層である。
第２電極層３８３は、キャパシタ形成領域４１６では、第１パッドトレンチ３２６、第２パッドトレンチ３２９、第１キャパシタトレンチ３３２および第２キャパシタトレンチ３３５を埋めてベース基板３７０の第１主面３７１を被覆する。

第２電極層３８３は、インダクタ形成領域４１７では、第３パッド電極４３１の第２パッド電極層４３６、第４パッド電極４３２の第２パッド電極層４３９およびコイル電極４３３の第２コイル電極層４４９のベースとなる層である。
第２電極層３８３は、インダクタ形成領域４１７では、第３パッドトレンチ４３４、第４パッドトレンチ４３７およびコイルトレンチ４４０を埋めてベース基板３７０の第１主面３７１を被覆する。

次に、図３６Ｉを参照して、第１電極層３８２および第２電極層３８３の不要な部分が除去される。これにより、キャパシタ形成領域４１６では、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４が形成される。また、インダクタ形成領域４１７では、第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３が形成される。

第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３は、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４とは異なる工程を経て形成されてもよい。
たとえば、第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３は、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４の形成後に形成されてもよい。

また、第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３は、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３および第２キャパシタ電極３２４の形成に先立って形成されてもよい。
次に、図３６Ｊを参照して、絶縁層４１１となるフィルム状のフォトレジスト層３８４が、ベース基板３７０の第１主面３７１の上に貼付される。

次に、フォトレジスト層３８４において複数のチップ形成領域３７３に対応する領域が選択的に露光される。より具体的には、フォトレジスト層３８４において第１パッド開口４５１、第２パッド開口４５２、第３パッド開口４５３および第４パッド開口４５４を形成すべき領域外の領域、ならびに、境界領域３７４外の領域が選択的に露光される。
次に、フォトレジスト層３８４が、現像液への浸漬を経て、現像される。これにより、フォトレジスト層３８４に、第１パッド開口４５１、第２パッド開口４５２、第３パッド開口４５３および第４パッド開口４５４、ならびに、境界領域３７４を露出させる開口３８５が形成される。このようにして、フォトレジスト層３８４からなる絶縁層４１１が形成される。

次に、図３６Ｋを参照して、第１外部端子３１６および第２外部端子３１７に代えて、第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１が形成される。
この工程では、まず、絶縁層３１１の第１主面３１２の上に、第１電極層３８６が形成される。第１電極層３８６は、第１外部端子４１８の第１電極層４５５、第２外部端子４１９の第１電極層４６１、第３外部端子４２０の第１電極層４６７および第４外部端子４２１の第１電極層４７３のベースとなる。

第１電極層３８６は、絶縁層３１１の第１主面３１２側からこの順に形成されたチタンシード層および銅シード層を含む。チタンシード層は、たとえばスパッタ法によって形成される。銅シード層は、たとえばスパッタ法によって形成される。
次に、第１電極層３８６の上に、所定のパターンを有するレジストマスク３８７が形成される。レジストマスク３８７は、第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１を形成すべき領域を選択的に露出させる開口３８８を有している。

次に、レジストマスク３８７の開口３８８から露出する第１電極層３８６の上に、第１外部端子４１８の第２電極層４５６、第２外部端子４１９の第２電極層４６２、第３外部端子４２０の第２電極層４６８および第４外部端子４２１の第２電極層４７４が形成される。
第１外部端子４１８の第２電極層４５６、第２外部端子４１９の第２電極層４６２、第３外部端子４２０の第２電極層４６８および第４外部端子４２１の第２電極層４７４は、それぞれ銅めっき層を含む。銅めっき層は、たとえば電解めっき法により形成される。

第１外部端子４１８の第２電極層４５６、第２外部端子４１９の第２電極層４６２、第３外部端子４２０の第２電極層４６８および第４外部端子４２１の第２電極層４７４が形成された後、レジストマスク３８７が除去される。
次に、第１外部端子４１８の第２電極層４５６、第２外部端子４１９の第２電極層４６２、第３外部端子４２０の第２電極層４６８および第４外部端子４２１の第２電極層４７４をマスクとするエッチング法により、絶縁層３１１の第１主面３１２の上に形成された第１電極層３８６の不要な部分が除去される。

これにより、第１電極層３８６が、第１外部端子４１８の第１電極層４５５、第２外部端子４１９の第１電極層４６１、第３外部端子４２０の第１電極層４６７および第４外部端子４２１の第１電極層４７３に分断される。
次に、第１外部端子４１８の第３電極層４５７、第２外部端子４１９の第３電極層４６３、第３外部端子４２０の第３電極層４６９、第４外部端子４２１の第３電極層４７５が形成される。

第１外部端子４１８の第３電極層４５７は、第１外部端子４１８の第２電極層４５６側からこの順に積層されたニッケル層４５８、パラジウム層４５９および金層４６０を含む。ニッケル層４５８、パラジウム層４５９および金層４６０は、たとえば電解めっき法によってそれぞれ形成される。
第２外部端子４１９の第３電極層４６３は、第２外部端子４１９の第２電極層４６２側からこの順に積層されたニッケル層４６４、パラジウム層４６５および金層４６６を含む。ニッケル層４６４、パラジウム層４６５および金層４６６は、たとえば電解めっき法によってそれぞれ形成される。

第３外部端子４２０の第３電極層４６９は、第３外部端子４２０の第２電極層４６８側からこの順に積層されたニッケル層４７０、パラジウム層４７１および金層４７２を含む。ニッケル層４７０、パラジウム層４７１および金層４７２は、たとえば電解めっき法によってそれぞれ形成される。
第４外部端子４２１の第３電極層４７５は、第４外部端子４２１の第２電極層４７４側からこの順に積層されたニッケル層４７６、パラジウム層４７７および金層４７８を含む。ニッケル層４７６、パラジウム層４７７および金層４７８は、たとえば電解めっき法によってそれぞれ形成される。

このようにして、第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１が形成される。第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１は、同時に形成される。
第３外部端子４２０および第４外部端子４２１は、異なる工程を経て形成されてもよい。たとえば、第４外部端子４２１は、第３外部端子４２０の形成後、またはこれに先立って形成されてもよい。

第３外部端子４２０および第４外部端子４２１は、第１外部端子４１８および第２外部端子４１９の形成後に形成されてもよい。第３外部端子４２０および第４外部端子４２１は、第１外部端子４１８および第２外部端子４１９の形成に先立って形成されてもよい。
その後、図３６Ｌ〜図３６Ｍと同様の工程を経て、ベース基板３７０から複数のチップキャパシタ４０１が切り出される。

図４３は、本発明の第９実施形態に係るチップキャパシタ５０１の斜視図である。図４４は、図４３のチップキャパシタ５０１の電気的構造を示す回路図である。チップキャパシタ５０１においてチップキャパシタ４０１の構成と対応する構成については同一の参照符号を付して説明を省略する。
図４３を参照して、チップキャパシタ５０１では、チップ本体４０２の第１主面４０３の上に共通外部端子５０２が形成されている。共通外部端子５０２は、第１外部端子４１８および第３外部端子４２０を一体的に含む。

図４４を参照して、キャパシタＣＣの一端およびインダクタＬＬの一端は、共通外部端子５０２に電気的に接続されている。キャパシタＣＣの他端は、第２外部端子４１９に電気的に接続されている。インダクタＬＬの他端は、第４外部端子４２１に電気的に接続されている。
チップキャパシタ５０１は、前述の第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１を形成する工程において、レジストマスク３８７の開口３８８のパターンを変更することにより製造できる。

以上、チップキャパシタ５０１によっても、チップキャパシタ４０１に対して述べた効果と同様の効果を奏することができる。
図４５は、本発明の第１０実施形態に係るチップキャパシタ５１１の斜視図である。チップキャパシタ５１１においてチップキャパシタ４０１の構成と対応する構成については同一の参照符号を付して説明を省略する。

図４５を参照して、チップキャパシタ５１１では、チップ本体４０２の第１主面４０３の上には、第１共通外部端子５１２および第２共通外部端子５１３が形成されている。第１共通外部端子５１２は、第１外部端子４１８および第３外部端子４２０を一体的に含む。第２共通外部端子５１３は、第２外部端子４１９および第４外部端子４２１を一体的に含む。

図４６を参照して、キャパシタＣＣの一端およびインダクタＬＬの一端は、第１共通外部端子５１２に電気的に接続されている。キャパシタＣＣの他端およびインダクタＬＬの他端は、第２共通外部端子５１３に電気的に接続されている。
チップキャパシタ５１１は、前述の第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１を形成する工程において、レジストマスク３８７の開口３８８のパターンを変更することにより製造できる。

以上、チップキャパシタ５１１によっても、チップキャパシタ４０１に対して述べた効果と同様の効果を奏することができる。
図４７は、本発明の第１１実施形態に係るチップキャパシタ５２１の内部構造を示す平面図である。チップキャパシタ５２１においてチップキャパシタ４０１の構成と対応する構成については同一の参照符号を付して説明を省略する。

図４７を参照して、チップキャパシタ５２１では、チップ本体４０２の第１主面４０３に、第１キャパシタ電極３２３およびコイル電極４３３に電気的に接続された共通パッド電極５２２が形成されている。共通パッド電極５２２は、第１パッド電極３２１および第３パッド電極４３１を一体的に含む。
また、チップキャパシタ５２１では、絶縁層４１１に、共通パッド電極５２２の一部の領域を露出させる共通パッド開口５２３が形成されている。共通パッド開口５２３は、共通パッド電極５２２のほぼ全域を露出させていてもよい。

さらに、チップキャパシタ５２１では、チップ本体４０２の第１主面４０３の上に、共通外部端子５２４が形成されている。共通外部端子５２４は、第１外部端子４１８および第３外部端子４２０を一体的に含む。
共通外部端子５２４は、絶縁層４１１の第１主面４１２から共通パッド開口５２３に入り込んでいる。共通外部端子５２４は、共通パッド開口５２３内において共通パッド電極５２２に直接接続された接続部５２４ａを含む。

以上、チップキャパシタ５２１によっても、チップキャパシタ４０１に対して述べた効果と同様の効果を奏することができる。チップキャパシタ５２１のような構造は、前述の第９実施形態および第１０実施形態においても適用できる。
図４８は、本発明の第１２実施形態に係るチップキャパシタ５３１の斜視図である。チップキャパシタ５３１においてチップキャパシタ４０１の構成と対応する構成については同一の参照符号を付して説明を省略する。

チップキャパシタ５３１では、チップ本体４０２が、平面視において長方形状に形成されている。第１外部端子４１８、第２外部端子４１９、第３外部端子４２０および第４外部端子４２１は、チップ本体４０２の長手方向に沿って間隔を空けて形成されている。
キャパシタ形成領域４１６およびインダクタ形成領域４１７は、この形態では、チップ本体４０２を２等分する分割線ＤＬによって分割された二つの領域に画定されている。分割線ＤＬは、図４８では二点鎖線によって示されている。

分割線ＤＬは、チップ本体４０２の短手方向に沿って延び、かつ、チップ本体４０２を長手方向に沿って２等分している。分割線ＤＬは、第１外部端子４１８および第４外部端子４２１の間の領域をチップ本体４０２の短手方向に沿って延びている。
これにより、キャパシタ形成領域４１６およびインダクタ形成領域４１７は、この形態では、チップ本体４０２の長手方向に沿って間隔を空けて形成されている。図４８では、説明の便宜上、キャパシタＣＣおよびインダクタＬＬが破線によって簡略化して示されている。

以上、チップキャパシタ５２１によっても、チップキャパシタ４０１に対して述べた効果と同様の効果を奏することができる。
チップキャパシタ５２１において、前述の第９実施形態のような設計を適用して、第２外部端子４１９および第３外部端子４２０は、一体的に形成されていてもよい。また、チップキャパシタ５２１において、前述の第１１実施形態のような設計を適用して、第２パッド電極３２２および第３パッド電極４３１が一体的に形成された構造が採用されてもよい。これらの場合、キャパシタＣＣおよびインダクタＬＬが直列接続された構造となる。

図４９は、本発明の第１３実施形態に係るチップキャパシタ５４１の斜視図である。チップキャパシタ５４１においてチップキャパシタ４０１の構成と対応する構成については同一の参照符号を付して説明を省略する。
チップキャパシタ５３１において、チップ本体４０２には、キャパシタ形成領域４１６およびインダクタ形成領域４１７に加えて、さらに他の機能素子Ｅが形成される素子形成領域５３３が画定されている。図４９では、説明の便宜上、キャパシタＣＣ、インダクタＬＬおよび機能素子Ｅが破線によって簡略化して示されている。

素子形成領域５３３には、キャパシタＣＣが形成されていてもよい。素子形成領域５３３には、第１パッド電極３２１、第２パッド電極３２２、第１キャパシタ電極３２３、第２キャパシタ電極３２４および誘電体３２５が形成されていてもよい。
素子形成領域５３３には、キャパシタＣＣに代えてインダクタＬＬが形成されていてもよい。素子形成領域５３３には、第３パッド電極４３１、第４パッド電極４３２およびコイル電極４３３が形成されていてもよい。

キャパシタ形成領域４１６、インダクタ形成領域４１７および機能素子Ｅは、この形態では、チップ本体４０２を３等分する第１分割線ＤＬ１および第２分割線ＤＬ２によって分割された三つの領域に画定されている。
第１分割線ＤＬ１および第２分割線ＤＬ２は、図４９では二点鎖線によって示されている。第１分割線ＤＬ１および第２分割線ＤＬ２は、第１方向ＡＡに沿って延び、かつ、チップ本体４０２を第２方向ＢＢに沿って３等分する線である。

キャパシタ形成領域４１６は、チップ本体４０２において第２方向ＢＢの一端部側に画定されている。インダクタ形成領域４１７は、キャパシタ形成領域４１６に対してチップ本体４０２の第２方向ＢＢの他端部側に画定されている。素子形成領域５３３は、インダクタ形成領域４１７に対してチップ本体４０２の第２方向ＢＢの他端部側に画定されている。

素子形成領域５３３には、機能素子Ｅ用の第５外部端子５３４および第６外部端子５３５が形成されている。第５外部端子５３４および第６外部端子５３５は、第１方向ＡＡに沿って互いに間隔を空けて形成されている。
第５外部端子５３４は、第１主面４０３において第１方向ＡＡの一端部側に形成されている。第５外部端子５３４は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。第５外部端子５３４は、図示しないパッド開口を介して機能素子Ｅに電気的に接続されている。

第６外部端子５３５は、第１主面４０３において第１方向ＡＡの他端部側に形成されている。第６外部端子５３５は、平面視において第２方向ＢＢに沿って延びる長方形状に形成されている。第６外部端子５３５図示しないパッド開口を介して機能素子Ｅに電気的に接続されている。
素子形成領域５３３側の構造は、キャパシタ形成領域４１６側の構造またはインダクタ形成領域４１７側の構造と略同様であるので、具体的な説明は省略する。

チップキャパシタ５２１は、前述の第８実施形態に係る製造方法においてマスクのレイアウトを適宜変更することにより製造できる。
以上、チップキャパシタ５２１によっても、チップキャパシタ４０１に対して述べた効果と同様の効果を奏することができる。
以上、本発明の第７実施形態〜第１３実施形態について説明したが、本発明は、第７実施形態〜第１３実施形態以外の形態で実施することもできる。

前述の第８実施形態〜第１３実施形態において、インダクタ形成領域４１７に代えてキャパシタ形成領域４１６が形成されていてもよい。つまり、チップ本体４０２には、複数のキャパシタ形成領域４１６が形成されていてもよい。
むろん、前述の第８実施形態〜第１３実施形態において、キャパシタ形成領域４１６に代えてインダクタ形成領域４１７が形成されていてもよい。つまり、チップ本体４０２には、複数のインダクタ形成領域４１７が形成されていてもよい。この場合、チップキャパシタに代えてチップインダクタを提供できる。

前述の第７実施形態〜第１３実施形態において、基板３０６，４０６は、半導体装置の形成に利用される半導体基板であってもよい。シリコン基板、窒化物半導体基板、ＳｉＣ基板、ダイアモンド基板等を、半導体基板として例示できる。半導体基板は、不純物無添加の高抵抗半導体基板であってもよい。基板３０６，４０６が半導体基板からなる場合、半導体装置の製造プロセスを利用して基板３０６，４０６を容易に加工できる。

前述の第７実施形態〜第１３実施形態において、基板３０６，４０６は、絶縁基板であってもよい。ガラス基板、セラミック基板、樹脂基板等を、絶縁基板として例示できる。基板３０６，４０６が絶縁基板からなる場合、当該絶縁基板の一部の領域を利用して誘電体３２５を形成できる。したがって、基板３０６，４０６の第１主面３０３，４０３の上に表面絶縁膜３１０，４１０や内壁絶縁膜３３８を形成しなくて済む。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面（図２９〜図４９）から抽出される特徴の例を以下に示す。
特開２００６−３４７７８２号公報には、積層セラミックコンデンサが開示されている。積層セラミックコンデンサは、第１の内部電極と、誘電体セラミック層を挟んで第１の内部電極に対向する第２の内部電極と、第１の内部電極に電気的に接続された第１の外部電極と、第２の内部電極に電気的に接続された第２の外部電極とを含む。

以下では、小型化を図ることができるチップキャパシタおよびその製造方法の例を示す。
［項１］主面を有する基板と、前記基板の前記主面に埋め込まれた第１パッド電極と、前記第１パッド電極から間隔を空けて前記基板の前記主面に埋め込まれた第２パッド電極と、前記基板の前記主面に埋め込まれ、かつ、前記第１パッド電極から前記第２パッド電極側に向けて引き出された第１キャパシタ電極と、前記基板の前記主面に埋め込まれ、かつ、前記第１パッド電極および前記第２パッド電極の対向方向に交差する交差方向に前記第１キャパシタ電極と対向するように前記第２パッド電極から前記第１パッド電極側に向けて引き出された第２キャパシタ電極と、前記基板の前記主面において、前記第１キャパシタ電極および前記第２キャパシタ電極の間の領域に埋め込まれた誘電体と、を含む、チップキャパシタ。

このチップキャパシタによれば、第１キャパシタ電極、第２キャパシタ電極および誘電体が基板の主面に埋め込まれている。これにより、第１キャパシタ電極、第２キャパシタ電極および誘電体を基板の主面の法線方向に沿って積層しなくて済む。
また、このチップキャパシタでは、第１パッド電極および第２パッド電極も基板の主面に埋め込まれているので、基板の主面の上に形成されるべき電極層を削減できる。これにより、基板の主面の法線方向に沿ってチップキャパシタが大型化するのを抑制できる。よって、小型化を図ることができるチップキャパシタを提供できる。

［項２］前記第１パッド電極に接続された第１接続部を有する第１外部端子と、前記第２パッド電極に接続された第２接続部を有する第２外部端子と、をさらに含む、項１に記載のチップキャパシタ。
［項３］前記基板の前記主面を被覆する絶縁層をさらに含み、前記第１外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記第１パッド電極に接続されており、前記第２外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記第２パッド電極に接続されている、項２に記載のチップキャパシタ。

［項４］前記絶縁層は、樹脂層の単層構造からなる、項３に記載のチップキャパシタ。
［項５］前記絶縁層は、ネガティブタイプのフォトレジスト層からなる、項３または４に記載のチップキャパシタ。
［項６］前記絶縁層は、１０μｍ以上の厚さを有している、項３〜５のいずれか一項に記載のチップキャパシタ。

［項７］主面を有し、キャパシタを含むキャパシタ形成領域およびインダクタを含むインダクタ形成領域を有する基板を含む、チップキャパシタであって、前記キャパシタ形成領域は、前記基板の前記主面に埋め込まれた第１パッド電極と、前記第１パッド電極から間隔を空けて前記基板の前記主面に埋め込まれた第２パッド電極と、前記基板の前記主面に埋め込まれ、かつ、前記第１パッド電極から前記第２パッド電極側に向けて引き出された第１キャパシタ電極と、前記基板の前記主面に埋め込まれ、前記第１パッド電極および前記第２パッド電極の対向方向に交差する交差方向に前記第１キャパシタ電極と対向するように前記第２パッド電極から前記第１パッド電極側に向けて引き出された第２キャパシタ電極と、前記基板の前記主面において、前記第１キャパシタ電極および前記第２キャパシタ電極の間の領域に埋め込まれた誘電体と、を含み、前記インダクタ形成領域は、前記基板の前記主面に埋め込まれた第３パッド電極と、前記第３パッド電極から間隔を空けて前記基板の前記主面に埋め込まれた第４パッド電極と、前記第３パッド電極に接続された一端部、および、前記第４パッド電極に接続された他端部を有し、前記基板の前記主面の法線方向から見た平面視において螺旋状に引き回されるように前記基板の前記主面に埋め込まれたコイル電極と、を含む、チップキャパシタ。

このチップキャパシタは、キャパシタ形成領域に加えてインダクタ形成領域を含む複合型のチップ部品として形成されている。キャパシタ形成領域では、第１キャパシタ電極、第２キャパシタ電極および誘電体が基板の主面に埋め込まれており、インダクタ形成領域では、コイル電極が基板の主面に埋め込まれている。
これにより、第１キャパシタ電極、第２キャパシタ電極、誘電体およびコイル電極を基板の主面の法線方向に沿って積層しなくて済む。また、このチップキャパシタでは、第１パッド電極、第２パッド電極第３パッド電極および第４パッド電極も基板の主面に埋め込まれている。

したがって、基板の主面の上に形成されるべき電極層を削減できる。これにより、基板の主面の法線方向に沿ってチップキャパシタが大型化するのを抑制できる。よって、小型化を図ることができるチップキャパシタを提供できる。
［項８］前記キャパシタ形成領域は、前記第１パッド電極に接続された第１接続部を有する第１外部端子と、前記第２パッド電極に接続された第２接続部を有する第２外部端子と、をさらに含み、前記インダクタ形成領域は、前記第３パッド電極に接続された第３接続部を有する第３外部端子と、前記第４パッド電極に接続された第４接続部を有する第４外部端子と、をさらに含む、項７に記載のチップキャパシタ。

［項９］前記基板の前記主面を被覆する絶縁層をさらに含み、前記第１外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記第１パッド電極に接続されており、前記第２外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記第２パッド電極に接続されており、前記第３外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記第３パッド電極に接続されており、前記第４外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記第４パッド電極に接続されている、項８に記載のチップキャパシタ。

［項１０］前記絶縁層は、樹脂層の単層構造からなる、項９に記載のチップキャパシタ。
［項１１］前記絶縁層は、ネガティブタイプのフォトレジスト層からなる、項９または１０に記載のチップキャパシタ。
［項１２］前記絶縁層は、１０μｍ以上の厚さを有している、項９〜１１のいずれか一項に記載のチップキャパシタ。

［項１３］主面を有するベース基板を準備する工程と、前記ベース基板の前記主面に、第１パッドトレンチを形成する工程と、前記ベース基板の前記主面に、前記第１パッドトレンチから間隔を空けて第２パッドトレンチを形成する工程と、前記ベース基板の前記主面に、前記第１パッドトレンチから前記第２パッドトレンチ側に引き出されるように第１キャパシタトレンチを形成する工程と、前記ベース基板の前記主面に、前記第１パッドトレンチおよび前記第２パッドトレンチの対向方向に交差する交差方向に前記第１キャパシタトレンチと対向し、かつ、前記第２パッドトレンチから前記第１パッドトレンチ側に引き出されるように第２キャパシタトレンチを形成する工程と、前記第１キャパシタトレンチの内壁面および前記第２キャパシタトレンチの内壁面に沿って誘電体を形成する工程と、前記第１パッドトレンチに導電体を埋めて、第１パッド電極を形成する工程と、前記第２パッドトレンチに導電体を埋めて、第２パッド電極を形成する工程と、前記第１キャパシタトレンチに導電体を埋めて、第１キャパシタ電極を形成する工程と、前記第２キャパシタトレンチに導電体を埋めて、第２キャパシタ電極を形成する工程と、を含む、チップキャパシタの製造方法。

このチップキャパシタの製造方法によれば、第１キャパシタ電極、第２キャパシタ電極および誘電体がベース基板の主面に埋め込まれる。これにより、第１キャパシタ電極、第２キャパシタ電極および誘電体を基板の主面の法線方向に沿って積層しなくて済む。
また、このチップキャパシタの製造方法によれば、第１パッド電極および第２パッド電極もベース基板の主面に埋め込まれる。したがって、ベース基板の主面の上に形成されるべき電極層を削減できる。これにより、ベース基板の主面の法線方向に沿ってチップキャパシタが大型化するのを抑制できる。よって、小型化を図ることができるチップキャパシタを製造し、提供できる。

［項１４］前記ベース基板の前記主面に埋め込まれた前記第１パッド電極、前記第２パッド電極、前記第１キャパシタ電極および前記第２キャパシタ電極を被覆するように、前記ベース基板の前記主面の上に絶縁層を形成する工程と、前記絶縁層に、前記第１パッド電極を露出させる第１開口を形成する工程と、前記絶縁層に、前記第２パッド電極を露出させる第２開口を形成する工程と、前記絶縁層の前記第１開口に導電体を埋めて、前記第１パッド電極に接続された接続部を有する第１外部端子を形成する工程と、前記絶縁層の前記第２開口に導電体を埋めて、前記第２パッド電極に接続された接続部を有する第２外部端子を形成する工程と、をさらに含む、項１３に記載のチップキャパシタの製造方法。

［項１５］前記絶縁層を形成する工程は、前記ベース基板の前記主面に前記絶縁層としての感光性樹脂からなる樹脂層を形成する工程を含み、前記第１開口を形成する工程において、前記第１開口は、前記樹脂層を選択的に露光した後、現像することにより形成され、前記第２開口を形成する工程において、前記第２開口は、前記樹脂層を選択的に露光した後、現像することにより形成される、項１４に記載のチップキャパシタの製造方法。

［項１６］前記第１パッドトレンチを形成する工程、前記第２パッドトレンチを形成する工程前記、前記第１キャパシタトレンチを形成する工程および前記第２キャパシタトレンチを形成する工程は、同時に実行される、項１４または１５に記載のチップキャパシタの製造方法。
［項１７］前記第１パッド電極を形成する工程、前記第２パッド電極を形成する工程、前記第１キャパシタ電極を形成する工程および前記第２キャパシタ電極を形成する工程は、同時に実行される、項１４〜１６のいずれか一項に記載のチップキャパシタの製造方法。

１チップインダクタ
２封止体
３封止体の実装面
４封止体の非実装面
５封止体の接続面
６第１外部端子
７第２外部端子
１０第１外部端子の第１底面端子
１１第１外部端子の第１側面端子
１２第２外部端子の第２底面端子
１３第２外部端子の第２側面端子
２１コイル導体
２２コイル導体の第１コイル末端
２３コイル導体の第２コイル末端
２４コイル導体の螺旋部
２５第１コイル末端の第１底面部分
２７第１底面部分の第１底面延部
２８第１底面部分の第１底面凸部
３１第２コイル末端の第２底面部分
３３第２底面部分の第２底面延部
３４第２底面部分の第２底面凸部
４１螺旋部の第１螺旋部
４２螺旋部の第２螺旋部
４３螺旋部の接続部
４４第１螺旋部の第１コイルサブ末端
４５第２螺旋部の第２コイルサブ末端
６１螺旋部の第１引き出し部
６２螺旋部の第２引き出し部
７５第２フォトレジスト層（第１絶縁体層）
７７第３フォトレジスト層（第２絶縁体層）
７９第４フォトレジスト層（第３絶縁体層）
９１チップインダクタ
９２チップインダクタ
９５チップインダクタ
９６チップインダクタ
１００チップインダクタ
１０１第１引き出し部の第１延部
１０２第１引き出し部の第２延部
１０３第２引き出し部の第３延部
１０４第２引き出し部の第４延部
１１１チップインダクタ
１２１チップインダクタ
Ａ巻回軸線
Ｙ法線方向
Ｚ巻回軸方向

Claims

実装面を有する封止体と、
前記封止体の内部に封止されたコイル導体と、を含み、
前記コイル導体は、
前記封止体の前記実装面から露出する第１コイル末端と、
前記封止体の前記実装面から露出する第２コイル末端と、
前記第１コイル末端および前記第２コイル末端に接続され、かつ、前記第１コイル末端および前記第２コイル末端から前記封止体の前記実装面の法線方向に沿って引き回された螺旋状の螺旋部と、を含む、チップインダクタ。
前記封止体は、絶縁体を含む、請求項１に記載のチップインダクタ。
前記封止体は、絶縁体からなる絶縁体層が複数積層された積層構造を有している、請求項１または２に記載のチップインダクタ。
前記コイル導体の前記螺旋部は、
前記第１コイル末端から前記法線方向に沿って引き回され、かつ、前記封止体の内部に位置する第１コイルサブ末端を有する螺旋状の第１螺旋部と、
前記螺旋部の巻回軸方向に沿って前記第１螺旋部と対向するように前記第２コイル末端から前記法線方向に沿って引き回され、かつ、前記封止体の内部に位置する第２コイルサブ末端を有する螺旋状の第２螺旋部と、
前記第１螺旋部の前記第１コイルサブ末端および前記第２螺旋部の前記第２コイルサブ末端を接続する接続部と、を含む、請求項１に記載のチップインダクタ。
前記第２螺旋部の前記第２コイルサブ末端は、前記巻回軸方向に沿って前記第１螺旋部の前記第１コイルサブ末端と対向しており、
前記接続部は、前記第１コイルサブ末端および前記第２コイルサブ末端の間の領域に介在している、請求項４に記載のチップインダクタ。
前記第１螺旋部は、前記第１コイル末端から前記第１コイルサブ末端に向けて内巻きに巻回されており、
前記第２螺旋部は、前記第２コイル末端から前記第２コイルサブ末端に向けて内巻きに巻回されている、請求項４または５に記載のチップインダクタ。
前記第１螺旋部は、前記第１コイル末端から前記第１コイルサブ末端に向けて内巻きに巻回されており、
前記第２螺旋部は、前記第２コイルサブ末端から前記第２コイル末端に向けて外巻きに巻回されている、請求項４〜６のいずれか一項に記載のチップインダクタ。
前記第１螺旋部は、前記第１コイル末端から前記法線方向に沿って引き出された第１引き出し部を有しており、
前記第２螺旋部は、前記第２コイル末端から前記法線方向に沿って引き出された第２引き出し部を有している、請求項４〜７のいずれか一項に記載のチップインダクタ。
前記第１螺旋部は、前記実装面に沿って前記第１コイル末端から前記第２コイル末端に向けて延び、前記第１コイル末端に接続された一端部および前記第２コイル末端側に位置する他端部を有する第１延部、および、前記第１延部の前記他端部から前記法線方向に沿って延びる第２延部を含む第１引き出し部を有しており、
前記第２螺旋部は、前記実装面に沿って前記第２コイル末端から前記第１コイル末端に向けて延び、前記第２コイル末端に接続された一端部および前記第１コイル末端側に位置する他端部を有する第３延部、および、前記第３延部の前記他端部から前記法線方向に沿って延びる第４延部を含む第２引き出し部を有している、請求項４〜７のいずれか一項に記載のチップインダクタ。
前記封止体は、絶縁体を含む絶縁体層が複数積層された積層構造を有しており、
前記第１螺旋部、前記第２螺旋部および前記接続部は、それぞれ異なる絶縁体層に形成されている、請求項４〜９のいずれか一項に記載のチップインダクタ。
前記封止体の前記実装面に形成された第１外部端子と、
前記封止体の前記実装面に形成された第２外部端子と、をさらに含み、
前記第１コイル末端は、前記第１外部端子に電気的に接続されており、
前記第２コイル末端は、前記第２外部端子に電気的に接続されている、請求項１〜１０のいずれか一項に記載のチップインダクタ。
前記第１コイル末端は、外部接続される第１外部端子として形成されており、
前記第２コイル末端は、外部接続される第２外部端子として形成されている、請求項１〜１０のいずれか一項に記載のチップインダクタ。
前記第１コイル末端および前記第２コイル末端は、前記封止体の前記実装面に沿って互いに間隔を空けて形成された複数の凸部をそれぞれ含み、
前記複数の凸部は、前記封止体の前記実装面から露出する先端部をそれぞれ有している、請求項１〜１０のいずれか一項に記載のチップインダクタ。
前記第１コイル末端および前記第２コイル末端は、前記封止体の前記実装面よりも前記封止体の内側の領域において、前記封止体の前記実装面に沿って延びるように形成された末端延部をそれぞれ含み、
前記第１コイル末端および前記第２コイル末端において、前記複数の凸部は、前記末端延部から前記封止体の前記実装面に向かって突出している、請求項１３に記載のチップインダクタ。
前記封止体の前記実装面に形成された第１外部端子と、
前記封止体の前記実装面に形成された第２外部端子と、をさらに含み、
前記第１コイル末端の前記複数の凸部は、前記第１外部端子に電気的に接続されており、
前記第２コイル末端の前記複数の凸部は、前記第２外部端子に電気的に接続されている、請求項１３または１４に記載のチップインダクタ。
前記第１コイル末端の前記複数の凸部は、前記第１外部端子によって一括して被覆されており、
前記第２コイル末端の前記複数の凸部は、前記第２外部端子によって一括して被覆されている、請求項１５に記載のチップインダクタ。
前記複数の凸部は、前記法線方向から見た平面視において、ストライプ状に形成されている、請求項１３〜１６のいずれか一項に記載のチップインダクタ。
実装面、前記実装面の反対側に位置する非実装面、ならびに、前記実装面および前記非実装面を接続する接続面を有する封止体と、
前記封止体の内部に封止されたコイル導体と、を含み、
前記コイル導体は、
前記封止体の前記接続面から露出する第１コイル末端と、
前記封止体の前記接続面から露出する第２コイル末端と、
前記第１コイル末端および前記第２コイル末端に接続され、かつ、前記第１コイル末端および前記第２コイル末端から前記封止体の前記実装面の法線方向に沿って螺旋状に引き回された螺旋部と、を含む、チップインダクタ。
前記封止体は、絶縁体を含む、請求項１８に記載のチップインダクタ。
前記封止体は、絶縁体からなる絶縁体層が複数積層された積層構造を有している、請求項１８または１９に記載のチップインダクタ。
前記第１コイル末端は、前記封止体の前記接続面に加えて、前記封止体の前記実装面からも露出しており、
前記第２コイル末端は、前記封止体の前記接続面に加えて、前記封止体の前記実装面からも露出している、請求項１８〜２０のいずれか一項に記載のチップインダクタ。
実装面を有する封止体と、前記封止体の内部に封止されたコイル導体と、を含む、チップインダクタの製造方法であって、
主面を有するベース部材を準備する工程と、
前記ベース部材の主面の上に前記封止体の一部となる第１絶縁体層を形成する工程と、
前記封止体の前記実装面の法線方向に引き回されるように前記第１絶縁体層に導電体を選択的に埋め込むことにより、外部接続される第１コイル末端、および、内部接続される第１コイルサブ末端を含み、前記コイル導体の一部となる螺旋状の第１螺旋部を形成する工程と、
前記第１絶縁体層の上に前記封止体の一部となる第２絶縁体層を形成する工程と、
前記第１螺旋部の前記第１コイルサブ末端に電気的に接続されるように前記第２絶縁体層に導電体を選択的に埋め込むことにより、前記コイル導体の一部となる接続部を形成する工程と、
前記第２絶縁体層の上に前記封止体の一部となる第３絶縁体層を形成する工程と、
前記封止体の前記実装面の法線方向に引き回されるように前記第３絶縁体層に導電体を選択的に埋め込むことにより、外部接続される第２コイル末端、および、前記接続部に電気的に接続される第２コイルサブ末端を含み、前記コイル導体の一部となる螺旋状の第２螺旋部を形成する工程と、を含む、チップインダクタの製造方法。
前記第２螺旋部を形成する工程の後、前記第１絶縁体層、前記第２絶縁体層および前記第３絶縁体層を含む積層体を、前記ベース部材から分離する工程をさらに含む、請求項２２に記載のチップインダクタの製造方法。