JP2010245185A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2010245185A
JP2010245185A JP2009090329A JP2009090329A JP2010245185A JP 2010245185 A JP2010245185 A JP 2010245185A JP 2009090329 A JP2009090329 A JP 2009090329A JP 2009090329 A JP2009090329 A JP 2009090329A JP 2010245185 A JP2010245185 A JP 2010245185A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
mold
electronic component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009090329A
Other languages
English (en)
Inventor
Tetsuya Kanekawa
哲也 金川
Atsushi Seko
篤史 世古
Hideaki Oe
秀明 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009090329A priority Critical patent/JP2010245185A/ja
Publication of JP2010245185A publication Critical patent/JP2010245185A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】
本発明は、導電体層の形状精度に優れる電子部品の製造方法を提供することを目的とする。
【解決手段】
本発明は、絶縁体層を用意するA工程と前記絶縁体層に所定の導電体層を形成するB工程からなる。前記B工程は、前記所定の導電体層の形状に対応する突起を型の下面に有する第1型を用意する第1工程と、前記第1型を前記絶縁体層に押圧することにより前記所定の導電体層の収納領域を前記絶縁体層に形成する第2工程と、前記絶縁体層に導電体ペーストを印刷して導電体層を形成する第3工程と、前記所定の導電体層の形状に対応する溝を型の下面に有する第2型を用意する第4工程と、前記第2型を前記導電体層に押圧することにより前記所定の導電体層を形成する第5工程と、前記導電体層の一部を除去することにより、前記所定の導電体層を前記絶縁体層に形成する第6工程を備える。
【選択図】図1

Description

本発明は、導電体層の形状精度に優れる電子部品の製造方法に関する。
従来、様々な電子部品の導電体層の製造方法が提案されている。例えば、下記に示す特許文献1には、図8に示す工程を備えた積層型インダクタ電子部品およびその製造方法が開示されている。
特許文献1では、図8(a)に示すように、用意された絶縁体層1aの上面に新たに絶縁体ペーストを印刷して所望の導電体層の形状に対応する開口部を有する絶縁体層1bが形成される。その後、図8(b)に示すように絶縁体層1bの開口部に導電体ペーストを埋め込むように印刷して導電体層11bが形成される。続いて、図8(c)に示すように導電体層11bの上に導電体ペーストを積み重ねて印刷して導電体層11cが形成される。さらに次に、図8(d)に示すように導電体層11bと導電体層11cが一体になった導電体層11dと絶縁体層1bとの上に絶縁体ペーストを印刷して誘電体層1cが形成される。しかる後に図8(e)に示すように焼成工程を経ると、絶縁体層1a、1b、1cを焼成してなる絶縁体部63aの内部に埋め込まれた導電体層11dを焼成してなる、横断面が円形形状または楕円形状に近似した、コイルパターン部65aを有する積層型インダクタ電子部品61aを得る製造方法が開示されている。
特開平11-135351
しかしながら、特許文献1で開示される電子部品の製造方法では、所望の導電体層の形状を得るためには積み重ねて印刷するときに、位置ずれ、だれ、にじみなどが発生し、形状精度が高い導電体層を形成することが困難であった。
本発明は、導電体層の形状精度に優れる電子部品の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明では、以下の技術的手段から構成される。
本発明は、絶縁体層を用意するA工程と、前記絶縁体層に所定の導電体層を形成するB工程からなり、前記B工程は、前記所定の導電体層の形状に対応する突起を型の下面に有する第1型を用意する第1工程と、前記第1型を前記絶縁体層に押圧することにより前記所定の導電体層の形状に対応する凹部を前記絶縁体層に形成する第2工程と、
前記絶縁体層の上に導電体ペーストを印刷して導電体層を形成する第3工程と、
前記所定の導電体層の形状に対応する溝を型の下面に有する第2型を用意する第4工程と、
前記第2型を前記導電体層に押圧することにより前記導電体層に前記所定の導電体層を形成する第5工程と、前記導電体層の一部を除去することにより、前記所定の導電体層を前記絶縁体層に形成する第6工程を備える。
本発明において、前記第1型の突起は、横断面が矩形形状であり、かつ、前記突起の横断面にコーナRを有することができる。
また、さらに前記絶縁体層、または、前記導電体層は、感光性を備えることも好ましい。また、さらに前記第5工程は、前記絶縁層、または、前記導電体層を露光する第7工程を備えることも好ましい。また、さらに前記第6工程は、前記導電体層の未露光部分を現像液によって除去することも好ましい。また、さらに前記第1型、または、前記第2型は、光透過性を備えることも好ましい。また、さらに前記第1型、または、前記第2型が石英から成ることも好ましい。また、さらに前記第1型、または、前記第2型は、前記所定の導電体層の形状に対応する領域以外の領域に遮光性を有する単層もしくは多層の膜を備えることも好ましい。また、さらに前記A工程と前記B工程を複数回実施し、かつ、複数の前記所定の導電体層を電気的に連結する導電体連結層を前記絶縁体層に形成するC工程を備えることも好ましい。また、さらに前記所定の導電体層は、周回軌跡からなるコイルパターンであることも好ましい。
本発明は、導電体層の形状精度に優れる電子部品の製造方法を提供することができる。
発明を実施すための最良の形態
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を
明らかにする。本発明に係る電子部品の製造方法の第1の実施例を図1から図2に示す。
(第1の実施例)
図1(a)から(g)、図7を用いて、本発明の第1の実施例の製造方法について説明する。
図1(a) では、支持基板70の上面に絶縁体ペーストを印刷することにより、支持基板70の上面に絶縁体層1を形成する。
次に、図1(b)では、所定の導電体層の形状に対応する突起23を型の下面に有する第1型21を絶縁体層1に押圧することにより、所定の導電体層の形状に対応する凹部を絶縁体層1に形成する。このとき、突起23の先端部の角に図7に示すコーナR25を設けてもよい。コーナRの形状を制御することにより、コーナRを制御しない場合に比べ、材料の違いによる熱膨張の差などを要因とするコーナ部の応力集中をより一層制御できる効果がある。押圧条件は、材料特性や形状により適正な条件が異なるが、押圧を1から10MPaに設定して、第1型21の温度を80℃から200℃程度に設定して、押圧状態の保持時間を3分間から10分間程度に設定すればよい。また、離型条件は、第1型21の温度を室温程度にすればよい。好ましくは、押圧前に離型剤を第1型21の押圧面に塗布する工程を用意する。例えば、第1型21の押圧面を離型剤に1分間程度ディッピングすれば、離型工程が比較的容易に実施できるようになる。離型剤としては、フッ素系樹脂、シリコ-ン系樹脂などを用いることができる。また、離型を容易にするために、第1型21の突起23の側面部に抜きテーパを設けることも好ましい。
さらに次に、図1(c)では、導電体ペーストを絶縁体層1の上面に印刷し、絶縁体層1の凹部に導電体ペーストを充填しながら、絶縁体層1の上面に導電体層11を形成する。
さらに次に、図1(d)では、所定の導電体層の形状に対応する溝33を型の下面に有する第2型31を用意する。用意した第2型31の溝33が所定の導電体層に対応する絶縁体層1の凹部の上方に位置するように位置決めして、しかる後に第2型31を導電体層11に押圧して導電体層11の一部に所定の導電体層を形成する。このとき、溝33の底面の角にコーナRを設けてもよい。押圧条件は上記条件と同様にすればよい。
さらに次に、図1(e)では、所定の導電体層が形成された導電体層11から第2型31を離型する。このとき、離型条件は上記の条件と同様にすればよい。好ましくは、第2型31の溝33の側面部に抜きテーパを設ける。
ここで、突起、溝および抜きテーパは切削やエッチングなどの製造方法で第1型の突起または第2型に形成すればよい。好ましくは所定の形状にあわせてレジスト条件とエッチング条件を好適に選択したエッチング工法により突起および溝並びに抜きテーパを型に形成する。
さらに次に、図1(f)では、導電体層11が溶剤などを用いてエッチングされてなる所定の導電体層11aが絶縁体層1の上面に得られる。
さらに次に、図1(g)では、焼成、硬化、乾燥、加熱などの公知の工程、例えば焼成工程を実施することにより、絶縁体層1を焼成してなる配線基板の基板部43の上面に所定の導電体層11aを焼成してなる配線基板の配線部45が形成された配線基板41を得ることができる。なお、支持基板70と配線基板41とを分離する工程は焼成工程の前後に実施すればよい。
本発明の第1の実施例が開示する製造方法は、導電体ペーストを印刷で形成した溝に積み重ねて所定の導電体層を成形する従来技術に比べ、形状精度が高く微細な配線部45を形成した配線基板41などの電子部品を提供することができる。なお、配線部の形状は、例えば、配線基板に実装する電子部品の端子を互いに導通できるように形成する、あるいは、平行に対向するように形成する、さらには、周回軌跡を描くように形成するなど、様々な形状で形成することができる。
さらに、本発明の第1の実施例では、従来技術に比べ線幅が細くかつ厚みが厚い所定の導電体層を形成できる。従来技術では、導電体層を形成するとき、位置ずれ、だれ、にじみなどが発生し導電体層を形状精度よく形成することが困難であり、特に、線幅が細く厚みが厚い導電体層を形成するときは形状精度の低下傾向が顕著であった。そのため、従来技術では、線幅が細い導電体層では厚みを厚くすることが困難となり断面積を大きくできず導電抵抗が増加していた。これに対して本発明の第1の実施例で開示する技術は、従来技術に比べて、導電体層の線幅が細く厚みが厚い導電体層を形状精度に優れて形成ができ、導電性に優れた線幅の細く厚みが厚い配線部を有する電子部品を提供できる効果がある。
(第1の実施例の変形例1)
図2(a)から(g)、図7を用いて、本発明の第1の実施例の製造方法について説明する。
図2(a) では、支持基板70の上面に感光性の材料を含む絶縁体ペーストを印刷することにより、支持基板70の上面に絶縁体層2を形成する。
次に、図2(b)では、所定の導電体層の形状に対応する突起23aを型の下面に有し、かつ、透光性を有する第1型21aを絶縁体層2に押圧する。押圧状態で第1型21aに透過させた光を絶縁体層2に照射することにより、絶縁体層2に所定の導電体層の形状に対応する凹部が形成され、かつ、光硬化した絶縁体層2aを得る。このときの押圧条件は、材料特性や形状により適正な条件が異なるが、押圧を1から10MPa程度とし、照射光を紫外線とし、第1型21aの材料を石英、ガラス、セラミックス、プラスティックなどとすれよい。好ましくは、第1型21aの材料は石英である。このとき、第1型の突起23aの先端部の角に図7に示したようなコーナRを設けてもよい。次に、離型工程では、押圧前に離型剤を第1型21aの押圧面に塗布する工程を用意する。例えば、第1型21aの押圧面を離型剤に1分間程度ディッピングすれば、離型工程が比較的容易に実施できるようになる。離型剤としては、フッ素系樹脂、シリコ-ン系樹脂などを用いることができる。さらに好ましくは、離型を容易にするために、第1型21aの突起23aの側面部に抜きテーパを設ける。
さらに次に、図2(c)では、感光性の材料を含む導電体ペーストを絶縁体層2aの凹部に充填しながら、絶縁体層2aの上面に印刷して導電体層12を形成する。
さらに次に、図2(d)では、所定の導電体層の形状に対応する溝33aを型の下面に有し、透光性を有し、かつ、溝33a以外領域の前記下面に単層または多層の遮光性の膜35aを有する第2型31aを用意する。このとき膜35aは金属膜が好ましい。用意した第2型31aの溝33aが所定の導電体層の形状に対応する絶縁体層2の凹部の上方に位置するように位置決めして、しかる後に用意した第2型31aを導電体層12に押圧する。押圧状態で第2型31aに透過させた光を導電体層12に照射することにより、導電体層12に露光部12aと未露光部12bを形成する。なお、押圧条件は、第1型21aの場合と同様にすればよい。このとき、溝33aの底面の角にコーナRを設けることが好ましい。
さらに次に、図2(e)は、離型工程を示し、離型条件は、前記図2(b)の第2型と同様にすればよい。好ましくは押圧面に離型剤を塗布する工程を用意する。また、離型を容易にするために、第2型31aの溝33aの側面部に抜きテーパを設けることも好ましい。
さらに次に、図2(f)では、導電体層の未露光部12bがフォトリソグラフィー用の現像液などを用いてエッチング除去される。この除去工程により、導電体層の露光部12aが選択的に絶縁体層2aの上面に形成され、所定の導電体層12aが得られる。
さらに次に、図2(g)では、焼成、硬化、乾燥、加熱などの公知の工程、例えば焼成工程を実施することにより、絶縁体層2aを焼成してなる基板43aの上面に所定の導電体層12aを焼成してなる配線部45aが形成された電子部品41aを得ることができる。
ここで、第1の実施例の変形例1では、第1の実施例の効果に加え、導電体層の露光部12aと未露光部12bの現像液のエッチング速度に差異がつけられるため、所定の導電体層12aの形状精度をより向上できる効果がある。
上記の製造方法を実施することにより、図1と図2で示した基板の上面に所定の導電体層を形成した配線基板のほかに、絶縁体ペースト、導電体ペーストの材料、および、導電体層の形状を変えることで、例えば、抵抗、インダクタ、コンデンサなどの電子部品を提供することができる。
(第2の実施例)
図3(a)から(e)を用いて、本発明の第2の実施例の製造方法について説明する。
図3(a) では、本発明の第1の実施例と同様な製造方法で、支持基板70により支持された絶縁体層2bの上面に導電体層12c、12dを形成する。
次に、図3(b)では、絶縁体ペーストを絶縁体層2bおよび導電体層12c、12dの上面に印刷し、絶縁体層2cを形成する。その後、所定の導電体層と導電体連結層5の形状に対応する突起を型の下面に有する第1型(図示せず)を絶縁体層2cに押圧し、所定の導電体層の形状に対応する凹部を絶縁体層2cに形成する。次に、導電体連携層5の形状に対応する突起を型の下面に有する別の第1型(図示せず)を絶縁体層に押圧し、絶縁体層の凹部の底面に溝を形成する。あるいは、所定の導電体層と導電体連結層5の形状のいずれにも対応する突起を型の下面に有する第1型を絶縁体層に押圧し、所定の導電体層と導電体連結層5の形状に対応する凹部と溝を有する絶縁体層2cを同時に形成するようにしてもよい。ここで、別の第1型を用いた場合は第1型と第2型の製造が比較的容易になる効果があり、第1型に導電体連結層5の形状に対応する突起を有する場合は工程数を短縮できる効果がある。さらに好ましくは、導電体連結層5の形状に対応する溝を絶縁体層に形成した後に絶縁体層をエッチングすれば、導電体連結層5の形状に対応するさらなる溝の底面に絶縁体層が残留したきでもエッチングによって絶縁体層の残部が除去できる。
さらに次に、図3(c)では、絶縁体層2cの凹部と開口部に導電体ペーストを充填しながら印刷し、導電体連結層5を持つ導電体層12eを形成する。
さらに次に、図3(d)では、所定の導電体層の形状に対応する溝を型の下面に有する第2型(図示せず)を用意する。用意した第2型の溝が所定の導電体層の形状に対応する絶縁体層の凹部の上方に位置するように位置決めして、しかる後に用意した第2型を導電体層12eに押圧し、導電体層12eに所定の導電体層12f、12gを形成する。その後に、第2型を離型する。さらにその後に、導電体層12eの一部をエッチングして所定の導電体層12f,12gを絶縁体層2cの上面に形成する。このときの押圧条件および離型条件は第1の実施例と同様とすればよい。
さらに次に、図3(e) では、焼成、硬化、乾燥、加熱などの公知の工程、例えば焼成工程を実施することにより、第1の実施例および第1の実施例の第1の変形例の効果に加え、複数の絶縁体層を焼成してなる多層基板の基板部53の上面または内部に線幅が狭く線高が高い所定の導電体層を焼成してなる多層基板の配線部55a,55b,55c,55dが形成された多層基板51が得られる効果がある。
ここで、第2の実施例においてペースト材料、導電体層の形状または積層数などを変えることで、例えば、抵抗、インダクタ、コンデンサなどの電子部品の製造方法を提供することができる。
(第2の実施例の第1の変形例)
図4から図6を用いて、本発明の第2の実施例の第1の変形例によって得た積層型インダクタ電子部品について説明する。
図4は、本発明に係る製造方法によって得た積層型インダクタ電子部品61の模式図を示している。このとき絶縁体ペーストにはセラミックスなどを含むペーストを用いてもよい。図5は図4で示した積層型インダクタ電子部品のA−A方向の模式的断面図を示す。図5で示すように、積層型インダクタ電子部品61は、焼成処理して得られた絶縁体部63と、絶縁体部63の内部に周回軌跡を有するコイルパターン部65と、絶縁体層63の外部にはコイルパターン部65と電気的に接続される外部電極部67を有する。このとき前記第1型と前記第2型のそれぞれの前記溝と前記突起には所定の角にコーナRを設け、図5に示すコイルパターン部65の角にコーナR66を形成する。図6は図4で示した積層型インダクタ電子部品の積層構造を示す。図6で示すように、セラミックスからなる絶縁体部63の各層の上面に形成したコイルパターン部65が導電体連結層68を介して互いに電気的に接続され、絶縁体63の内部にらせん状の周回軌跡を有するコイルパターン部65を形成されることによって、インダクタ機能を実現することができる。また、図6で示すように、コイルパターン部65は外部電極部67と電気的に接続できるように絶縁体層63の上に形成される。なお、外部電極部67はめっき、ディッピングなどの公知の製造方法によって絶縁体層63に形成すればよい。
本発明の第2の実施例の第1の変形例で示した図4、図5、図6に示した積層型インダクタ電子部品61によれば、上記の実施例に示した効果に加え、従来の印刷製造方法に比べ線幅が微細で導電抵抗が低いコイルパターン部を形成でき、コイルの内径をより大きく確保できるためQ値がより向上できる効果を有する積層型インダクタ電子部品61を提供することができる。さらに、微細なコイルパターン部の横断面の角にコーナRを備えた積層型インダクタ電子部品は、電子部品の周波数特性、特に数百MHz以上の周波数特性が改善される効果がある。第2の実施例の第1の変形例によって得られる効果により、周波数特性を維持したままで部品寸法を小型化、または、部品の寸法を維持したままで周波数特性を向上させた積層型インダクタ電子部品の製造方法が提供できる。
以上の実施例において、絶縁体ペーストおよび導電体ペーストの材料としてガラス転移点の低い材料を用いれば、比較的簡単に成形することができる。
さらに、支持基板と、絶縁体層および導電体層とで、材料の熱膨張率の差が小さくなるように設計すれば、温度変化による材料の熱膨張の差が小さくなり、熱膨張の差による変形が抑制でき、形状精度をさらに向上する効果を得ることができる。
またさらに、1つの絶縁体層に複数の電子部品に対応する所定の導電多層を形成した後、ダイシング等の工程により複数の電子部品を製造することができる。
なお、本発明は、上記の実施例に限定されるものではなく、上記の実施例について部分的に種々の変更、あるいは、組み合わせて実施することができる。
さらには、導電体層に要求される寸法精度に応じて、本発明の技術を部分的に用いて所定の導電体層を形成することができる。
本発明の第1の実施例に係る電子部品の製造方法を示し、(a)から(g)は各工程 を説明するための模式的断面図である。 本発明の第1の実施例に係る電子部品の製造方法の変形例を示し、(a)から(g)は 各工程を説明するための模式的断面図である。 本発明の第2の実施例に係る電子部品の製造方法を示し、(a)から(g)は各工程を説明するための模式的断面図である。 本発明の第2の実施例の第1の変形例に係る電子部品の製造方法によって製造した積層型インダクタ電子部品の模式図である。 図4の積層型インダクタ電子部品におけるA−A方向の模式的断面図である。 図4の積層型インダクタ電子部品における積層構造の模式図である。 本発明の製造方法を用いる第1型の突起周囲の模式的断面図である。 従来技術に係る積層型インダクタ電子部品の製造方法を示し、(a)から(e)は各工程を説明するための模式的断面である。
1、1a、1b、1c…絶縁体層
2、2a、2b、2c…感光性を有する絶縁体層
5…導電体連結層
11、11a、 11b、 11c、 11d…導電体層
12、12a、12b、12c、12d、12e、 12f、 12g…感光性を有する導電体層
21、 21a…第1型
23、 23a…第1型の突起
25…第1型のコーナR部
31、31a…第2型
33、33a…第2型の溝
35a…遮光性の膜
41、41a…配線基板
43、43a…配線基板の基板部
45、45a…配線基板の配線部
51…多層基板
53…多層基板の基板部
55a、55b、55c、55d…多層基板の配線部
61…積層型インダクタ電子部品
63…積層型インダクタ電子部品の絶縁体部
65…積層型インダクタ電子部品のコイルパターン部
66…積層型インダクタ電子部品のコイルパターン部のコーナR
67…積層型インダクタ電子部品の外部電極部
68…積層型インダクタ電子部品の導電体連結層
70…支持基板

Claims (11)

  1. 絶縁体層を用意するA工程と
    前記絶縁体層に所定の導電体層を形成するB工程からなり、
    前記B工程は、
    前記所定の導電体層の形状に対応する突起を型の下面に有する第1型を用意する第1工程と、
    前記第1型を前記絶縁体層に押圧することにより前記所定の導電体層の形状に対応する凹部を前記絶縁体層に形成する第2工程と、
    前記絶縁体層の上に導電体ペーストを印刷して導電体層を形成する第3工程と、
    前記所定の導電体層の形状に対応する溝を型の下面に有する第2型を用意する第4工程と、
    前記第2型を前記導電体層に押圧することにより前記導電体層に所定の導電体層を形成する第5工程と、
    前記導電体層の一部を除去することにより、前記所定の導電体層を前記絶縁体層に形成する第6工程、を備えることを特徴とする、電子部品の製造方法。
  2. 前記第1型の突起は、横断面が矩形形状であり、かつ、前記突起の横断面にコーナRを有することを特徴とする、請求項1に記載の電子部品の製造方法。
  3. 前記第2型の溝は、横断面が矩形形状であり、かつ、前記溝の横断面にコーナRを有することを特徴とする、請求項1に記載の電子部品の製造方法。
  4. 前記絶縁体層、または、前記導電体層は、感光性を備えることを特徴とする、請求項1から3のいずれか1項に記載の電子部品の製造方法。
  5. 前記第5工程は、前記絶縁層、または、前記導電体層を露光する第7工程を備えることを特徴とする、請求項4に記載の電子部品の製造方法。
  6. 前記第6工程は、前記導電体層の未露光部分を現像液によって除去することを特徴とする、請求項5に記載の電子部品の製造方法。
  7. 前記第1型、または、前記第2型は、光透過性を備えることを特徴とする、請求項4に記載の電子部品の製造方法。
  8. 前記第1型、または、前記第2型が石英から成ることを特徴とする、請求項7に記載の電子部品の製造方法。
  9. 前記第1型、または、前記第2型は、前記所定の導電体層の形状に対応する領域以外の領域に遮光性を有する単層もしくは多層の膜を備えることを特徴とする、請求項7または8に記載の電子部品の製造方法。
  10. 前記A工程と前記B工程を複数回実施し、かつ、複数の前記所定の導電体層を電気的に連結する導電体連結層を前記絶縁体層に形成するC工程を備えることを特徴とする、請求項1から3のいずれか1項に記載の電子部品の製造方法。
  11. 前記所定の導電体層の形状は、周回軌跡からなるコイルパターンであることを特徴とする、請求項10に記載の電子部品の製造方法。
JP2009090329A 2009-04-02 2009-04-02 電子部品の製造方法 Pending JP2010245185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009090329A JP2010245185A (ja) 2009-04-02 2009-04-02 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009090329A JP2010245185A (ja) 2009-04-02 2009-04-02 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2010245185A true JP2010245185A (ja) 2010-10-28

Family

ID=43097901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009090329A Pending JP2010245185A (ja) 2009-04-02 2009-04-02 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2010245185A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018174306A (ja) * 2017-03-30 2018-11-08 ローム株式会社 チップインダクタおよびその製造方法
JP7461429B2 (ja) 2017-03-30 2024-04-03 ローム株式会社 チップインダクタおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018174306A (ja) * 2017-03-30 2018-11-08 ローム株式会社 チップインダクタおよびその製造方法
JP7461429B2 (ja) 2017-03-30 2024-04-03 ローム株式会社 チップインダクタおよびその製造方法
US11990264B2 (en) 2017-03-30 2024-05-21 Rohm Co., Ltd. Chip inductor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
CN101170875B (zh) 电路板及其制造方法
JP3094993B2 (ja) 電子部品の製造方法
US20170048984A1 (en) Method for Making Contact with a Component Embedded in a Printed Circuit Board
US20100301009A1 (en) Method for forming electrode pattern of ceramic substrate
US20100051172A1 (en) Method for manufacturing ceramic green sheet and method for manufacturing multilayer ceramic circuit board
JP2010263000A (ja) 電子部品製造方法
KR100678860B1 (ko) 전극 패턴 형성방법
JP2010245185A (ja) 電子部品の製造方法
JP3066455B2 (ja) 異質材部を有するセラミックグリーンシート並びにセラミック積層体部品の製造方法
JP2007194595A (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JP2006324460A (ja) チップ部品の製造方法
JP2006324566A (ja) チップ部品
US10950687B2 (en) Manufacturing method of substrate structure
KR100642047B1 (ko) 내장형 저항체 제조방법 및 이를 이용한 인쇄회로기판의제조방법
EP2781628A1 (en) Production method for transfer mold, transfer mold produced using same, and component produced using said transfer mold
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
KR20170027380A (ko) 배선전극을 가지는 투명전극의 제조방법
JP2010177660A (ja) セラミックコンデンサ及びその製造方法
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
US20140311911A1 (en) Multi-stage transfer mold manufacturing method, multi-stage transfer mold manufactured thereby, and component produced thereby
TWI696241B (zh) 高功率電感元件的製造方法及其元件
JP2005535146A (ja) 高周波技術に使用可能な導体構造を作製する方法
JP5616926B2 (ja) 積層型開口面アンテナの製造方法
KR20100018513A (ko) 다층기판 금속배선 제조방법 및 그 구조
US20130251892A1 (en) Method of forming a wiring pattern