CN106463261A - 具有可配置/可控制等效串联电阻的嵌入式封装基板电容器 - Google Patents

具有可配置/可控制等效串联电阻的嵌入式封装基板电容器 Download PDF

Info

Publication number
CN106463261A
CN106463261A CN201580022851.9A CN201580022851A CN106463261A CN 106463261 A CN106463261 A CN 106463261A CN 201580022851 A CN201580022851 A CN 201580022851A CN 106463261 A CN106463261 A CN 106463261A
Authority
CN
China
Prior art keywords
capacitor
coupled
esr
electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580022851.9A
Other languages
English (en)
Inventor
Y·K·宋
K-P·黄
D·W·金
X·张
R·D·莱恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106463261A publication Critical patent/CN106463261A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10—Housing; Encapsulation
    • H01G2/106—Fixing the capacitor in a housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一些创新特征涉及包括具有嵌入式封装基板(EPS)电容器的基板的封装基板，该EPS电容器具有等效串联电阻(ESR)控制。该EPS电容器包括被介电或绝缘薄膜材料分隔开的两个导电电极以及将电极连接到通孔的位于每个电极的顶部的等效串联电阻(ESR)控制结构。该ESR控制结构可以包括金属层、介电层以及嵌入在该介电层中并且在电极与金属层之间延伸的一组金属柱。具有ESR控制结构的EPS电容器形成可被嵌入在封装基板中的ESR可配置的EPS电容器。

Description

具有可配置/可控制等效串联电阻的嵌入式封装基板电容器
相关申请的交叉引用
本申请要求于2014年5月7日向美国专利商标局提交的美国非临时专利申请号14/272,356的优先权和权益，其全部内容通过援引纳入于此。
背景
技术领域
各种特征涉及集成器件，尤其涉及具有嵌入式封装基板电容器的集成器件封装，该嵌入式封装基板电容器具有可配置/可控制等效串联电阻。
背景技术
现代电子设备(诸如移动电话、膝上型计算机、平板计算机设备等)往往包括基板和/或印刷电路板(PCB)上的多个集成电路(IC)和子系统。例如，PCB(诸如“母板”)可包括负责执行与运行电子设备的应用相关联的大多数计算密集型过程的“应用处理器”。另一IC(例如功率管理集成电路(PMIC))可负责从电池向电子设备的应用处理器和其他IC提供功率(例如，一个或多个供电电压和电流)。最终从PMIC向电子设备的另一IC(诸如应用处理器)递送供电电压和电流的无源和有源电路组件(诸如导线、迹线、通孔、其他导电组件、电容器和/或电感器)的网络可被统称为“功率递送网络”。
功率递送网络(PDN)因电阻和其他寄生电容性和电感性组件而具有与其相关联的损耗。因此，PDN具有与其相关联的、根据频率变化的阻抗。使该阻抗最小化对于电子设备的功率节省和能量效率是势在必行的。减小该阻抗的一种方式是使用单片陶瓷电容器或解耦电容器以用于在操作期间消除噪声并吸收负载波动。
解耦电容器具有受控电容、恒定固有等效串联电感(ESL)以及等效串联电阻(ESR)。解耦电容器(或电容器网络)的电容和ESL被用于减小特定频率范围中的功率递送网络阻抗。电容器的ESR决定功率递送网络阻抗被减小的量以及其中发生这种情况的频率范围。一般而言，ESR越低，其中电容器在降低阻抗中有效的频带越受限制。尽管受ESR控制的电容器在抑制PDN谐振中是非常有用的，但受ESR控制的嵌入式封装基板(EPS)电容器不可获得。
图1解说了常规封装基板100的横截面图。如图所示，封装基板100包括具有例如介电层104和若干导电层106-112的基板102以及一个或多个嵌入式封装基板(EPS)电容器114、116。EPS电容器114、116分别耦合到第一组通孔118a-b、120a-b，并且分别耦合到第二组通孔122a-b、124a-b。图2解说了图1的EPS电容器114或116中的一者的横截面图。现有技术的EPS电容器114、116缺乏等效串联电阻(ESR)控制并且因此缺乏减小PDN中的谐振频率的能力。
图3解说了被修改以添加ESR控制特征的常规电容器300的横截面图。如图所示，电容器包括一对外部电极302以及多个内部电极304。高电阻材料306已被添加到形成ESR控制特征的电容器的一侧306。由于电容器300的仅仅一侧具有高电阻变量，所以此经修改的电容器仅与表面安装技术(SMT)兼容。如此，这些经修改的电容器仅可被直接安装到或放置到集成器件封装或印刷电路板的表面上。
图4(包括图4A-4C)和图5解说了典型双端子多层陶瓷电容器的一般概念以及用于控制多层陶瓷电容器(MLCC)中的ESR的现有技术办法。常规现有技术的双端子多层陶瓷电容器的第一和第二极板的形成在图4A、4B和4C中示出。图4A是具有延伸至一个边缘404、具有沿其余三个边缘的留边的电极极板402的多层结构内的一层的图解。一旦电容器被组装，边缘404就被暴露并被用作与极板402的电触点。在图4B中，毗邻层示出了延伸至与先前端边缘404相对的边缘408的电极极板406。图4C示出了这些极板如何交叠并创建具有沿所有边缘的留边的有效区域410。极板404的端边缘从有效区域410延伸至左边缘404，而极板406的端边缘被示为延伸至右边缘408。施加端膏(412和414)以覆盖这些边缘并将所有类似的端接极板连接在一起。沿芯片底部的端膏(412和414)的外包装提供从陶瓷面延伸的金属带，这些金属带被用来将该电容器焊接安装到电路板。这些端接(412和414)为该双端子器件创建两个触点。
图5解说了用于通过更改电容器的内部和外部电极的几何形状来控制多分层陶瓷电容器(MLCC)中的ESR的另一现有技术办法。图6解说了图5的MLCC的立体视图和俯视图，而图7解说了图5的MLCC的电容器图案和ESR图案。在此办法中，MLCC的ESR是由连接至外部端接的内部电极的数量决定的。在此MLCC设计下，未连接到外部端接的内部电极将通过非接触(NC)端子共用。NC端子不被电连接到PCB上的电路。即使连接到外部端接的内部电极的数量减少，电容值仍将取决于内部电极的总数。尽管如图5-7中所示的MLCC允许通过基于多个内部电极图案的组合改变诸层的导体电阻来任意设置ESR值，但是MLCC也仅可能直接安装或放置到集成电路封装或印刷电路板的表面上。
鉴于上文，需要提供具有实现或嵌入在集成器件封装或印刷电路板的基板级中的ESR控制特征的电容器以用于最优PDN性能的设计。
概述
以下给出本公开的一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是本公开的所有构想到的特征的详尽综览，并且既非旨在标识出本公开的所有方面的关键性或决定性要素亦非试图界定本公开的任何或所有方面的范围。其唯一目的是以简化形式给出本公开的一个或多个方面的一些概念作为稍后给出的更详细描述之序言。
一个特征提供了一种电容器，包括具有第一表面以及相对的第二表面的第一电极；具有第三表面以及相对的第四表面的第二电极；耦合到第一和第二电极并将第一和第二电极分隔开的第一介电层；以及耦合到第一电极的第一等效串联电阻(ESR)结构。该第一ESR控制结构包括耦合到第一电极的第一表面的第二介电层；耦合到第二介电层的第一表面的第一金属层；以及嵌入在第二介电材料中并在第一电极与第一金属层之间延伸的第一组柱。
根据一个方面，该电容器进一步包括耦合到第一电极的第二ESR控制结构，其中该第二ESR控制结构包括耦合到第一电极的第二表面的第三介电层；耦合到第三介电层的第一表面的第二金属层；以及嵌入在第三介电层中并在第一电极与第二金属层之间延伸的第二组柱。
根据一个方面，第一电极的第一表面是上表面，而第一电极的第二表面是下表面。第一组柱中的柱的总数与第二组柱中的柱的总数相同。替换地，第一组柱中的柱的总数与第二组柱中的柱的总数不同。
根据一个方面，该电容器进一步包括耦合到第二电极的第二ESR控制结构，其中该第二ESR控制结构包括耦合到第二电极的第三表面的第三介电层；耦合到第三介电层的第一表面的第二金属层；以及嵌入在第三介电层中并在第二电极与第二金属层之间延伸的第二组柱。
根据一个方面，该电容器被嵌入在基板中并且被其纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
另一特征提供了一种装备，包括第一导电装置；第二导电装置；耦合到第一和第二导电装置并将第一和第二导电装置分隔开的绝缘装置；以及耦合到第一导电装置的第一等效串联电阻(ESR)控制装置，该第一ESR控制装置被配置成指定该装备的ESR值。
根据一个方面，该装备进一步包括耦合到第一导电装置的第二等效串联电阻(ESR)控制装置，该第二ESR控制装置被配置成指定装备的ESR值。第一和第二ESR控制装置耦合到第一导电装置的相对侧。
根据一个方面，第一ESR控制装置指定与第二ESR控制装置的第二ESR值相同的第一ESR值。替换地，第一ESR控制装置指定与第二ESR控制装置的第二ESR值不同的第一ESR值。
根据一个方面，该装备进一步包括耦合到第二导电装置的第二等效串联电阻(ESR)控制装置，该第二ESR控制装置被配置成指定该装备的ESR值。
根据一个方面该装备被嵌入在基板中，该装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
另一特征提供了一种集成器件，包括具有第一介电层以及第一组通孔的基板；嵌入在基板中的电容器，其中该电容器包括具有第一表面以及相对的第二表面的第一电极，具有第三表面以及相对的第四表面的第二电极，以及耦合到第一和第二电极并将第一和第二电极分隔开的第二介电层；以及耦合到电容器和来自第一组通孔中的第一通孔的第一等效串联电阻(ESR)结构。该第一ESR控制结构包括耦合到电容器的第一电极的第一表面的第三介电层；耦合到第三介电层的第一表面的第一金属层，该第一金属层进一步耦合到第一通孔；以及嵌入在第三介电层中并在第一电极的第一表面与第一金属层之间延伸的第一组柱。
根据一个方面，该集成器件进一步包括耦合到第一电极的第二表面的第二ESR控制结构。该第二ESR控制结构包括耦合到电容器的第一电极的第二表面的第四介电层；耦合到第四介电层的第一表面的第二金属层；以及嵌入在第四介电层中并在第一电极的第二表面与第二金属层之间延伸的第二组柱。
根据一个方面，第一电极的第一表面是上表面，而第一电极的第二表面是下表面。
根据一个方面，第一组柱中的柱的总数与第二组柱中的柱的总数相同。替换地，第一组柱中的柱的总数与第二组柱中的柱的总数不同。
根据一个方面，该集成器件进一步包括耦合到第二电极的第三表面的第二ESR控制结构。该第二ESR控制结构包括耦合到电容器的第二电极的第三表面的第四介电层；耦合到第四介电层的第一表面的第二金属层；以及嵌入在第四介电层中并在第二电极的第三表面与第二金属层之间延伸的第二组柱。
根据一个方面，该集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机。
另一特征提供了一种用于制造包括嵌入式电容器的封装基板的方法。该方法包括形成基板，其包括形成第一介电层以及形成第一组通孔。该方法进一步包括在基板中提供电容器，其中该电容器包括具有第一表面和相对的第二表面的第一电极；具有第三表面以及相对的第四表面的第二电极；以及耦合到第一和第二电极并将第一和第二电极分隔开的第二介电层。该方法进一步包括在该电容器上形成第一等效串联电阻(ESR)结构；以及将第一ESR控制结构耦合到来自第一组通孔中的第一通孔。
根据一个方面，形成第一ESR控制结构包括：形成耦合到该电容器的第一电极的第一表面的第三介电层；形成耦合到第三介电层的第一表面的第一金属层，该第一金属层进一步耦合到第一通孔；以及形成嵌入在第三介电层中并在第一电极与第一金属层之间延伸的第一组柱。
根据一个方面，提供电容器包括在第一ESR控制结构被耦合到该电容器的第一电极之后提供该电容器和第一ESR控制结构。
根据一个方面，将第一ESR控制结构耦合到电容器包括通过形成介电膜来提供第三介电层；在第三介电层中形成至少一个腔体；在该至少一个腔体中形成金属层以限定第一组柱；以及将第三介电层和第一组柱耦合到电容器的第一电极。
根据一个方面，该方法进一步包括将第二等效串联电阻(ESR)结构耦合到电容器。该第二ESR控制结构包括：形成耦合到该电容器的第一电极的第二表面的第四介电层；形成耦合到第四介电层的第一表面的第二金属层，该第一金属层进一步耦合到来自第一组通孔中的第二通孔；以及形成被嵌入在第四介电层中并在该第一电极的第二表面与第二金属层之间延伸的第二组柱。
根据一个方面，该方法进一步包括将第二等效串联电阻(ESR)结构耦合到电容器。该第二ESR控制结构包括：形成耦合到该电容器的第二电极的第三表面的第四介电层；形成耦合到第四介电层的第一表面的第二金属层，该第一金属层进一步耦合到来自第一组通孔中的第二通孔；以及形成嵌入在第四介电层中并在该第二电极的第三表面与第二金属层之间延伸的第二组柱。
根据一个方面，该集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机。
本公开的这些和其他方面将在阅览以下详细描述后将得到更全面的理解。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了常规封装基板的横截面图。
图2解说了图1的EPS电容器的俯视图。
图3解说了添加到常规电容器的一侧的高电阻材料的示例的横截面图。
图4A解说了现有技术电容器的第一极板的构造。
图4B解说了现有技术电容器的第二极板的构造。
图4C解说了图4A和4B的基本组合是用于常规现有技术电容器的单个单元。
图5解说了用于通过更改电容器的内部和外部电极的几何形状来控制多分层陶瓷电容器(MLCC)中的ESR的另一现有技术办法。
图6解说了图5的MLCC的立体图和俯视图。
图7解说了图5的MLCC的电容器图案和ESR图案。
图8解说了根据一个示例的封装基板的横截面图。
图9解说了图8中的ESR电容器的部分俯视图。
图10解说了图8中的ESR电容器的部分横截面俯视图。
图11(包括图11A-11I)解说了用于提供(例如，形成)具有用于形成可配置/可控制等效串联电阻电容器以用于嵌入在封装基板中的一个或多个层压介电层的电容器的示例性序列。
图12解说了根据一个示例的用于制造具有用于形成可配置/可控制等效串联电阻电容器以用于嵌入在封装基板中的一个或多个层压介电层的电容器的方法的流程图。
图13(包括图13A-13H)一般性地解说了根据一个示例的用于制造具有嵌入式可配置/可控制等效串联电阻电容器的封装基板的过程。
图14解说了根据一个方面的用于制造具有嵌入式可配置/可控制ESR电容器的封装基板的方法的流程图。
图15解说了可与任何前述集成电路、管芯、芯片、基板或封装集成的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对诸实施例的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些实施例。例如，电路可能用框图示出以免使这些实施例混淆在不必要的细节中。在其他实例中，公知的电路、结构和技术可被详细示出以免混淆这些实施例。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或实施例不必被解释为优于或胜过其他实施例。同样，术语“实施例”并不要求所有实施例都包括所讨论的特征、优点、或工作模式。
如本文所使用的，术语“电耦合”在本文中被用于指代两个对象之间的、允许电流流动发生于这两个对象之间的直接或间接耦合。例如，若对象A物理地接触对象B，且对象B物理地接触对象C，则在对象B是允许电流流动发生于从对象A流向对象C和/或从对象C流向对象A的导体的情况下，对象A和C可仍被认为是彼此电耦合的，即便它们并非彼此直接物理地接触。
概览
一些创新特征涉及包括具有嵌入式封装基板(EPS)电容器的基板的封装基板，该EPS电容器具有等效串联电阻(ESR)控制。该EPS电容器包括被介电或绝缘薄膜材料分隔开的两个导电电极以及将电极连接到通孔的位于每个电极的顶部的等效串联电阻(ESR)控制结构。该ESR控制结构可以包括金属层、介电层以及嵌入在介电层中并且可在电极与金属层之间延伸的一组金属柱。具有ESR控制结构的EPS电容器形成可被嵌入在封装基板中的ESR可配置/可控制的EPS电容器。
具有嵌入式封装基板电容器的示例性封装基板
图8解说了包括基板802、具有等效串联电阻(ESR)控制的嵌入式封装基板(EPS)电容器804的封装基板800。基板802包括由不导电的介电层805分隔开的导电层803。一些导电层803可通过通孔809被电连接在一起。
EPS电容器804包括由介电或绝缘薄膜材料807分隔开的两个导电电极805。如图8中所示，解说了EPS电容器804的特写部分侧视图。在EPS电容器804的特写部分侧视图中，电极805可通过等效串联电阻(ESR)控制结构810耦合到通孔806。ESR控制结构810可包括金属层812、介电层814、以及一组金属柱816。在一些实现中，金属层812可以是铜。在一些实现中，该组金属柱816可以是铜。该组金属柱816可以被嵌入在介电层814中、在电极805与金属层812之间延伸。介电层814可是膜层。该组金属柱816可耦合到金属层812。金属层812可耦合到通孔806。不同实现可具有不同数量的金属柱816。在一些实现中，金属柱816可以是与电容器804的触点。
在一些实现中，EPS电容器804是ESR可配置的EPS电容器804(例如，高ESR、中ESR、低ESR电容器)。
在一些实现中，EPS电容器804在功率分配网络(PDN)中使用。在一些实现中，电信号可穿过通孔806到金属层812、穿过该组金属柱816到电极805。类似地，在一些实现中，电信号可穿过电极805到该组金属柱816、穿过金属层812到通孔806。在一些实现中，该组金属柱816被配置在ESR控制结构810中以使得电信号并行穿过(如电路配置图中所定义的)该组金属柱816。
如图8中所示以及上文所讨论的，电容器具有两个电极805。分开的ESR控制结构可以位于每个电极805的顶部。ESR控制结构中的每一者可具有相同总数的柱或不同总数的柱。每个ESR控制结构中的柱的数量被用于控制电阻或ESR值。类似地，单独的ESR控制结构可以位于每个电极805的底部。ESR控制结构中的每一者可具有相同总数的柱或不同总数的柱。此外，ESR控制结构中的每一者可具有相同值，即，第一ESR控制结构的第一ESR值可以与第二ESR控制结构的第二ESR值相同。替换地，ESR控制结构中的每一者可具有不同值，即，第一ESR控制结构的第一ESR值可以与第二ESR控制结构的第二ESR值不同。
上述ESR电容器的技术优势包括但不限于，如与仅提供ESR电容器的表面安装的现有技术相比将ESR电容器嵌入封装基板的能力、有助于维持PDN的功率和信号完整性的降低谐振频率以及允许电路设计者设计具有较少噪声的电路。使用本公开中所描述的ESR控制结构的另一优势是使用标准的现成电容器并调谐电容器以向集成器件的功率分配网络提供期望的等效串联电阻的能力。因此，一个或多个ESR控制结构的使用避免了完全重新设计全新电容器的需要。这进而可提供更便宜的集成封装。此外，改变ESR控制结构的结构必定比改变电容器的设计更容易。例如，可以指定一个或多个ESR控制结构中的金属柱的数量以达成期望的等效串联电阻(例如，ESR值)。
图9解说了图8中的ESR电容器的部分俯视图。图10解说了图8中的ESR电容器的部分横截面俯视图。图9和10解说了ESR控制结构的金属柱的示例性数量。应注意，在一些实现中，ESR控制结构可仅包括一个金属柱。还应注意，在不同实现中，每个柱的尺寸(例如，宽度、半径、直径)可以不同。在一些实现中，来自该组金属柱中的每个金属柱具有相同的尺寸。在一些实现中，来自该组金属柱中的一个或多个金属柱可具有不同的尺寸。在一些实现中，针对该组柱的不同尺寸的使用可定义不同的等效串联电阻。在一些实现中，用于第一ESR控制结构的第一组柱可具有第一尺寸(例如，第一宽度)，而用于第二ESR控制结构的第二组柱可具有第二尺寸(例如，第二宽度)。在一些实现中，一个或多个柱具有小于耦合到具有一个或多个柱的ESR控制结构的通孔的尺寸(例如，宽度)的第一尺寸。
如前所述，解耦电容器(decap)被用来滤除功率分配网络(PDN)中的噪声。降低PDN中的谐振频率有助于维持PDN的功率和信号完整性。如此，降低谐振频率是有利的。谐振频率在不使用EPS电容器时最高。如前所述，利用表面安装ESR与不使用EPS电容器相比提供了谐振频率的降低。然而，如上所述，使用EPS控制结构来修改现成的EPS电容器以形成可嵌入到基板中的ESR电容器提供了降低谐振频率甚至进一步维持PDN的功率和信号完整性的技术优势。
用于制造EPS电容器的示例性序列
不同实现可不同地提供/制造具有嵌入在封装基板中的可配置/可控制等效串联电阻的电容器。图11(其包括图11A-11I)解说了用于提供(例如，形成、制造)用于嵌入在封装基板中的可配置/可控制等效串联电阻电容器的示例性序列。
在一些实现中，图11A-11I的序列可被用于提供/制造图8-10的封装基板。应注意，图11A-11I的序列可组合一个或多个阶段以简化和/或阐明用于提供嵌入在封装基板中的可配置/可控制等效串联电阻电容器的序列。
如图11A中所示，提供了预形成载体1100(或丝网)。另外，解说了预形成载体的腔体的特写部分视图。不同实现可以将不同材料用于预形成载体。预形成载体1100可包括用于放置EPS电容器的多个腔体1102。尽管预形成载体1100被示为具有5x4矩阵中的二十(20)个腔体，但这仅仅作为示例且预形成载体可包括多于或少于二十(20)个腔体。一个或多个腔体可部分或完全地穿过载体。应注意，在一些实现中，提供了不具有腔体的载体并且随后在载体中形成一个或多个腔体。
单个电容器可被放置在每个腔体1102中。图11B解说了示出放置在载体1100的腔体1102中的一者中的电容器1104的图11A的载体的部分视图1105。在一些实现中，电容器1104可以是现成的电容器。如前所述，电容器1104包括第一电极1104a、第二电极1104b以及耦合到第一和第二电极1104a、1104b并将其分隔开的介电层1104c。
接着，提供了介电层1106。(见图11C)不同实现可以将不同材料用于介电层。随后在介电层1106的内部形成孔1108。(见图11D)不同实现可以不同地形成孔1108。在一些实现中，可使用激光蚀刻工艺在介电层1106中形成孔1108。在一些实现中，可使用光蚀刻工艺在介电层1106中形成孔1108。接着，在孔1108中随后形成金属层1110。(见图11E)如前所述，不同实现可具有不同数量的填充金属的孔(例如，金属柱)。在一些实现中，使用镀敷工艺来用一个或多个金属层来填充孔。例如，具有孔1108的介电层1106可被放置在晶种或催化溶液中。晶种将沉积在孔1108的一些或全部区域上并且随后用金属(诸如铜)来填充孔。
尽管已经描述了将EPS电容器嵌入在预形成载体的单个腔体中，但是这仅仅作为示例并且可在耦合孔被填充的介电层之前将单独的EPS电容器嵌入在预形成载体中的每个腔体中，如下所述。
接着，图11E中的孔被填充的介电层被耦合(例如，层压)到具有嵌入式电容器的载体。图11F解说了耦合到放置在载体1100的腔体中的电容器1104的图11E中的孔被填充的介电层。(见图11B)图11G解说了如图11F所示的耦合到放置在载体1100的腔体中的电容器1104的孔被填充的介电层的俯视图。
在一些实现中，除了图11E中孔被填充的介电层被耦合(例如，层压)到具有嵌入式电容器的载体的上表面1100a(见图11F)之外，图11E中的孔被填充的介电层也可以耦合到载体的下表面1100b。(见图11H)
填充电容器的层压载体可随后被切单以形成耦合到至少一个孔被填充的介电层的个体EPS电容器。图11H解说了具有耦合到上部(或第一)孔被填充的介电层和下部(或第二)孔被填充的介电层的EPS电容器的载体的经切单部分1115的示例。
图11I解说了图11H的经切单EPS电容器被插入到核心或基板1112腔体中以形成具有可配置/可控制ESR电容器1116的基板。如在下文进一步详细描述的，在填充金属层(例如，焊料)的孔1108与电容器焊盘1114之间形成接合以创建具有可配置/可控制等效串联电阻1116。
用于制造可配置/可控制ESR电容器的示例性流程图
图12解说了根据一示例的用于提供/制作具有用于形成可配置/可控制等效串联电阻电容器以用于嵌入在封装基板中的一个或多个层压介电层的电容器的方法1200的流程图。在步骤1202，该方法包括提供具有一个或多个腔体的预形成载体。在一些实现中，这可包括形成载体以及在该载体中形成一个或多个腔体。在一些实现中，提供预形成载体可包括从供应商接收预形成载体。在一些实现中，载体是基板(例如，层压基板)。在步骤1204，该方法包括将EPS电容器插入到该一个或多个腔体的至少一者中。在步骤1206，该方法包括提供介电层。在步骤1208，该方法包括在该介电层中形成(例如，钻出)多个孔。不同实现可以利用钻出不同数量的孔的介电层。
在步骤1210，该方法包括使用镀敷工艺(诸如晶种沉积)来用一个或多个金属层(例如，低熔化温度金属)填充介电层中的多个孔。在一些实现中，填充多个孔包括在孔中提供(例如，形成)第一金属层(例如晶种层)和第二金属层。在一些实现中，可使用两个分开的镀敷工艺在介电层的孔中提供(例如，形成)诸金属层。在步骤1212，该方法包括将孔被填充的介电层层压到该预形成载体的至少一侧。在步骤1214，该方法包括将经层压的预形成载体切单成耦合到至少一个孔被填充的介电层的个体EPS电容器。在步骤1216，该方法包括将耦合到至少一个经层压的孔被填充的介电层的经切单的EPS电容器插入到核心或基板腔体中以用于形成具有嵌入式可配置/可控制EPS电容器的基板。
用于制造封装基板中的ESR电容器的示例性序列
图13(包括图13A-13H)一般性地解说了根据一个方面的上述用于制造封装基板的过程。图13A解说了根据一个方面的中间制造阶段1300中的过程。如图所示，提供了具有核心1302顶部上的第一内部金属层1304和核心1302底部上的第二内部金属层1306的第一绝缘层1302(例如，核心层)。核心1302可包括刚性电介质(诸如环氧树脂)，而内部金属层1304、1306可包括铜、铝等。核心1302和内部金属层1304、1306可分别包括不同电介质和金属。可在核心1304和内部金属层1304、1306中形成腔体1308。第一内部金属层1304内的迹线1310、1312、第二内部金属层1306内的迹线1314、1316、以及通孔1318、1320可使用沉积、图案化、和/或移除(例如，干法和/或湿法蚀刻、化学机械平坦化(CMP))工艺步骤来形成。此类沉积、图案化、和/或移除工艺步骤在本文中可被称为DPR工艺步骤。如图13A中所示，过程1300可包括沿腔体1308的外侧壁形成金属通孔1322、1324。然而，根据一个方面，通孔1322、1324可以不存在以使得第一绝缘层1302的诸部分限定腔体1308的外侧壁。
图13B解说了根据一个方面的中间制造阶段1326的过程。如图所示，图11H的EPS电容器1115可被提供并放置在施加到第二内部金属层1306的粘合胶带1328的顶部上的腔体1308内。如上所述，电容器1115包括由介电或绝缘薄膜材料1104c分隔开的两个导电电极1104a、1104b、以及上部(或第一)孔被填充的介电层和下部(或第二)孔被填充的介电层。
根据一个方面，电容器1115可被压配到粘合胶带1328顶部上的腔体1308中。在该情形中，电容器1115与通孔1322、1324之间的任何空间可填充有环氧树脂。
图13C解说了根据一个方面的中间制造阶段1330中的过程。如图所示，层压步骤使得介电材料1332(诸如环氧树脂)被沉积/形成并固化在第一内部金属层1304、电容器1115以及迹线1310、1312的顶部上。介电材料1332还可渗透穿过通过通孔孔洞1334。
图13D解说了根据一个方面的中间制造阶段1336中的过程。如图所示，粘合胶带1328可被移除并且第二内部金属层1306内的表面(诸如迹线)可被清洗。接着，可发起另一层压步骤,其使得介电材料1338(诸如环氧树脂)被沉积/形成并固化在第二内部金属层1306、电容器1115以及迹线1310、1312下方。
图13E解说了根据一个方面的中间制造阶段1340中的过程。根据一个方面，DPR工艺步骤中的一个或多个步骤可被用于在电极1104a、1104b和迹线1310、1320之上或之下的介电材料1332内形成填充金属的区域1342、1344。根据一个方面，DPR工艺步骤中的一个或多个步骤可被用于在电极1104a、1104b和迹线1314、1316之下的介电材料1338内形成填充金属的区域1346、1348。填充金属的区域1342、1344、1346、1348可包含金属或金属合金(诸如但不限于铜、铝等)。
图13F解说了根据一个方面的中间制造阶段1350中的过程。如图所示，CMP工艺或其他工艺可被用于向下研磨介电材料1332、1338的诸部分、以及填充金属的区域1342、1344、1346、1348以形成延伸焊盘1352、1354、1356、1358、第二绝缘层1305以及第三绝缘层1307。延伸焊盘1352、1354、1356、1358耦合到它们相应的电极1104a、1104b、以及迹线1310、1312、1314、1316。
图13G解说了根据一个方面的中间制造阶段1360中的过程。如图所示，可发起一个或多个层压步骤，其使得介电材料1362(诸如环氧树脂)被沉积/形成并固化在延伸焊盘1352、1354上方，并且使得介电材料1364(诸如环氧树脂)被沉积/形成并固化在延伸焊盘1356、1358下方。
图13H解说了根据一个方面的最终制造阶段1366中的过程。如图所示，一个或多个DPR工艺步骤可被用于在介电材料1362、1364内形成通孔1368、1370、1372、1374。通孔1368、1370、1372、1374的一端电耦合至延伸焊盘1352、1354、1356、1358，如图所示。作为结果，如上所述，在一些实现中，电信号可穿过通孔1368、1370、1372、1374到金属层或延伸焊盘1352、1354、1356、1358，穿过该组金属柱1110到电极1104a、1104b。类似地，在一些实现中，电信号可穿过电极1104a、1104b到该组金属柱1110，穿过金属层或延伸焊盘1352、1354、1356、1358到通孔1368、1370、1372、1374。
用于制造具有嵌入式可配置/可控制ESR电容器的封装基板的方法的示例性流程图
图14解说了根据一个方面的用于制作/制造具有嵌入式可配置/可控制ESR电容器的封装基板的方法1400的流程图。应注意，方法1400的步骤的次序是示例性的。在一些实现中，这些步骤中的一者或多者的次序可被重新安排以制作/制造具有ESR电容器的封装基板。另外，为了清楚和简化目的，这些步骤中的一者或多者可以已被组合。
在步骤1402，该方法包括通过形成第一介电层和第一组通孔来形成基板。在一些实现中，形成基板包括形成核心层以及核心层中的第一组通孔。在一些实现中，形成第一介电层还可包括在第一介电层中形成腔体。在一些实现中，腔体可被配置成由无源器件(诸如电容器)占据。不同实现可不同地在第一介电层中形成腔体。在一些实现中，激光蚀刻工艺和/或光蚀刻工艺被用于在第一介电层中形成腔体。应注意，在一些实现中，形成第一介电层可包括形成若干介电层(例如，核心层、预浸层)这些若干介电层可被顺序地形成。在一些实现中，第一组通孔可被形成在这些若干介电层中的一者或多者中。应注意，在一些实现中，可在方法1400的不同阶段形成这些介电层中的一者或多者。
在步骤1404，该方法包括在该基板中提供电容器。该电容器包括第一电极、第二电极以及耦合到第一和第二电极并将其分隔开的第二介电层。在一些实现中，提供电容器包括从供应商接收现成的电容器。在一些实现中，该电容器是MLCC电容器。在步骤1406，该方法包括在该电容器上形成第一等效串联电阻(ESR)控制结构。在一些实现中，形成第一等效串联电阻(ESR)控制结构包括：形成耦合到该电容器的第一电极的第一表面的第三介电层；形成耦合到第三介电层的第一表面的第一金属层，该第一金属层进一步耦合到第一通孔；以及形成嵌入在第三介电层中并在第一电极的第一表面与第一金属层之间延伸的第一组柱。图11解说了在电容器上形成ESR控制结构的示例。
在步骤1408，该方法包括将该第一ESR控制结构耦合到第一组通孔中的第一通孔。将第一ESR控制结构耦合到电容器包括：提供第三介电层；在第三介电层中形成至少一个腔体；在该至少一个腔体中形成金属层以限定第一组柱；以及将该第三介电层和该第一组柱耦合到该电容器的第一电极的第一表面。
在步骤1410，该方法包括形成到第二电极的第三表面的第二等效串联电阻(ESR)控制结构。形成第二ESR控制结构包括：形成耦合到电容器的第二电极的第三表面的第四介电层；形成耦合到第四介电层的第三表面的第二金属层，该第一金属层进一步耦合到来自第一组通孔中的第二通孔；以及形成嵌入在第四介电层中并在第二电极的第三表面与第二金属层之间延伸的第二组柱。
在步骤1410，该方法包括形成到第一电极的第二表面的第二等效串联电阻(ESR)控制结构。形成第二ESR控制结构包括：形成耦合到电容器的第二电极的第三表面的第四介电层；形成耦合到第四介电层的第一表面的第二金属层，该第一金属层进一步耦合到来自第一组通孔中的第二通孔；以及形成嵌入在第四介电层中并在该第一电极的第二表面与第二金属层之间延伸的第二组柱。
在步骤1412，该方法包括将该第二ESR控制结构耦合到第一组通孔中的第二通孔。在一些实现中，一旦电容器被耦合在介电层中的一者或多者中，就可在电容器上提供(例如，形成)附加介电层以将电容器嵌入到封装基板中。在一些实现中，ESR控制结构可与电容器同时定位在一个或多个介电层中。在此类实例中，可形成附加介电层和互连(例如，迹线和通孔)。在一些实现中，封装基板中的这些互连可电耦合至嵌入在封装基板中的电容器。
示例性电子设备
图15解说了可与任何前述集成器件、集成电路、管芯、芯片、基板或封装中的任一者集成的各种电子设备。集成器件可包括基板和/或封装。例如，移动电话1502、膝上型计算机1504以及固定位置终端1506可包括集成器件1500。集成器件1500可以是例如本文所描述的集成电路、管芯、基板或封装中的任一者。图15中所解说的设备1502、1504、1506仅是示例性的。其它电子设备也可以此集成器件1500为其特征，此类电子设备包括但不限于手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征、或功能，或可以实施在若干组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所解说的装置、设备和/或组件可以被配置成执行在这些附图中所描述的一个或多个方法、特征、或步骤中。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文描述的各特征可以在不同的系统中实现。应注意，以上实施例仅是示例，且并不应被解释成限定。这些实施例的描述旨在是说明性的，而并非旨在限定权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变型对于本领域技术人员将是显而易见的。

Claims (30)

1.一种电容器，包括：
第一电极，其具有第一表面以及相对的第二表面；
第二电极，其具有第三表面以及相对的第四表面；
第一介电层，其耦合到所述第一和第二电极并将所述第一和第二电极分隔开；以及
第一等效串联电阻(ESR)结构，其耦合到所述第一电极，所述第一ESR控制结构包括：
第二介电层，其耦合到所述第一电极的所述第一表面；
第一金属层，其耦合到所述第二介电层的第一表面；以及
第一组柱，其被嵌入在所述第二介电材料中并在所述第一电极与所述第一金属层之间延伸。
2.如权利要求1所述的电容器，其特征在于，进一步包括耦合到所述第一电极的第二ESR控制结构，所述第二ESR控制结构包括：
第三介电层，其耦合到所述第一电极的所述第二表面；
第二金属层，其耦合到所述第三介电层的第一表面；以及
第二组柱，其被嵌入在所述第三介电层中并在所述第一电极与所述第二金属层之间延伸。
3.如权利要求2所述的电容器，其特征在于，所述第一电极的所述第一表面是上表面，而所述第一电极的所述第二表面是下表面。
4.如权利要求2所述的电容器，其特征在于，所述第一组柱中的柱的总数与所述第二组柱中的柱的总数相同。
5.如权利要求2所述的电容器，其特征在于，所述第一组柱中的柱的总数与所述第二组柱中的柱的总数不同。
6.如权利要求1所述的电容器，其特征在于，进一步包括：耦合到所述第二电极的第二ESR控制结构，所述第二ESR控制结构包括：
第三介电层，其耦合到所述第二电极的所述第三表面；
第二金属层，其耦合到所述第三介电层的第一表面；以及
第二组柱，其被嵌入在所述第三介电层中并在所述第二电极与所述第二金属层之间延伸。
7.如权利要求1所述的电容器，其特征在于，所述电容器被嵌入在基板中。
8.如权利要求1所述的电容器，其特征在于，所述电容器被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机。
9.一种装备，包括：
第一导电装置；
第二导电装置；
绝缘装置，其耦合到所述第一和第二导电装置并将所述第一和第二导电装置分隔开；以及
第一等效串联电阻(ESR)控制装置，其耦合到所述第一导电装置，所述第一ESR控制装置被配置成指定所述装备的ESR值。
10.如权利要求9所述的装备，其特征在于，进一步包括耦合到所述第一导电装置的第二等效串联电阻(ESR)控制装置，所述第二ESR控制装置被配置成指定所述装备的所述ESR值。
11.如权利要求10所述的装备，其特征在于，所述第一和第二ESR控制装置耦合到所述第一导电装置的相对侧。
12.如权利要求10所述的装备，其特征在于，所述第一ESR控制装置指定与所述第二ESR控制装置的第二ESR值相同的第一ESR值。
13.如权利要求10所述的装备，其特征在于，所述第一ESR控制装置指定与所述第二ESR控制装置的第二ESR值不同的第一ESR值。
14.如权利要求9所述的装备，其特征在于，进一步包括耦合到所述第二导电装置的第二等效串联电阻(ESR)控制装置，所述第二ESR控制装置被配置成指定所述装备的所述ESR值。
15.如权利要求9所述的装备，其特征在于，所述装备被嵌入在基板中。
16.如权利要求9所述的装备，其特征在于，所述装备被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
17.一种集成器件，包括：
基板，包括：
第一介电层；以及
第一组通孔；
嵌入在所述基板中的电容器，所述电容器包括：
第一电极，其具有第一表面以及相对的第二表面；
第二电极，其具有第三表面以及相对的第四表面；以及
第二介电层，其耦合到所述第一和第二电极并将所述第一和第二电极分隔开；以及
第一等效串联电阻(ESR)结构，其耦合到所述电容器以及来自所述第一组通孔中的第一通孔，所述第一ESR控制结构包括：
第三介电层，其耦合到所述电容器的所述第一电极的所述第一表面；
第一金属层，其耦合到所述第三介电层的第一表面，所述第一金属层进一步耦合到所述第一通孔；以及
第一组柱，其被嵌入在所述第三介电层中并在所述第一电极的所述第一表面与所述第一金属层之间延伸。
18.如权利要求17所述的集成器件，其特征在于，进一步包括：第二ESR控制结构，其耦合到所述第一电极的所述第二表面，所述第二ESR控制结构包括：
第四介电层，其耦合到所述电容器的所述第一电极的所述第二表面；
第二金属层，其耦合到所述第四介电层的第一表面；以及
第二组柱，其被嵌入在所述第四介电层中并在所述第一电极的所述第二表面与所述第二金属层之间延伸。
19.如权利要求18所述的集成器件，其特征在于，所述第一电极的所述第一表面是上表面，而所述第一电极的所述第二表面是下表面。
20.如权利要求18所述的集成器件，其特征在于，所述第一组柱中的柱的总数与所述第二组柱中的柱的总数相同。
21.如权利要求18所述的集成器件，其特征在于，所述第一组柱中的柱的总数与所述第二组柱中的柱的总数不同。
22.如权利要求17所述的集成器件，其特征在于，进一步包括耦合到所述第二电极的所述第三表面的第二ESR控制结构，所述第二ESR控制结构包括：
第四介电层，其耦合到所述电容器的所述第二电极的所述第三表面；
第二金属层，其耦合到所述第四介电层的第一表面；以及
第二组柱，其被嵌入在所述第四介电层中并在所述第二电极的所述第三表面与所述第二金属层之间延伸。
23.如权利要求17所述的集成器件，其特征在于，所述集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机。
24.一种用于制造包括嵌入式电容器的封装基板的方法，包括：
形成基板，包括：
形成第一介电层；以及
形成第一组通孔；
在所述基板中提供电容器，所述电容器包括：
第一电极，其具有第一表面以及相对的第二表面；
第二电极，其具有第三表面以及相对的第四表面；以及
第二介电层，其耦合到所述第一和第二电极并将所述第一和第二电极分隔开；以及
在所述电容器上形成第一等效串联电阻(ESR)结构，其中形成所述第一ESR控制结构包括：
形成耦合到所述电容器的所述第一电极的所述第一表面的第三介电层；
形成耦合到所述第三介电层的第一表面的第一金属层，所述第一金属层进一步耦合到所述第一通孔；以及
形成嵌入在所述第三介电层中并在所述第一电极的所述第一表面与所述第一金属层之间延伸的第一组柱；以及
将所述第一ESR控制结构耦合到来自所述第一组通孔中的第一通孔。
25.如权利要求24所述的方法，其特征在于，提供所述电容器包括：在所述第一ESR控制结构被耦合到所述电容器的所述第一电极之后提供所述电容器和所述第一ESR控制结构。
26.如权利要求24所述的方法，其特征在于，将所述第一ESR控制结构耦合到所述电容器包括：
提供所述第三介电层；
在所述第三介电层中形成至少一个腔体；
在所述至少一个腔体中形成金属层以限定第一组柱；以及
将所述第三介电层和所述第一组柱耦合到所述电容器的所述第一电极。
27.如权利要求26所述的方法，其特征在于，提供所述第三介电层包括形成介电膜。
28.如权利要求24所述的方法，其特征在于，进一步包括将第二等效串联电阻(ESR)结构耦合到所述电容器，所述第二ESR控制结构包括：
形成耦合到所述电容器的所述第一电极的所述第二表面的第四介电层；
形成耦合到所述第四介电层的第一表面的第二金属层，所述第一金属层进一步耦合到来自所述第一组通孔中的所述第二通孔；以及
形成嵌入在所述第四介电层中并在所述第一电极的所述第二表面与所述第二金属层之间延伸的第二组柱。
29.如权利要求24所述的方法，其特征在于，进一步包括将第二等效串联电阻(ESR)结构耦合到所述电容器，所述第二ESR控制结构包括：
形成耦合到所述电容器的所述第二电极的所述第三表面的第四介电层；
形成耦合到所述第四介电层的第一表面的第二金属层，所述第一金属层进一步耦合到来自所述第一组通孔中的所述第二通孔；以及
形成嵌入在所述第四介电层中并在所述第二电极的所述第三表面与所述第二金属层之间延伸的第二组柱。
30.如权利要求24所述的方法，其特征在于，所述集成器件被纳入到以下至少一者中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机。
CN201580022851.9A 2014-05-07 2015-04-16 具有可配置/可控制等效串联电阻的嵌入式封装基板电容器 Pending CN106463261A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/272,356 US9449762B2 (en) 2014-05-07 2014-05-07 Embedded package substrate capacitor with configurable/controllable equivalent series resistance
US14/272,356 2014-05-07
PCT/US2015/026199 WO2015171284A2 (en) 2014-05-07 2015-04-16 Embedded package substrate capacitor with configurable/controllable equivalent series resistance

Publications (1)

Publication Number Publication Date
CN106463261A true CN106463261A (zh) 2017-02-22

Family

ID=53015956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580022851.9A Pending CN106463261A (zh) 2014-05-07 2015-04-16 具有可配置/可控制等效串联电阻的嵌入式封装基板电容器

Country Status (5)

Country Link
US (1) US9449762B2 (zh)
EP (1) EP3140839B1 (zh)
JP (2) JP6280244B2 (zh)
CN (1) CN106463261A (zh)
WO (1) WO2015171284A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
US9872392B2 (en) * 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
WO2018125097A1 (en) * 2016-12-28 2018-07-05 Xu Yi Elyn Embedded component and methods of making the same
US11091825B2 (en) 2017-04-19 2021-08-17 Daido Steel Co., Ltd. Prehardened steel material, mold, and mold component
CN115280498A (zh) * 2020-03-19 2022-11-01 罗姆股份有限公司 半导体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332437A (ja) * 2000-05-19 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2002100876A (ja) * 2000-07-21 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN1547774A (zh) * 2001-03-23 2004-11-17 ض� 带电容器的集成电路封装
CN100420023C (zh) * 2002-10-28 2008-09-17 株式会社东芝 半导体器件及其制造方法
US20110043963A1 (en) * 2009-08-24 2011-02-24 John Bultitude Externally fused and resistively loaded safety capacitor
CN102332350A (zh) * 2010-06-04 2012-01-25 株式会社村田制作所 片型电子部件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541442A (en) 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
US5946567A (en) 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
US20070054420A1 (en) 2005-09-06 2007-03-08 Agency For Science, Technology And Research Substrate structure and method for wideband power decoupling
WO2007046173A1 (ja) * 2005-10-18 2007-04-26 Murata Manufacturing Co., Ltd. 薄膜キャパシタ
JP2007311539A (ja) * 2006-05-18 2007-11-29 Nec Electronics Corp 半導体装置
KR100992286B1 (ko) 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
US8410579B2 (en) * 2010-12-07 2013-04-02 Xilinx, Inc. Power distribution network
US9153504B2 (en) * 2013-10-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal insulator metal capacitor and method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332437A (ja) * 2000-05-19 2001-11-30 Ibiden Co Ltd コンデンサおよび多層プリント配線板
JP2002100876A (ja) * 2000-07-21 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN1547774A (zh) * 2001-03-23 2004-11-17 ض� 带电容器的集成电路封装
CN100420023C (zh) * 2002-10-28 2008-09-17 株式会社东芝 半导体器件及其制造方法
US20110043963A1 (en) * 2009-08-24 2011-02-24 John Bultitude Externally fused and resistively loaded safety capacitor
WO2011028551A2 (en) * 2009-08-24 2011-03-10 Kemet Electronics Corporation Externally fused and resistively loaded safety capacitor
CN102332350A (zh) * 2010-06-04 2012-01-25 株式会社村田制作所 片型电子部件

Also Published As

Publication number Publication date
EP3140839B1 (en) 2018-05-23
EP3140839A2 (en) 2017-03-15
JP2017519355A (ja) 2017-07-13
JP6280244B2 (ja) 2018-02-14
US9449762B2 (en) 2016-09-20
WO2015171284A2 (en) 2015-11-12
JP2018006778A (ja) 2018-01-11
US20150325375A1 (en) 2015-11-12
WO2015171284A3 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
CN106463261A (zh) 具有可配置/可控制等效串联电阻的嵌入式封装基板电容器
US10115661B2 (en) Substrate-less discrete coupled inductor structure
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
EP2956948B1 (en) In substrate coupled inductor structure
EP2434507A1 (en) Surface mounting device and capacitor element
CN106663670B (zh) 包括嵌入式电容器的封装基板
JP2018174306A (ja) チップインダクタおよびその製造方法
JP2023514055A (ja) 部品パッドに結合されたコンデンサを含む電力分配ネットワークを備えた電子システム
US20140167273A1 (en) Low parasitic package substrate having embedded passive substrate discrete components and method for making same
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
US10062649B2 (en) Package substrate
US9093295B2 (en) Embedded sheet capacitor
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
US9837209B2 (en) Capacitor structure for wideband resonance suppression in power delivery networks
CN108122856A (zh) 半导体元件搭载基板
KR101703049B1 (ko) 내장형 캐패시터를 구비하는 인쇄회로기판 및 그 제조방법
JP2012033544A (ja) 複数のコンデンサ素子を含むデバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222

WD01 Invention patent application deemed withdrawn after publication