JPH06151718A - 半導体装置におけるインダクタ素子 - Google Patents
半導体装置におけるインダクタ素子Info
- Publication number
- JPH06151718A JPH06151718A JP29583892A JP29583892A JPH06151718A JP H06151718 A JPH06151718 A JP H06151718A JP 29583892 A JP29583892 A JP 29583892A JP 29583892 A JP29583892 A JP 29583892A JP H06151718 A JPH06151718 A JP H06151718A
- Authority
- JP
- Japan
- Prior art keywords
- conductive wiring
- insulating film
- inductor
- conductive
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置におけるインダクタ素
子の構造に関するものであり、そのインダクタ素子が占
める面積をより縮小することを目的とする。 【構成】 本発明の構成は、絶縁膜４を挟んで、図にお
いてその上下に第１、第２の導電性配線１および２のパ
ターンを複数個設け、その配線１と２との一端どうしを
絶縁膜４所定位置に設けたコンタクトホール３を通して
交互に電気的に接続するようにし、全体として絶縁膜４
を挟んでらせん状（コイル状）に形成したものである。
子の構造に関するものであり、そのインダクタ素子が占
める面積をより縮小することを目的とする。 【構成】 本発明の構成は、絶縁膜４を挟んで、図にお
いてその上下に第１、第２の導電性配線１および２のパ
ターンを複数個設け、その配線１と２との一端どうしを
絶縁膜４所定位置に設けたコンタクトホール３を通して
交互に電気的に接続するようにし、全体として絶縁膜４
を挟んでらせん状（コイル状）に形成したものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
インダクタ素子の構造に関するものである。
インダクタ素子の構造に関するものである。
【０００２】
【従来の技術】近年、移動体通信などの急速な発展と普
及により、通信用ＧａＡｓＭＭＩＣ（マイクロ波集積回
路）の高密度化、高集積化への要求が益々大きいものと
なってきている。そのＭＭＩＣの高密度化においては、
その面積の大部分を占めるインダクタ、キャパシタなど
受動素子の小形化が必須である。このような認識からこ
こ数年その小形化が種々試みられている。本発明は、そ
の小形化のうちインダクタ素子に関するもので、電子情
報通信学会技術研究報告、９１［４２３］（１９９２−
１−２０）ｐ．１９−２６に記載されている従来の構成
例を図３に示し、以下に説明する。
及により、通信用ＧａＡｓＭＭＩＣ（マイクロ波集積回
路）の高密度化、高集積化への要求が益々大きいものと
なってきている。そのＭＭＩＣの高密度化においては、
その面積の大部分を占めるインダクタ、キャパシタなど
受動素子の小形化が必須である。このような認識からこ
こ数年その小形化が種々試みられている。本発明は、そ
の小形化のうちインダクタ素子に関するもので、電子情
報通信学会技術研究報告、９１［４２３］（１９９２−
１−２０）ｐ．１９−２６に記載されている従来の構成
例を図３に示し、以下に説明する。
【０００３】図３はその従来のインダクタ素子を平面図
に示したものであり、無論半導体基板上に形成されてい
る。このインダクタ素子は、一般に半導体基板上（図示
せず）に、インダクタ素子を他の回路素子と接続させる
ための第１の導電性配線１が形成されており、その上に
絶縁膜（図示せず）があり、その絶縁膜に前記第１の導
電性配線１の一端の部分にコンタクトホール３を設け、
そのコンタクトホール３を通して電気的に一端が接続さ
れた第２の導電性配線２が、前記絶縁膜上にうずまき状
に形成されている。このうずまき状の第２の導電性配線
２がインダクタ素子の主要部である。図３の例では約３
巻きのインダクタ素子となっている。このインダクタ素
子は平面的なうずまき状であるので、磁力線の向きは紙
面に対して垂直方向である。なお、回路素子の配置によ
っては、前記第１の導電性配線１は、前記第２の導電性
配線２の上にあってもかまわないことは言うまでもな
い。
に示したものであり、無論半導体基板上に形成されてい
る。このインダクタ素子は、一般に半導体基板上（図示
せず）に、インダクタ素子を他の回路素子と接続させる
ための第１の導電性配線１が形成されており、その上に
絶縁膜（図示せず）があり、その絶縁膜に前記第１の導
電性配線１の一端の部分にコンタクトホール３を設け、
そのコンタクトホール３を通して電気的に一端が接続さ
れた第２の導電性配線２が、前記絶縁膜上にうずまき状
に形成されている。このうずまき状の第２の導電性配線
２がインダクタ素子の主要部である。図３の例では約３
巻きのインダクタ素子となっている。このインダクタ素
子は平面的なうずまき状であるので、磁力線の向きは紙
面に対して垂直方向である。なお、回路素子の配置によ
っては、前記第１の導電性配線１は、前記第２の導電性
配線２の上にあってもかまわないことは言うまでもな
い。
【０００４】また、前述した導電性配線材は一般に金か
アルミニウム（Ａ１）あるいはその合金などである。
アルミニウム（Ａ１）あるいはその合金などである。
【０００５】一般に、インダクタンスを大きくするに
は、このうずまきの巻き数を増すことが有効である。第
２の導電性配線２について、その最小線幅をｂ、最小間
隔をａとすると、図３からわかるように、最初の１巻き
に要する面積Ｓ1 は Ｓ1 ＝（２ｂ＋ａ）・（２ｂ＋２ａ） （１） であり、以後１巻き増すごとに、インダクタが占有する
四角形の一辺が２（ａ＋ｂ）だけ増すので、結局Ｎ巻き
のインダクタの面積ＳN は、 ＳN ＝｛２ｂ＋ａ＋（Ｎ−１）・２・（ａ＋ｂ）｝・｛２・Ｎ・（ａ＋ｂ）｝ （２） となる。Ｎを大きくすると ＳN ≒｛２・Ｎ・（ａ＋ｂ）｝・｛２・Ｎ・（ａ＋ｂ）｝ ＝４Ｎ2 （ａ＋ｂ）2 （３） となり、単位巻き数当りの占有面積 Ｓ＝ＳN ／Ｎは Ｓ＝４Ｎ（ａ＋ｂ）2 （４） となる。（４）式からわかるように、インダクタンスを
大きくするために巻き数を増すと、その巻き数に比例し
て単位巻き数当りの占有面積が大きくなってしまい、
（３）式に示すように、インダクタの占有面積は巻き数
の２乗に比例して大きくなってしまう。
は、このうずまきの巻き数を増すことが有効である。第
２の導電性配線２について、その最小線幅をｂ、最小間
隔をａとすると、図３からわかるように、最初の１巻き
に要する面積Ｓ1 は Ｓ1 ＝（２ｂ＋ａ）・（２ｂ＋２ａ） （１） であり、以後１巻き増すごとに、インダクタが占有する
四角形の一辺が２（ａ＋ｂ）だけ増すので、結局Ｎ巻き
のインダクタの面積ＳN は、 ＳN ＝｛２ｂ＋ａ＋（Ｎ−１）・２・（ａ＋ｂ）｝・｛２・Ｎ・（ａ＋ｂ）｝ （２） となる。Ｎを大きくすると ＳN ≒｛２・Ｎ・（ａ＋ｂ）｝・｛２・Ｎ・（ａ＋ｂ）｝ ＝４Ｎ2 （ａ＋ｂ）2 （３） となり、単位巻き数当りの占有面積 Ｓ＝ＳN ／Ｎは Ｓ＝４Ｎ（ａ＋ｂ）2 （４） となる。（４）式からわかるように、インダクタンスを
大きくするために巻き数を増すと、その巻き数に比例し
て単位巻き数当りの占有面積が大きくなってしまい、
（３）式に示すように、インダクタの占有面積は巻き数
の２乗に比例して大きくなってしまう。
【０００６】
【発明が解決しようとする課題】以上述べたように、上
記構成の装置では、インダクタの占有面積が、巻き数の
２乗に比例して増大するため、面積効率が悪く、半導体
基板上に、大きいインダクタンスを有するインダクタが
形成できないという問題点があった。
記構成の装置では、インダクタの占有面積が、巻き数の
２乗に比例して増大するため、面積効率が悪く、半導体
基板上に、大きいインダクタンスを有するインダクタが
形成できないという問題点があった。
【０００７】この発明は以上述べたインダクタの占有面
積が、その巻き数の２乗に比例して増大するという問題
点を除去するため、第１の導電性配線（従来例の第１の
導電線配線とは目的が異なる）と、第２の導電性配線
を、コンタクトホールによって交互に接続することによ
って、第１導電性配線と第２導電性配線の間の絶縁膜の
一部を巻き込むように、らせん状にインダクタを形成す
ることにより、インダクタの巻き数の増加に対して、そ
の占有面積があまり増加しない、面積効率の良い装置を
提供することを目的とする。
積が、その巻き数の２乗に比例して増大するという問題
点を除去するため、第１の導電性配線（従来例の第１の
導電線配線とは目的が異なる）と、第２の導電性配線
を、コンタクトホールによって交互に接続することによ
って、第１導電性配線と第２導電性配線の間の絶縁膜の
一部を巻き込むように、らせん状にインダクタを形成す
ることにより、インダクタの巻き数の増加に対して、そ
の占有面積があまり増加しない、面積効率の良い装置を
提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明は前記目的のた
め、半導体基板上に設けられた第１および第２の導電性
配線と、該第１および第２の導電性配線間を絶縁するた
めの絶縁膜を有する半導体装置において、第１の導電性
配線と、第２の導電性配線を、該絶縁膜を貫通するコン
タクトホールによって交互に接続することによって、該
絶縁膜の一部を巻き込むように、らせん状にインダクタ
を構成したものである。
め、半導体基板上に設けられた第１および第２の導電性
配線と、該第１および第２の導電性配線間を絶縁するた
めの絶縁膜を有する半導体装置において、第１の導電性
配線と、第２の導電性配線を、該絶縁膜を貫通するコン
タクトホールによって交互に接続することによって、該
絶縁膜の一部を巻き込むように、らせん状にインダクタ
を構成したものである。
【０００９】
【作用】前述したように本発明は、第１の導電性配線
と、第２の導電性配線とを、その間にある絶縁膜を貫通
するコンタクトホールによって交互に接続することによ
って、該絶縁膜の一部を巻き込むようにらせん状につま
り立体的にインダクタを構成したので、インダクタの面
積を、その従来より小さくすることができる。インダク
タの面積が小さくなるため、半導体装置の面積が小さく
なり、歩留りが向上することが期待できる。
と、第２の導電性配線とを、その間にある絶縁膜を貫通
するコンタクトホールによって交互に接続することによ
って、該絶縁膜の一部を巻き込むようにらせん状につま
り立体的にインダクタを構成したので、インダクタの面
積を、その従来より小さくすることができる。インダク
タの面積が小さくなるため、半導体装置の面積が小さく
なり、歩留りが向上することが期待できる。
【００１０】
【実施例】図１に本発明の第１の実施例を示し、以下に
説明する。図１（ａ）はその実施例の斜視図であるが絶
縁膜（図１（ｃ）示す４）は省略してある。図１（ｂ）
は平面図、（ｃ）は図１（ｂ）のＡ−Ａ断面図、（ｄ）
は他の構成例の平面図である。
説明する。図１（ａ）はその実施例の斜視図であるが絶
縁膜（図１（ｃ）示す４）は省略してある。図１（ｂ）
は平面図、（ｃ）は図１（ｂ）のＡ−Ａ断面図、（ｄ）
は他の構成例の平面図である。
【００１１】半導体基板（図示略す）上に、第１の導電
性配線１が、図１（ａ）〜（ｃ）の例では逆Ｌ字形の配
線パターンが複数個離間して設けられており、その上に
図１（ｃ）の断面図で示すように、絶縁膜４があり、そ
の絶縁膜４に前記第１の導電性配線１の各パターンの一
端に対応する部分にコンタクトホール３が設けられてい
る。そのコンタクトホール３上に一端がきて、該コンタ
クトホールを通して前記第１の導電性配線１と電気的に
接続されるよう形成した第２の導電性配線２が、図１
（ａ）〜（ｃ）の例では「形のパターンが複数個、丁度
第１の導電性配線１と各パターンの端どうしが交互に接
続されるよう形成されている。つまり、全体として、電
気的に第１、第２の導電性配線１と２とで絶縁膜４を巻
き込む形でらせん状（コイル状といってもよい）に形成
されている。
性配線１が、図１（ａ）〜（ｃ）の例では逆Ｌ字形の配
線パターンが複数個離間して設けられており、その上に
図１（ｃ）の断面図で示すように、絶縁膜４があり、そ
の絶縁膜４に前記第１の導電性配線１の各パターンの一
端に対応する部分にコンタクトホール３が設けられてい
る。そのコンタクトホール３上に一端がきて、該コンタ
クトホールを通して前記第１の導電性配線１と電気的に
接続されるよう形成した第２の導電性配線２が、図１
（ａ）〜（ｃ）の例では「形のパターンが複数個、丁度
第１の導電性配線１と各パターンの端どうしが交互に接
続されるよう形成されている。つまり、全体として、電
気的に第１、第２の導電性配線１と２とで絶縁膜４を巻
き込む形でらせん状（コイル状といってもよい）に形成
されている。
【００１２】このような構造の形成は従来と特に変わっ
た方法は必要としない。簡単に製法を述べると、まず、
半導体基板上に、第１の導電性配線１のパターンとして
金あるいはＡ１などを蒸着技術でパターニング形成し、
その上に絶縁膜４（例えば酸化膜）をＣＶＤ（化学的気
相成長）法で形成して、その所定箇所（第１の導電性配
線１パターンの一端に対応する箇所）にコンタクトホー
ル３をホトリソグラフィ・エッチング技術で形成し、そ
の上に第２の導電性配線（第１の導電性配線と同じ材料
でも異なる材料でもよいが、同じ材料の方が電気的にも
製造上からも好ましい）２のパターンを蒸着技術で形成
する。無論、そのときコンタクトホール３も導電材で埋
め込まれるから、第１、第２の導電性配線１および２は
その各端どうし電気的に接続される。つまり、前述した
ように絶縁膜４を挟んでらせん状の導電性配線が形成さ
れる。
た方法は必要としない。簡単に製法を述べると、まず、
半導体基板上に、第１の導電性配線１のパターンとして
金あるいはＡ１などを蒸着技術でパターニング形成し、
その上に絶縁膜４（例えば酸化膜）をＣＶＤ（化学的気
相成長）法で形成して、その所定箇所（第１の導電性配
線１パターンの一端に対応する箇所）にコンタクトホー
ル３をホトリソグラフィ・エッチング技術で形成し、そ
の上に第２の導電性配線（第１の導電性配線と同じ材料
でも異なる材料でもよいが、同じ材料の方が電気的にも
製造上からも好ましい）２のパターンを蒸着技術で形成
する。無論、そのときコンタクトホール３も導電材で埋
め込まれるから、第１、第２の導電性配線１および２は
その各端どうし電気的に接続される。つまり、前述した
ように絶縁膜４を挟んでらせん状の導電性配線が形成さ
れる。
【００１３】図１（ａ）〜（ｃ）の例は、第１、第２の
導電性配線１、２ともＬ字形のパターンとしたが、この
形にこだわることはなく、図１（ｄ）のように第１の導
電性配線１を第２の導電性配線２の一端（コンタクトホ
ール３の部分）どうしを直線で接続するようにして、全
体としてらせん状になるようにしても効果は同じであ
る。
導電性配線１、２ともＬ字形のパターンとしたが、この
形にこだわることはなく、図１（ｄ）のように第１の導
電性配線１を第２の導電性配線２の一端（コンタクトホ
ール３の部分）どうしを直線で接続するようにして、全
体としてらせん状になるようにしても効果は同じであ
る。
【００１４】図３の従来のインダクタ素子の場合の磁力
線は、前述したように紙面に垂直方向であるが、図１の
本発明の第１の実施例（後述の第２の実施例も同じ）イ
ンダクタ素子の場合の磁力線の向は、その形状の横方向
のコイル状であるから、ほぼ紙面に平行方向である。図
１では、約３巻きのインダクタとなっている。従来のイ
ンダクタと、その占有面積の比較をするために、第１の
導電性配線１および第２の導電性配線２共、その最小線
幅をｂ、最小間隔をａとすると、図１（ｂ）からわかる
ように、１巻きに要する面積Ｓ11は図中の斜線部であ
り、 Ｓ11＝（ａ＋２ｂ）・（２ａ＋２ｂ） ＜（２ａ＋２ｂ）・（２ａ＋２ｂ） ＝４・（ａ＋ｂ）2 （５） となる。Ｎ巻きのインダクタを構成する場合、図１
（ｂ）からも明らかなように、その面積はＮ倍になるだ
けであるのでＮ巻のインダクタの面積ＳN は、 ＳN ＝４・Ｎ・（ａ＋ｂ）2 （６） となる。従来のインダクタでは、前記（３）式のように
巻き数に対してその面積は２乗で増加するのに対し、本
実施例のインダクタでは（６）式からわかるように、占
有面積は、巻き数に対して、比例して増加するだけであ
る。
線は、前述したように紙面に垂直方向であるが、図１の
本発明の第１の実施例（後述の第２の実施例も同じ）イ
ンダクタ素子の場合の磁力線の向は、その形状の横方向
のコイル状であるから、ほぼ紙面に平行方向である。図
１では、約３巻きのインダクタとなっている。従来のイ
ンダクタと、その占有面積の比較をするために、第１の
導電性配線１および第２の導電性配線２共、その最小線
幅をｂ、最小間隔をａとすると、図１（ｂ）からわかる
ように、１巻きに要する面積Ｓ11は図中の斜線部であ
り、 Ｓ11＝（ａ＋２ｂ）・（２ａ＋２ｂ） ＜（２ａ＋２ｂ）・（２ａ＋２ｂ） ＝４・（ａ＋ｂ）2 （５） となる。Ｎ巻きのインダクタを構成する場合、図１
（ｂ）からも明らかなように、その面積はＮ倍になるだ
けであるのでＮ巻のインダクタの面積ＳN は、 ＳN ＝４・Ｎ・（ａ＋ｂ）2 （６） となる。従来のインダクタでは、前記（３）式のように
巻き数に対してその面積は２乗で増加するのに対し、本
実施例のインダクタでは（６）式からわかるように、占
有面積は、巻き数に対して、比例して増加するだけであ
る。
【００１５】すなわち本実施例によれば、インダクタの
巻き数が多くなればなるほど、従来のインダクタに比べ
て、より少い占有面積でインダクタを構成できる。すな
わち、インダクタンスの大きいインダクタを従来に比べ
て、面積を小さく作ることができる。
巻き数が多くなればなるほど、従来のインダクタに比べ
て、より少い占有面積でインダクタを構成できる。すな
わち、インダクタンスの大きいインダクタを従来に比べ
て、面積を小さく作ることができる。
【００１６】図２に本発明の第２の実施例を示し、以下
に説明する。
に説明する。
【００１７】一般にコイル状のインダクタのインダクタ
ンスを大きくするには、コイル内に高透磁率の物質をコ
イルに接触しないように、つまり浮遊状態にして配置す
ることが知られている。そこで、本第２の実施例では、
前記第１、第２の導電性配線１と２で形成されたらせん
状のインダクタ素子の前記絶縁膜４（図１参照）内に、
前記第１、第２の導電性配線１、２に接触しないように
高透磁率材５を挿入する形で形成した。この形成に当た
っても、特に変わった製法を要するものではなく図示は
しないが、絶縁膜４の形成時、その間に前記高透磁率材
５をパターニング形成するよう、絶縁膜４を２回の工程
に分けて行なえば容易にできる。このように高透磁率材
５を挿入することにより、より大きいインダクタンスを
有するインダクタ素子を構成することができる。なお、
前記高透磁率材としては、パーマロイ（周知のように鉄
とニッケルとの合金で、比透磁率約１００００）あるい
は珪素合金（ＦｅＳｉ、比透磁率約４００００）などが
よい。
ンスを大きくするには、コイル内に高透磁率の物質をコ
イルに接触しないように、つまり浮遊状態にして配置す
ることが知られている。そこで、本第２の実施例では、
前記第１、第２の導電性配線１と２で形成されたらせん
状のインダクタ素子の前記絶縁膜４（図１参照）内に、
前記第１、第２の導電性配線１、２に接触しないように
高透磁率材５を挿入する形で形成した。この形成に当た
っても、特に変わった製法を要するものではなく図示は
しないが、絶縁膜４の形成時、その間に前記高透磁率材
５をパターニング形成するよう、絶縁膜４を２回の工程
に分けて行なえば容易にできる。このように高透磁率材
５を挿入することにより、より大きいインダクタンスを
有するインダクタ素子を構成することができる。なお、
前記高透磁率材としては、パーマロイ（周知のように鉄
とニッケルとの合金で、比透磁率約１００００）あるい
は珪素合金（ＦｅＳｉ、比透磁率約４００００）などが
よい。
【００１８】さらに、製造工程上から、第１、第２の導
電性配線１、２も前記高透磁率材を使用すると、同じ材
料で前記配線１、２も高透磁率材５も形成できるので工
程数を低減することができる。無論、第１、第２の導電
性配線１と２のどちらか一方を高透磁率材にしても効果
は殆ど同じである。
電性配線１、２も前記高透磁率材を使用すると、同じ材
料で前記配線１、２も高透磁率材５も形成できるので工
程数を低減することができる。無論、第１、第２の導電
性配線１と２のどちらか一方を高透磁率材にしても効果
は殆ど同じである。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体基板上に設けられた第１および第２の導
電性配線と、該第１および第２の導電性配線間を絶縁す
るための絶縁膜を有する半導体装置において、第１の導
電性配線と、第２の導電性配線を、前記絶縁膜を貫通す
るコンタクトホールによって交互に接続することによっ
て、該絶縁膜の一部を巻き込むようにらせん状にインダ
クタ素子を構成したので、インダクタの面積を、そのイ
ンダクタンスの大きさに比して従来より小さくすること
ができる。インダクタの面積が小さくできるため、半導
体装置の面積が小さくなり、高集積化が向上することが
期待できる。
よれば、半導体基板上に設けられた第１および第２の導
電性配線と、該第１および第２の導電性配線間を絶縁す
るための絶縁膜を有する半導体装置において、第１の導
電性配線と、第２の導電性配線を、前記絶縁膜を貫通す
るコンタクトホールによって交互に接続することによっ
て、該絶縁膜の一部を巻き込むようにらせん状にインダ
クタ素子を構成したので、インダクタの面積を、そのイ
ンダクタンスの大きさに比して従来より小さくすること
ができる。インダクタの面積が小さくできるため、半導
体装置の面積が小さくなり、高集積化が向上することが
期待できる。
【図１】本発明の第１の実施例
【図２】本発明の第２の実施例
【図３】従来例
１ 第１の導電性配線 ２ 第２の導電性配線 ３ コンタクトホール ４ 絶縁膜
Claims (2)
- 【請求項１】 半導体基板上の絶縁膜を挟んで、一つの
面側に第１の導電性配線、他の面の側に第２の導電性配
線がそれぞれ所定の長さづつ設けられており、該各配線
の一端を前記絶縁膜に設けられたコンタクトホールを通
して交互に電気的に接続されて、前記第１、第２の各導
電性配線の電気的つながりが全体として前記絶縁膜を巻
き込むようにらせん状になっていることを特徴とする半
導体装置におけるインダクタ素子。 - 【請求項２】 前記第１の導電性配線と第２の導電性配
線との間に、前記らせん状の中を前記両配線に接触しな
いように、高透磁率材が配置されていることを特徴とす
る請求項１記載の半導体装置におけるインダクタ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29583892A JPH06151718A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置におけるインダクタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29583892A JPH06151718A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置におけるインダクタ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151718A true JPH06151718A (ja) | 1994-05-31 |
Family
ID=17825844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29583892A Pending JPH06151718A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置におけるインダクタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151718A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015740A (ko) * | 1997-08-09 | 1999-03-05 | 윤종용 | 반도체 장치의 인덕터 및 그 제조 방법 |
| KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
| KR100937648B1 (ko) * | 2002-12-30 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 반도체 인덕터 및 이의 제조 방법 |
| CN111834339A (zh) * | 2019-04-23 | 2020-10-27 | 福建省福联集成电路有限公司 | 一种用于集成电路的电感结构及制作方法 |
-
1992
- 1992-11-05 JP JP29583892A patent/JPH06151718A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015740A (ko) * | 1997-08-09 | 1999-03-05 | 윤종용 | 반도체 장치의 인덕터 및 그 제조 방법 |
| KR20010075974A (ko) * | 2000-01-21 | 2001-08-11 | 이서헌 | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 |
| KR100937648B1 (ko) * | 2002-12-30 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 반도체 인덕터 및 이의 제조 방법 |
| CN111834339A (zh) * | 2019-04-23 | 2020-10-27 | 福建省福联集成电路有限公司 | 一种用于集成电路的电感结构及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576680A (en) | Structure and fabrication process of inductors on semiconductor chip | |
| EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
| US7012323B2 (en) | Microelectronic assemblies incorporating inductors | |
| US5425167A (en) | Method of making a transformer for monolithic microwave integrated circuit | |
| US3614554A (en) | Miniaturized thin film inductors for use in integrated circuits | |
| US5420558A (en) | Thin film transformer | |
| JP4948756B2 (ja) | 集積回路内に形成されたインダクタ及びその製造方法 | |
| US20020013005A1 (en) | Inductor for semiconductor device and method of making the same | |
| JPH08250332A (ja) | ３次元集積回路インダクタ | |
| WO1996028832A1 (en) | High q integrated inductor | |
| US6621141B1 (en) | Out-of-plane microcoil with ground-plane structure | |
| KR100420948B1 (ko) | 병렬 분기 구조의 나선형 인덕터 | |
| US20050073025A1 (en) | Spiral inductor and transformer | |
| US8722443B2 (en) | Inductor structures for integrated circuit devices | |
| KR100469248B1 (ko) | 무선통신 모듈용 마이크로 인덕터 | |
| JPH06151718A (ja) | 半導体装置におけるインダクタ素子 | |
| JPS60136363A (ja) | 半導体装置 | |
| JPH10154795A (ja) | 半導体チップにおけるインダクター及びその製造方法 | |
| WO1996042110A1 (fr) | Dispositif a semi-conducteurs | |
| JPH10208940A (ja) | インダクタ素子 | |
| JPH05291044A (ja) | 積層型コイル | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| US7309639B1 (en) | Method of forming a metal trace with reduced RF impedance resulting from the skin effect | |
| JP3146672B2 (ja) | 薄膜積層形磁気誘導素子およびそれを用いた電子装置。 | |
| JPH1074624A (ja) | インダクタ素子 |