KR100937648B1 - 반도체 인덕터 및 이의 제조 방법 - Google Patents
반도체 인덕터 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100937648B1 KR100937648B1 KR1020020087277A KR20020087277A KR100937648B1 KR 100937648 B1 KR100937648 B1 KR 100937648B1 KR 1020020087277 A KR1020020087277 A KR 1020020087277A KR 20020087277 A KR20020087277 A KR 20020087277A KR 100937648 B1 KR100937648 B1 KR 100937648B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- insulating film
- metal wire
- line
- metal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 55
- 238000000059 patterning Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/20—Inductors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명은, 면적을 적게 차지하는 반도체 인덕터 및 이의 제조 방법에 관한 것이다. 상기 인덕터는 절연막과, 상기 절연막 저면에 형성되고, 적어도 두 개의 라인을 갖도록 패터닝된 제1금속 배선과, 상기 절연막 상면에 형성되고, 적어도 두 개의 라인을 갖도록 패터닝된 제2금속 배선과, 상기 절연막의 상면과 하면을 연결하도록 형성하되, 상기 제1금속 배선의 하나의 라인과 상기 제2금속 배선의 하나의 라인을 각각으로 연결하도록 형성된 비아 콘택을 포함한다. 이에 따라, 상기 인덕터는 3차원의 구조를 갖는다.
Description
도 1은 종래의 방법에 따라 제조된 나선형 권선의 인덕터를 나타내는 평면도이다.
도 2는 도 1의 인덕터를 나타내는 개략적인 단면도이다.
도 3는 본 발명의 일 실시예에 따른 반도체 인덕터를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 인덕터를 나타내는 측단면도이다.
본 발명은 반도체 인덕터 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 면적을 적게 차지하는 반도체 인덕터 및 이의 제조 방법에 관한 것이다.
인덕턴스는 캐패시턴스와 함께 전기 회로가 가진 주요 속성의 하나로 코일, 또는, 회로가 있는 부분이 그 속을 흐르는 전류에 대해 거기에 자속을 만들고 자기 에너지를 쌓는 성질을 파라미터로 하여 양적으로 표현한 것으로서 같은 전류에 의해 생기는 자속값은 인덕턴스에 비례하여 증가한다.
통상, 실리콘 집적소자 제조 공정에서 인덕턴스 소자인 인덕터는 평면 회절 기하(planar spiral geometries) 방식을 이용하여 제조한다. 상부의 금속은 기판에서 낮은 전기 저항과 캐패시턴스를 제공하므로 나선형 권선(spiral turns)으로 사용되고 그 중앙 부위는 하부 금속과 연결되어 구성된다.
도 1은 종래의 방법에 따라 제조된 나선형 권선의 인덕터를 나타내는 평면도이고, 도 2는 도 1의 인덕터를 나타내는 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 나선형의 권선 구조를 갖는 제1금속 배선(10)과, 상기 제1금속 배선(10)의 일단에 형성된 비아 콘택(12) 및 상기 비아 콘택과 연결되는 제2금속 배선(14)을 갖는다.
이에 따라, 상기 인덕터는 입력측으로부터 시변 전류가 흐를 때 플레밍의 법칙에 의해 자기장이 형성된다.
그러나, 상기 인덕터는 평면적 구조를 갖는다. 때문에, 상기 인덕터는 반도체 소자 내에서도 많은 면적을 차지하는 구성 요소에 해당된다. 이와 같이, 상기 소자 내에 많은 면적을 차지하는 구성 요소가 있을 경우에는 고집적도의 구현에 어려움을 제공하는 원인이 된다.
또한, 상기 면적의 차지는 기생 저항(parasitic capacitance)의 증가라는 문제점의 원인으로 작용한다. 여기서, 상기 기생 저항은 인덕터의 특성에 많은 영향을 끼칠 뿐만 아니라 소자의 신뢰도에도 치명적인 영향을 끼친다.
따라서, 종래의 인덕터는 소자 내에서 많은 면적을 차지하기 때문에 전술한 문제점들을 제공하는 원인으로 작용한다.
본 발명의 제1목적은, 동일한 인덕턴스를 유지하면서도 소자 내에서 차지하는 면적을 축소시키기 위한 인덕터를 제공하는데 있다.
본 발명의 제2목적은, 동일한 인덕턴스를 유지하면서도 소자 내에서 차지하는 면적을 축소시키기 위한 인덕터의 제조 방법을 제공하는데 있다.
상기 제1목적을 달성하기 위한 본 발명의 인덕터는, 절연막과, 상기 절연막 저면에 형성되고, 적어도 두 개의 라인을 갖도록 패터닝된 제1금속 배선과, 상기 절연막 상면에 형성되고, 적어도 두 개의 라인을 갖도록 패터닝된 제2금속 배선과, 상기 절연막의 상면과 하면을 연결하도록 형성하되, 상기 제1금속 배선의 하나의 라인과 상기 제2금속 배선의 하나의 라인을 각각으로 연결하도록 형성된 적어도 두 개의 비아 콘택을 포함한다.
상기 제2목적을 달성하기 위한 본 발명의 제조 방법은, 제1절연막 상에 적어도 두 개의 라인을 갖도록 제1금속 배선을 패터닝하는 단계와, 상기 제1금속 배선을 갖는 제1절연막 상에 제2절연막을 형성하는 단계와, 상기 제2절연막을 패터닝하여 상기 제1금속 배선 각각의 라인의 일부 영역을 노출시키는 적어도 두 개의 비아 콘택을 갖는 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴 상에 적어도 두 개의 라인을 갖도록 제2금속 배선을 패터닝하되, 상기 제2금속 배선의 각각의 라인이 상기 비아 콘택과 연결되도록 패터닝하는 단계를 포함한다.
이와 같이, 본 발명의 인덕터 및 이의 제조 방법에 의하면, 상기 인덕터는 3 차원의 구조를 갖는다. 즉, 권선형 구조를 갖지만, 2차원적 권선형 구조가 아니라 3차원적 권선형 구조인 것이다. 다시말해, 절연막을 중심축으로 하고, 상기 절연막을 감싸는 형태로 금속 배선이 형성되는 것이다. 그리고, 이를 인덕터로 적용하는 것이다.
따라서, 본 발명은 동일 인덕턴스를 갖는 인더턱의 경우에는 종래에 차지하던 면적보다는 매우 축소된 면적을 차지하는 인덕터를 제공할 수 있다. 때문에, 반도체 장치의 집적도 향상에 기여할 뿐만 아니라 상기 인덕터에 기인한 기생 저장까지도 줄일 수 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 인덕터를 나타내는 단면도이고, 도 4는 본 발명의 일 실시예에 따른 반도체 인덕터를 나타내는 측단면도이다.
도 3 및 도 4를 참조하면, 하부 구조물을 갖는 기판 상에 형성된 인덕터를 나타낸다. 상기 인덕터는 주로 하부 구조물 중에서도 층간 절연막 상에 형성된다.
여기서, 상기 인덕터의 단면적 구조를 살펴보면, 도 3에 도시된 바와 같이, 절연막(30)과 상기 절연막(30) 저면에 형성된 제1금속 배선(32)과, 상기 절연막(30) 상면에 형성된 제2금속 배선(34)을 갖는다. 이때, 상기 제1금속 배선(32) 및 제2금속 배선(34) 각각은 적어도 두 개의 라인을 갖는다.
그리고, 상기 제1금속 배선(32)과 제2금속 배선(34) 각각을 연결하는 비아 콘택(36)을 포함한다. 상기 비아 콘택(36)은 절연막(30)에 형성된다.
이에 따라, 상기 제1금속 배선(32)의 하나의 라인과 상기 제2금속 배선(34)의 하나의 라인을 각각 연결한다. 즉, 상기 제1금속 배선(32)의 제1라인이 제1비아 콘택을 통하여 상기 제2금속 배선(34)의 제1라인과 연결되고, 상기 제1금속 배선(32)의 제2라인이 제2비아 콘택을 통하여 상기 제2금속 배선(34)의 제2라인과 연결된다.
계속해서 상기 제1금속 배선(32)의 제n라인(n은 자연수이다)이 제n비아 콘택을 통하여 상기 제2금속 배선(34)의 제n라인과 연결되는 것이다.
다시말해, 도 4에 도시된 바와 같이, 상기 절연막(30)을 중심으로 상기 제1금속 배선(32)과 제2금속 배선(34)이 상기 비아 콘택(36)을 통하여 감겨지는 형태를 갖는 것이다.
이에 따라, 상기 인덕터는 종래의 평면적 구조를 갖는 경우보다 그것이 차지하는 면적이 축소된다.
상기 인덕터를 형성하기 위한 방법에 대하여 살펴보기로 한다.
먼저, 층간 절연막과 같은 평탄한 표면을 갖는 제1절연막이 상부에 형성된 기판을 마련한다. 그리고, 상기 제1절연막 상에 제1금속 배선을 형성한다. 상기 제1금속 배선의 형성은 사진 식각 공정을 통한 패터닝에 의해 달성된다.
이어서, 상기 패터닝된 제1금속 배선을 갖는 기판 상에 제2절연막을 형성한다. 그리고, 상기 제2절연막을 사진 식각 공정을 수행하여 패터닝한다. 이에 따라, 상기 제2절연막은 상기 제1금속 배선 각각의 라인의 일부 영역을 노출시키는 비아 콘택을 갖는 제2절연막 패턴으로 형성된다.
다음에, 상기 제2절연막 패턴 상에 적어도 두 개의 라인을 갖도록 제2금속 배선을 형성한다. 상기 제2금속 배선 또한 상기 제1금속 배선의 패터닝과 마찬가지로 상기 제2금속 배선의 각각의 라인이 상기 비아 콘택과 연결되도록 패터닝된다.
이와 같이, 상기 방법을 통하여 인덕터를 형성함으로서 상기 제2절연막을 중심으로 제1금속 배선과 제2금속 배선이 상기 비아 콘택을 통하여 감져지는 형태를 갖는다. 즉, 3차원의 구조를 갖는 인덕터를 형성할 수 있다.
이와 같이, 본 발명에 의하면, 인덕터가 소자에서 차지하는 면적을 현저하게 줄일 수 있다. 때문에, 동일 인덕턴스를 갖는 인더턱의 경우, 종래에 차지하던 면적보다는 매우 축소된 면적을 차지하는 인덕터를 제공할 수 있다. 또한, 상기 인덕터가 차지하는 면적의 감소는 기생 저항의 감소를 기대할 수 있다.
따라서, 상기 인덕터가 차지하는 면적의 축소는 반도체 장치의 집적도 향상에 기여할 뿐만 아니라 반도체 장치의 신뢰도의 향상에도 기여할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (2)
- 절연막;상기 절연막 저면에 형성되고, 적어도 두 개의 라인을 갖도록 패터닝된 제1금속 배선;상기 절연막 상면에 형성되고, 적어도 두 개의 라인을 갖도록 패터닝된 제2금속 배선; 및상기 절연막의 상면과 하면을 연결하도록 형성하되, 상기 제1금속 배선의 하나의 라인과 상기 제2금속 배선의 하나의 라인을 각각으로 연결하도록 형성된 적어도 두 개의 비아 콘택을 포함하는 반도체 인덕터.
- 제1절연막 상에 적어도 두 개의 라인을 갖도록 제1금속 배선을 패터닝하는 단계;상기 제1금속 배선을 갖는 제1절연막 상에 제2절연막을 형성하는 단계;상기 제2절연막을 패터닝하여 상기 제1금속 배선 각각의 라인의 일부 영역을 노출시키는 적어도 두 개의 비아 콘택을 갖는 제2절연막 패턴을 형성하는 단계; 및상기 제2절연막 패턴 상에 적어도 두 개의 라인을 갖도록 제2금속 배선을 패터닝하되, 상기 제2금속 배선의 각각의 라인이 상기 비아 콘택과 연결되도록 패터닝하는 단계를 포함하는 반도체 인덕터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087277A KR100937648B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 인덕터 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087277A KR100937648B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 인덕터 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040060478A KR20040060478A (ko) | 2004-07-06 |
| KR100937648B1 true KR100937648B1 (ko) | 2010-01-19 |
Family
ID=37352372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087277A KR100937648B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 인덕터 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100937648B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102171014B1 (ko) | 2019-04-11 | 2020-10-30 | 주식회사 에스앤비 | 광촉매가 코팅된 직물지의 제조방법 및 그로부터 수득된 광촉매코팅직물지 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02296306A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | インダクタ |
| JPH06151718A (ja) * | 1992-11-05 | 1994-05-31 | Oki Electric Ind Co Ltd | 半導体装置におけるインダクタ素子 |
| JPH09181264A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | 半導体装置およびその製造方法 |
| KR20020039016A (ko) * | 2000-11-20 | 2002-05-25 | 황인길 | 멀티라인구조를 갖는 나선형 인덕터 및 제조방법 |
-
2002
- 2002-12-30 KR KR1020020087277A patent/KR100937648B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02296306A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | インダクタ |
| JPH06151718A (ja) * | 1992-11-05 | 1994-05-31 | Oki Electric Ind Co Ltd | 半導体装置におけるインダクタ素子 |
| JPH09181264A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | 半導体装置およびその製造方法 |
| KR20020039016A (ko) * | 2000-11-20 | 2002-05-25 | 황인길 | 멀티라인구조를 갖는 나선형 인덕터 및 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040060478A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
| US6194774B1 (en) | Inductor including bonding wires | |
| US7339452B2 (en) | Embedded inductor and application thereof | |
| US8618631B2 (en) | On-chip ferrite bead inductor | |
| TWI397930B (zh) | 螺旋電感元件 | |
| US7612645B2 (en) | Integrated inductor | |
| US20090066457A1 (en) | Electronic device having transformer | |
| US20070268105A1 (en) | Electrical component having an inductor and a method of formation | |
| US7064411B2 (en) | Spiral inductor and transformer | |
| US11393787B2 (en) | Conductor design for integrated magnetic devices | |
| KR20070091326A (ko) | 집적 회로의 제조 방법, 반도체 장치 및 집적회로 캐패시터 | |
| JP2008177249A (ja) | 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器 | |
| US7652348B1 (en) | Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits | |
| TWI690955B (zh) | 多端點電感器及多端點電感器形成方法 | |
| US7053165B2 (en) | Semiconductor integrated circuit including an inductor and method of manufacturing the same | |
| TWI485808B (zh) | 半導體裝置及其製造方法 | |
| JP2018532260A (ja) | インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合 | |
| JP3661380B2 (ja) | 平面型インダクタ | |
| JP2006100826A (ja) | 集積回路の抵抗体の抵抗値を調整する構造および方法 | |
| KR100937648B1 (ko) | 반도체 인덕터 및 이의 제조 방법 | |
| JP2008047718A (ja) | 半導体装置 | |
| CN108878406B (zh) | 电感组合及其线路结构 | |
| JP2006173525A (ja) | 半導体装置 | |
| TW201207873A (en) | Electrical device and method for fabricating the same, spiral inductor device and method for fabricating the same | |
| JP6575312B2 (ja) | Ｌｃ複合デバイスおよびプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20021230 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20050221 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20071126 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20021230 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20090429 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20091029 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100112 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20100113 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20131209 |