TWI485808B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI485808B
TWI485808B TW102120480A TW102120480A TWI485808B TW I485808 B TWI485808 B TW I485808B TW 102120480 A TW102120480 A TW 102120480A TW 102120480 A TW102120480 A TW 102120480A TW I485808 B TWI485808 B TW I485808B
Authority
TW
Taiwan
Prior art keywords
wires
wire
semiconductor device
workpiece
sectional
Prior art date
Application number
TW102120480A
Other languages
English (en)
Other versions
TW201403756A (zh
Inventor
Chung Min Fu
Wen Hao Chen
Dian Hau Chen
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201403756A publication Critical patent/TW201403756A/zh
Application granted granted Critical
Publication of TWI485808B publication Critical patent/TWI485808B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其製造方法
本發明係有關於半導體裝置，且特別是有關於一種半導體裝置的內連線技術。
半導體裝置已運用在各種電子應用上，像是個人電腦、手機、數位相機以及其他的電子設備。半導體裝置的製造通常會依序將材料的各絕緣層或介電層、導電層、及半導體層沉積在半導體基板上，並且利用微影製程將各材料層圖案化以形成電路元件。
半導體工業藉由持續地降低最小元件尺寸，不斷增加各種電子元件(例如：電晶體、二極體、電阻器、電容)的積集度，使得更多的元件可集中在一固定區域中。隨著導線微縮化，造成電遷移或高電阻問題的產生，增加了導線的電阻並導致裝置失效。因此，需要針對半導體裝置導線的製造方法加以改良。
根據一實施例，本發明提供一半導體裝置，其包括一工件，以及多個第一導線，設置在工件上之金屬化層中。多個第二導線，設置在工件上之金屬化層中，其中在工件之剖面圖中，第二導線包括比第一導線更大的垂直高度。
根據另一實施例，本發明提供一半導體裝置，包括一工件，以及多個第一導線，設置在工件上之金屬化層中，第一導線包括在工件剖面圖中之一第一垂直高度。多個第二導線，設置在工件上之金屬化層中，第二導線包括在工件剖面圖中之一第二垂直高度。第二垂直高度大於第一垂直高度。
又根據另一實施例，本發明提供一半導體裝置的製造方法，包括形成多個第一導線於工件上之第一金屬化層中，第一導線包括在剖面圖中之一第一垂直高度。此方法包括形成多個第二導線於工件上之第一金屬化層中，第二導線包括在剖面圖中之一第二垂直高度。第二垂直高度大於第一垂直高度。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧半導體裝置
102‧‧‧工件
104‧‧‧絕緣材料
104’‧‧‧蝕刻停止層
104a‧‧‧第一部分絕緣材料
104b‧‧‧第二部分絕緣材料
106‧‧‧第一導線
108‧‧‧第二導線
108a‧‧‧Vdd線路
108b‧‧‧Vss線路
110‧‧‧光阻層
112‧‧‧第一微影光罩
113、115、121‧‧‧虛線
114‧‧‧第一蝕刻製程
116、126‧‧‧圖案
117‧‧‧上部分
127‧‧‧下部分
120‧‧‧第二光阻層
122‧‧‧第二微影光罩
124‧‧‧第二蝕刻製程
130‧‧‧導電材料
130a‧‧‧第一導電材料
130b‧‧‧第二導電材料
132a、132b、134‧‧‧區域
150‧‧‧流程圖
152、154、156‧‧‧步驟
d1 、d2 、d3 、d4 ‧‧‧尺寸
MN ‧‧‧金屬化層
MN-1 ‧‧‧第二金屬化層
第1圖為根據本發明實施例一半導體裝置之俯視圖。
第2圖為如第1圖所示之半導體裝置之剖面圖。
第3圖到第9圖顯示在不同階段製程中如第2圖所示之半導體裝置之一系列剖面圖。
第10圖及第11圖顯示半導體裝置設計方法之俯視圖。
第12圖顯示如第11圖所示之半導體裝置之剖面圖。
第13圖為根據本發明另一實施例之一半導體裝置之剖面圖。
第14圖到第16圖為根據本發明另一實施例在不同階段製程中半導體裝置之一系列剖面圖。
第17圖為根據本發明另一實施例之半導體裝置設計方法之流程圖。
本發明實施例的製造及使用將在以下做詳盡的討論。本發明提供之許多創新觀念可經由特定的內文加以實施。所討論到的特定實施例僅作為本發明特定的製造及使用方法之說明，而非用以限定本發明。
本發明實施例與半導體裝置導電特徵之設計與製造方法相關。在此將描述半導體裝置導電特徵之新穎設計及製造方法。
第1圖為根據一實施例之半導體裝置100的俯視圖。第2圖為第1圖所示之半導體裝置100的剖面圖。半導體裝置100包括一工件102。工件102可包括一半導體基板，此半導體基板包括矽或其他半導體材料，此工件也可被例如一絕緣層所覆蓋。工件102也可包括其他主動元件或電路(未顯示)。工件102可包括像是位於單晶矽上之氧化矽。工件102可包括其他導電層或其他半導體元件，例如：電晶體、二極體...等等。化合物半導體可用來取代矽，此化合物半導體例如：砷化鎵、磷化銦、矽/鍺、或碳化矽。工件102可包括例如：絕緣上覆矽(silicon-on insulator；SOI)或絕緣上覆鍺(germanium-on-insulator；GOI)基板。
絕緣材料104形成在工件102上。絕緣材料104可包 括氧化矽、氮化矽、其他類型的絕緣材料、或前述之組合、及/或前述材料之多層結構。在一些實施例中(未顯示)，絕緣材料104可視情況包括：襯層(liners)、阻障層、及/或蝕刻停止層。
如所示，多個第一導線106及多個第二導線108設置於絕緣材料104中的一金屬化層MN 中的工件102上。第一導線106及第二導線108可包括銅、鋁、金、其他金屬、或前述之組合、及/或前述材料之多層結構。在一些實施例中(未顯示)，第一導線106及第二導線108可視情況包括阻障層、襯層(liners)、及/或晶種層。第一導線106及第二導線108可經由一種以上的鑲嵌製程、消減蝕刻製程、或前述之組合形成，在此將進一步加以描述。例如在一實施例中，第一導線106及第二導線108可利用單一鑲嵌製程，經由多重微影及/或蝕刻步驟而形成。
根據實施例，利用多重圖案化製程將第一導線106及第二導線108的尺寸最佳化，以降低半導體裝置100內連線構造之電阻。根據實施例，將第一導線106及第二導線108的尺寸共同最佳化，以在初始設計階段中就積極解決內連線尺寸，確保內連線設計的改良。如第1圖及第2圖所示之實施例，在工件102的剖面圖中，相較於第一導線106包括尺寸d1 的垂直高度或厚度，第二導線108具有較大包括尺寸d2 的垂直高度或厚度。在水平方向的剖面圖中，第一導線106及第二導線108具有大致相同包括尺寸d3 的寬度。舉例來說，尺寸d1 、d2 、d3 可包括約100微米或更小，或者，尺寸d1 、d2 、d3 可包括其他數值。在一些實施例中，舉例來說，尺寸d2 可大約比尺寸d1 大1.5倍到3倍。 或者，尺寸d1 及d2 可為其他相對數值。
在半導體裝置100的設計之初，第二導線108的尺寸d2 與尺寸d1 相同。然而，根據本發明之實施例，若第二導線108的電阻或電遷移性質經判定會造成第二導線108在訊號或其他使用上潛在的問題的話，則將增加第二導線108包括尺寸d2 的高度及寬度。第二導線108厚度的增加導致其電阻下降，及/或其電遷移性質的改良。根據實施例，藉由延長絕緣材料104的蝕刻製程，包括增加一絕緣材料104的蝕刻製程，或額外增加多個第二導線108的材料量，可增加第二導線108的厚度。根據實施例，兩個以上的微影光罩可用來圖案化具有不同高度d1 、d2 的第一導線106及第二導線108，在此將進一步詳述。
在一些實施例中，第一導線106及第二導線108交替設置，例如：第二導線108的其中之一設置在第一導線106的其中兩個之間，如第1圖及第2圖之實施例所示。在其他實施例中，第一導線106及第二導線108可包括其他相對位置。舉例來說，在第12圖中，第二導線108位於半導體裝置100的邊緣或半導體裝置100的一區域的邊緣，而第一導線106則位於第二導線108的中央區域。或者，第二導線108可位於中央區域，而第一導線106則可位於邊緣區域，未顯示於圖式中。
在一些實施例中，第一導線106及第二導線108可包括為了達成不同型態的訊號、及/或目的之導線。在一實施例中，第二導線108可包括電源軌導線，像是Vss及Vdd導線，且第一導線106可包括標準單元導線。第一導線106可包括用在互補式金氧半(complementary metal oxide semiconductor； CMOS)裝置上的導線，像是p-通道金氧半(PMOS)裝置、及/或n-通道金氧半(NMOS)裝置。或者，在其他實施例中，第一導線106及第二導線108可包括為了達到其他訊號及應用的導線，且第一導線106及第二導線108可包括為了達到相同或相似的訊號、及/或目的之導線。
在一些實施例中，第二導線108與第一導線106一樣形成在相同的金屬化層MN 中。第一導線106部分形成在金屬化層MN 中，而第二導線108可形成在金屬化層MN 中，並且延伸穿過整個金屬化層MN 的厚度。在另一例子中，第二導線108也可部份延伸穿過金屬化層MN ，尚可比第一導線106在金屬化層MN 中延伸的還多。在其他實施例中，第一導線106部分或完全延伸穿過金屬化層MN ，而第二導線108完全延伸穿過金屬化層MN ，並且至少部分延伸至鄰近於金屬化層MN 之金屬化層MN-1 中。此鄰近的金屬化層MN-1 可包括半導體裝置100的導孔層(via layer)，此導孔層可視情況包括像是多個導孔形成於其中。或者，此鄰近的金屬化層MN-1 可包括其他類型的導電層，像是半導體裝置100的導線層或接觸層。舉例來說，在一些實施例中，金屬化層MN 可包括一第一金屬化層，金屬化層MN-1 可包括一第二金屬化層，其中部分該些第二導線108設置於鄰近於第一金屬化層MN 的第二金屬化層MN-1 中。
根據一實施例，第3圖到第9圖顯示在不同階段製程中，如第2圖所示之半導體裝置之一系列剖面圖。根據此實施例，利用一鑲嵌製程形成第一導線106及第二導線108。為了製造半導體裝置100，本發明提供一工件102，及形成在工件102 上之絕緣材料104，如第3圖所示。光阻層110包括第一層光阻，沉積在絕緣材料104上。本發明提供一第一微影光罩112，此第一微影光罩112具有用以形成於該些第一導線106上的圖案。第一微影光罩112可包括像是透射光罩或反射光罩，也可視情況包括用以形成第二導線108的圖案，如113之虛線所示，在此將進一步加以詳述。
利用第一微影光罩112將光阻層110圖案化，如第3圖中115之虛線所示，例如：將光阻層110曝露在由通過光罩112或經其反射之光源或能量下。將光阻層110顯影後並將其曝光的部分(或未曝光的部分，取決於光阻110為正型或負型)進行灰化或蝕刻，留下圖案化的光阻層110，如第4圖所示。
如第4圖所示，將半導體裝置100曝光以進行第一蝕刻製程114。在第一蝕刻製程114期間，光阻層110被用來當作蝕刻光罩，而絕緣材料104未被光阻110覆蓋的曝光部分則被蝕刻。舉例來說，第一蝕刻製程114可包括一時控的蝕刻以適於達到絕緣材料104中第一導線106所要的尺寸d1 。又例如，蝕刻製程114的類型是絕緣材料104類型的函數。接著將光阻層110移除，如第5圖所示，留下用以形成第一導線106之絕緣材料104中的圖案116。視情況，部分圖案117也可用以形成第二導線108，如虛線所示，在此將進一步加以詳述。
將第二光阻層120形成於絕緣材料104上，如第6圖所示。第二光阻層120填入絕緣材料104的圖案116中，視情況也可填入部分的圖案117中。本發明提供一第二微影光罩122，此第二微影光罩122具有一圖案使該些第二導線108可以形成 在上。第二微影光罩122可包括像是透射光罩或反射光罩，與第一微影光罩112類似。
接著利用第二微影光罩122將第二光阻層120圖案化，如第6圖121的虛線所示，將光阻層110曝露在通過光罩122或經其反射之光源或能量下。將第二光阻層120顯影並將其曝光或未曝光的部分進行灰化或蝕刻，留下圖案化的第二光阻層120，如第7圖所示。
如第7圖所示，將半導體裝置100曝光以進行第二蝕刻製程124，將絕緣材料104曝光的部分以蝕刻進行清除。舉例來說，第二蝕刻製程124可包括一時控的蝕刻以適於達到第二導線108所要的尺寸d2 。或者，在另一實施例中，第二蝕刻製程124可包括一終點偵測器，並且可在達到絕緣材料104的蝕刻停止層104’時停止，如第7圖之虛線所示。在此實施例中，例如：第二導線108的底表面鄰近於蝕刻停止層104’的頂表面，又例如：蝕刻製程124的類型是絕緣材料104類型的函數。在一些實施例中，舉例來說，用以形成第二導線108之第二蝕刻製程124相較於用以形成第一導線106之第一蝕刻製程114花費較多的時間。在其他實施例中，第二蝕刻製程124可包括像是一過蝕刻(over-etch)製程，或是一額外的蝕刻製程。
接著將第二光阻層120移除，如第8圖所示，留下絕緣材料104中用以形成第二導線108的圖案126，第二導線108具有一深度，包括尺寸d2 。在第9圖中，將導電材料130形成於圖案化的絕緣材料104上。導電材料130可包括銅、鋁、金、其他金屬、或前述之組合及前述材料之多層結構。在一些實施例 中(未顯示)，導電材料130可包括阻障層、襯層(liners)、及/或晶種層。利用一化學機械平坦化(chemical mechanical polish；CMP)製程、及/或一蝕刻製程，將多餘的導電材料130從絕緣材料104的頂表面上移除，留下部分的導電材料130殘留在圖案化的絕緣材料104中，形成該些第一導線106及該些第二導線108於絕緣材料104中，留下如第2圖所示的構造。
在一些實施例中，第一微影光罩112包括用以形成第一導線106的圖案，也包括用以形成第二導線108的圖案113，如第3圖中的虛線所示。第一蝕刻製程114形成圖案116以形成第一導線106，並且形成用以形成第二導線108之圖案126的上部分117，如第5圖中的虛線所示。第二微影光罩122(請參照第2圖)，只包括用以形成第二導線108的圖案。在此實施例中，第二蝕刻製程124(請參照第7圖)包括一第二蝕刻製程，此製程可形成用以形成第二導線108之圖案126的下部分127，留下如第8圖所示的構造，包括用以形成第一導線106的圖案116及用以形成第二導線108的圖案126，此圖案126包括上部分117及下部分127。在此實施例中，利用一雙重蝕刻製程來形成用以形成第二導線108的圖案126。利用第一蝕刻製程114以形成圖案126的上部分117，並利用第二蝕刻製程124以形成圖案126的下部分127。第二蝕刻製程124可包括一額外的蝕刻製程，用以對絕緣材料104進行雙重蝕刻或過蝕刻(over-etch)，並形成較厚的第二導線108，包括尺寸d2 。
根據一實施例，第10圖和第11圖顯示半導體裝置100的設計方法俯視圖。第10圖顯示最初的設計俯視圖，其中 第一導線106及第二導線108包括大致上相同的寬度，此寬度包括d3 。應注意的是，第10圖所顯示的構造並未被製造出來；它僅用以顯示導線106及108之最初設計。區域132a及132b包括電源軌，其中區域132a包括Vdd線路108a，而區域132b包括Vss線路108b。區域134包括一標準單元區域，包括用以形成p-通道金氧半(PMOS)裝置及n-通道金氧半(NMOS)裝置的導線106。在此所提及的Vdd線路108a及Vss線路108b合併稱為第二導線108。
根據一實施例，在俯視圖的區域132a及區域132b中，第二導線108的寬度縮小至包括尺寸d4 ，如第11圖所示。在工件102的剖面圖中，相較於區域134中之該些第一導線106的水平寬度，包括尺寸d3 ；區域132a及區域132b中，該些第二導線108包括一較小的水平寬度，包括尺寸d4 。第二導線108的高度及垂直厚度也增加至包括尺寸d2 ，如第1圖到第9圖的實施例及第12圖的剖面圖所示。第11圖及第12圖也顯示一實施例，其中第二導線108位於半導體裝置100的邊緣區域或位於半導體裝置100一區域的邊緣，而第一導線106位於半導體裝置100的中央區域或半導體裝置100一區域的中央。
區域132a及區域132b包括電源軌(例如：第二導線108)，此電源軌相較於像是標準單元區域134中的第一導線106，具有較厚的金屬厚度、較低的電阻、及較高的電遷移耐受力。
如第11圖及第12圖所示之實施例，可將尺寸d2 和d4 最佳化，使得第二導線108的導電材料130之用量大致上等同於 在剖面圖上第一導線106的尺寸d1 和d3 。在設計過程中，在一些實施例中可選擇大致上與尺寸(d1 x d3 )具有相同面積的尺寸(d2 x d4 )，這樣第一導線106與第二導線108的電阻大致上也會相同。如一實施例，若尺寸d1 和d3 均包括100微米，則尺寸d2 可選擇為尺寸d1 的兩倍，即200微米，而尺寸d4 則可選擇為尺寸d3 的一半，即50微米，如此一來(d1 x d3 )及(d2 x d4 )的剖面積均等於1000平方微米。或者，尺寸d2 和d4 可包括其他相對於尺寸d1 和d3 的數值，使得第一導線106和第二導線108具有不同的電阻值。
在一些實施例中，降低該些第二導線108的寬度，包括將其降低至例如：約1/3到1/2。或者，該些第二導線108的寬度可包括將其降低至其他的數值。
在一些實施例中，藉由降低寬度，包括第二導線108的尺寸d4 ，更多的第一導線106及第二導線108可被配置在工件102中一既定量的區域中，有利於節省半導體裝置100上的空間，並能提供一更為密集的配置。
根據另一實施例，第13圖顯示半導體裝置100的剖面圖。第二導線108的尺寸d2 及d4 不同於第一導線106的尺寸d1 及d3 ，如第11圖及第12圖所示。然而，第一導線106及第二導線108可為如第1圖到第9圖所示之第一實施例之交替配置，其中第二導線108位於兩個第一導線106之間。
根據其他實施例，第14圖到第16圖顯示半導體裝置之製造方法的剖面圖，利用消減蝕刻製程製造第一導線106及第二導線108。本發明提供一工件102，及一形成於工件102 上之第一導電材料130a。利用第一層光阻及第一微影光罩(未於第14、15圖顯示，請參照第3圖中的第一層光阻110及第一微影光罩112)將第一導電材料130a圖案化，形成第二導線108的較低部分，包括第一導電材料130a。第一部分絕緣材料104a設置在圖案化的第一導電材料130a之間。舉例來說，可將第一部分絕緣材料104a旋塗或設置於第一導電材料130a上，而剩餘之第一部分絕緣材料104a將接著從圖案化的第一導電材料130a之頂表面上移除。第一部分絕緣材料104a也可藉由其他方法形成。
接下來，將第二導電材料130b沉積於第二導電材料130b及第一部分絕緣材料104a上，如第15圖所示。利用第二層光阻和第二微影光罩(未於第15、16圖顯示，請參照第6圖中的第二層光阻120及第二微影光罩122)將第二導電材料130b圖案化，形成第一導線106及第二導線108的較高部分，包括第二導電材料130b。接下來，利用與第一部分絕緣材料104a相似的方法，將第二部分絕緣材料104b設置在圖案化的第二導電材料130b之間。
第16圖顯示第一導線106，包括一圖案化的第二導電材料130b；以及第二導線108，包括位於絕緣材料104中之圖案化第一及第二導電材料130a、130b，絕緣材料104包括第一部分絕緣材料104a及第二部分絕緣材料104b。相較於第一導線106的高度或厚度，包括尺寸d1 ，第二導線108最好具有一較大的高度或厚度，包括尺寸d2 ，如先前之實施例所述。第二導線108也可具有一寬度d3 ，包括尺寸d4 ，一如第11圖到第13圖之敘 述，未於圖中顯示。
第17圖為根據實施例之半導體裝置100設計方法的流程圖150。此設計方法包括，第一步，決定半導體裝置100之多個第一導線106及多個第二導線108之配置，如步驟152所示。在步驟154中，更改配置以增加多個第二導線108在半導體裝置100之剖面圖中的厚度。在步驟156中，接著製造出半導體裝置100，包括增厚的第一導線106及第二導線108。配置的更改包括減少第二導線108在半導體裝置100之俯視圖中的寬度。
可利用電路模擬器(simulation program with integrated circuit emphasis；SPICE)，例如：藉由模擬電阻(R)、電容(C)、導電度(L)、及/或電遷移性質，或例如藉由利用其他類型的模擬及/或其他電路模擬器來決定更改配置所增加的第二導線108厚度的量。執行此模擬可選擇半導體裝置100的區域、及/或關鍵路徑區域(critical path area)。
接下來將描述本發明之設計製造方法的一些替代方案。在一些製造方法中，第一步先圖案化第一導線106，再圖案化第二導線108。或者，可先形成圖案化的第二導線108，再形成或圖案化第一導線106。
此外，也可形成在垂直方向與圖中所示構造相反的構造。舉例來說，特別是在利用消減蝕刻製程(請參照第16圖)形成第一導線106及第二導線108的實施例中，可在導電材料130b形成之後，再形成第二導線108的額外部分，包括第一導電材料130a，例如：設置於第一導線106及第二導線108的部分130b上的材料層中。
此外，圖中僅顯示兩個微影光罩112(第3圖)及122(第6圖)、兩個微影製程、及兩個蝕刻製程114(第4圖)及124(第7圖)。或者，利用三個微影光罩、三個微影製程、及三個蝕刻製程來形成第三導線(未顯示)，此線路具有與第一導線106及第二導線108不同的垂直高度，取決於半導體裝置100的導線所需的不同電阻數目。此外，也可利用例如多於三個的微影光罩及微影製程。
可視情況利用雷射或其他直接圖案化裝置或方法將光阻層110(第3圖)及120(第7圖)圖案化，而不利用微影光罩和微影製程。如果絕緣材料104包括一感光材料，就不需要光阻層110及120，例如：可利用微影光罩及/或直接圖案化方法，直接將絕緣材料104圖案化。
此外，每一個圖式中僅顯示一些導線106及108；然而，根據實施例，許多導線106及108可跨越工件102，形成在工件表面。在俯視圖中，導線106及108的圖案可包括多種圖案；導線106及108大致上可與彼此不平行，如圖中之半導體裝置100的多個區域所示。
本發明實施例之優點包括提供新穎的半導體裝置100及其製造與設計方法，其中一些導線108具有一增厚的厚度，但其他的導線106並沒有。導線106及108的厚度隨著電阻及電遷移需求而調整，這對於具有較小或微縮化尺寸的導線來說特別具有優勢，使得導線具有較低的電遷移及較高的電阻。此方法在最初的設計階段提供一積極的解決方式，藉由提供改良的導線106及108設計，避免在往後的製程中為了後-修復電 阻及電遷移的問題而造成線路擴大的需要。舉例來說，後-修復線路擴大具有面積處罰(area penalty)的缺點並且不適用於高密度的區域。在被選擇的區域及/或在第二導線108形成之關鍵路徑區域(critical path area)中，本發明提供電阻的下降、電遷移保護帶(guard-band)的提升，及電遷移耐受度(immunity)的提升。新穎的導線106及108的構造、設計、及製造方法均有利於簡易地由半導體裝置100的設計及製造方法流程圖加以實行。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
150‧‧‧流程圖
152、154、156‧‧‧步驟

Claims (9)

  1. 一種半導體裝置，包括：一工件；多個第一導線，設置在該工件上之一金屬化層中；以及多個第二導線，設置在該工件上之該金屬化層中，其中在該工件之剖面圖中，該些第二導線包括比該些第一導線更大的垂直高度，其中該些第一導線包括在該工件剖面圖中之一第一水平寬度，其中該些第二導線包括在該工件剖面圖中之一第二水平寬度，且其中該第二水平寬度比該第一水平寬度小。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該些第二導線的其中之一，設置在該些第一導線的其中兩個之間。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該些第二導線位於該半導體裝置的邊緣或位於該半導體裝置之一區域的邊緣，且該些第一導線位於該些第二導線之間的中央區域；或者其中該些第一導線位於該半導體裝置的邊緣或位於該半導體裝置之一區域的邊緣，且該些第二導線位於該些第一導線之間的中央區域。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該些第二導線包括多個電源軌。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該第二水平寬度為該第一水平寬度的1/3到1/2。
  6. 如申請專利範圍第1項所述之半導體裝置，其中該些第二導線包括一較該些第一導線低的電阻。
  7. 一種半導體裝置的製造方法，包括：形成多個第一導線於一工件上之一第一金屬化層中，該些第一導線包括在剖面圖中之一第一垂直高度；以及形成多個第二導線於該工件上之該第一金屬化層中，該些第二導線包括在剖面圖中之一第二垂直高度，其中該第二垂直高度大於該第一垂直高度，其中該些第一導線包括在該工件剖面圖中之一第一水平寬度，其中該些第二導線包括在該工件剖面圖中之一第二水平寬度，且其中該第二水平寬度比該第一水平寬度小。
  8. 如申請專利範圍第7項所述之半導體裝置的製造方法，其中形成該些第一導線或形成該些第二導線包括多個鑲嵌製程或多個消減蝕刻製程。
  9. 如申請專利範圍第7項所述之半導體裝置的製造方法，其中形成該些第一導線或形成該些第二導線包括形成一絕緣材料於該工件上，及利用一第一微影光罩及一第二微影光罩以圖案化該絕緣材料，其中圖案化該絕緣材料包括一蝕刻製程，且其中該製程在該第二導線中所施行的時間比在該第一導線中所施行的時間長。
TW102120480A 2012-07-02 2013-06-10 半導體裝置及其製造方法 TWI485808B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/540,464 US8786094B2 (en) 2012-07-02 2012-07-02 Semiconductor devices and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201403756A TW201403756A (zh) 2014-01-16
TWI485808B true TWI485808B (zh) 2015-05-21

Family

ID=49777261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120480A TWI485808B (zh) 2012-07-02 2013-06-10 半導體裝置及其製造方法

Country Status (2)

Country Link
US (1) US8786094B2 (zh)
TW (1) TWI485808B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283437B2 (en) * 2012-11-27 2019-05-07 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography
JP6382097B2 (ja) * 2014-12-24 2018-08-29 株式会社 日立パワーデバイス 半導体パワーモジュールおよびそれを用いた電力変換装置
US9431343B1 (en) * 2015-03-11 2016-08-30 Samsung Electronics Co., Ltd. Stacked damascene structures for microelectronic devices
US9653406B2 (en) 2015-04-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive traces in semiconductor devices and methods of forming same
US10784198B2 (en) * 2017-03-20 2020-09-22 Samsung Electronics Co., Ltd. Power rail for standard cell block

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441014B (en) * 1998-10-01 2001-06-16 Applied Materials Inc Techniques for triple and quadruple Damascene fabrication
JP2001351896A (ja) * 2000-06-05 2001-12-21 Sharp Corp 半導体装置の製造方法
US20040048476A1 (en) * 2002-09-10 2004-03-11 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having metal interconnections of different thickness

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563030B2 (ja) * 2000-12-06 2004-09-08 シャープ株式会社 半導体装置の製造方法
US6900119B2 (en) * 2001-06-28 2005-05-31 Micron Technology, Inc. Agglomeration control using early transition metal alloys

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441014B (en) * 1998-10-01 2001-06-16 Applied Materials Inc Techniques for triple and quadruple Damascene fabrication
JP2001351896A (ja) * 2000-06-05 2001-12-21 Sharp Corp 半導体装置の製造方法
US20040048476A1 (en) * 2002-09-10 2004-03-11 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having metal interconnections of different thickness

Also Published As

Publication number Publication date
CN103531578A (zh) 2014-01-22
US20140001638A1 (en) 2014-01-02
US8786094B2 (en) 2014-07-22
TW201403756A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
US7605085B2 (en) Method of manufacturing interconnecting structure with vias
US9543193B2 (en) Non-hierarchical metal layers for integrated circuits
TWI646646B (zh) 半導體元件及其製造方法
KR100902581B1 (ko) 반도체 소자의 스택 커패시터 및 그의 형성방법
TWI485808B (zh) 半導體裝置及其製造方法
JP3590034B2 (ja) 半導体容量素子及びその製造方法
JP2011171705A (ja) 半導体装置及びその製造方法
US9231046B2 (en) Capacitor using barrier layer metallurgy
US8736021B2 (en) Semiconductor device comprising a metal system including a separate inductor metal layer
JP2004146632A (ja) 半導体装置およびその製造方法
JP2007012773A (ja) 多層配線を有する半導体装置
JP2007129018A (ja) 半導体装置
KR101159112B1 (ko) 가변 용량 캐패시터 및 그 제조방법
JP2004146814A (ja) 半導体装置およびその製造方法
KR100937648B1 (ko) 반도체 인덕터 및 이의 제조 방법
US20210143056A1 (en) Spacer-based conductor cut
KR100458588B1 (ko) 반도체 소자 제조 방법
KR100508534B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR100734144B1 (ko) Ｍｉｍ 커패시터 형성 방법
KR100922558B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100960887B1 (ko) 반도체 소자의 마스크 제조 방법
KR100778852B1 (ko) 반도체 소자 및 그 제조방법
KR100452315B1 (ko) 반도체 소자 제조방법
KR20020031491A (ko) 더미패턴을 이용한 더미 커패시터 및 그 형성방법
JP2007294499A (ja) 半導体装置