JPS60136363A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60136363A JPS60136363A JP24410383A JP24410383A JPS60136363A JP S60136363 A JPS60136363 A JP S60136363A JP 24410383 A JP24410383 A JP 24410383A JP 24410383 A JP24410383 A JP 24410383A JP S60136363 A JPS60136363 A JP S60136363A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- layer
- conductor layer
- substrate
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000035699 permeability Effects 0.000 claims abstract description 8
- 238000004804 winding Methods 0.000 abstract description 8
- 238000001259 photo etching Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 239000011162 core material Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 208000018583 New-onset refractory status epilepticus Diseases 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体基板上にインダクタを形成した半導体装
置に関するもので、特にコイル、トランス等として使用
されるものである。
置に関するもので、特にコイル、トランス等として使用
されるものである。
従来、モノリシックに作成されたりアクタンス素子には
、磁気ディスク用の薄膜磁気ヘッドがある。ＩＢＭ３３
７０磁気ヘッド（日経エレクトロニクス １９８０年７
月７日号、日経マグロウヒル社、第１１０頁〜第１２５
頁）の場合、基盤上に下部電極となるパーマロイをめっ
きし、絶縁層を置いた上にコイルを蒸着し、更に絶縁層
を置いた上に上部コアを蒸着によシ形成する。
、磁気ディスク用の薄膜磁気ヘッドがある。ＩＢＭ３３
７０磁気ヘッド（日経エレクトロニクス １９８０年７
月７日号、日経マグロウヒル社、第１１０頁〜第１２５
頁）の場合、基盤上に下部電極となるパーマロイをめっ
きし、絶縁層を置いた上にコイルを蒸着し、更に絶縁層
を置いた上に上部コアを蒸着によシ形成する。
コイルは１層スパイラル巻きである。
しかしながら上記のものにあっては、次のような問題点
があった。即ちインダクタを薄膜技術によシ作成する場
合、製造技術は集積回路の製造技術と異なるため、集積
回路と同一基板上に形成することができない。またコイ
ルは２次元的に作成されるため、相互誘導を利用したト
ランスなどの素子を作成しにくい。またインダクタとし
ての性能を高めるため、巻き数を増やすと、素子のサイ
ズが大きくなシやすいなどの問題があった。
があった。即ちインダクタを薄膜技術によシ作成する場
合、製造技術は集積回路の製造技術と異なるため、集積
回路と同一基板上に形成することができない。またコイ
ルは２次元的に作成されるため、相互誘導を利用したト
ランスなどの素子を作成しにくい。またインダクタとし
ての性能を高めるため、巻き数を増やすと、素子のサイ
ズが大きくなシやすいなどの問題があった。
本発明は上記実情に鑑みてなされたもので、コイル状の
インダクタを集積回路と同一基板上に形成することがで
き、まだコイルを３次元的に形成するため、トランスな
どの素子が形成しやすく、また小形化が可能な半導体装
置を提供しようとするものである。
インダクタを集積回路と同一基板上に形成することがで
き、まだコイルを３次元的に形成するため、トランスな
どの素子が形成しやすく、また小形化が可能な半導体装
置を提供しようとするものである。
し発明の概要〕
本発明は、従来半導体集積回路において素子として利用
できなかったインダクタを、薄膜技術によらず、集積回
路製造技術である多層配線によシ作成し、回路素子とし
て使用できるようにしたものである。
できなかったインダクタを、薄膜技術によらず、集積回
路製造技術である多層配線によシ作成し、回路素子とし
て使用できるようにしたものである。
以下図面を参照して本発明の一実施例を説明する。第１
図（、）は同実施例を示すインダクタ本体の平面図、図
面（ｂ）は同図（、）のＢ−Ｂ線に沿う断面図である。
図（、）は同実施例を示すインダクタ本体の平面図、図
面（ｂ）は同図（、）のＢ−Ｂ線に沿う断面図である。
図中１は集積回路が形成された半導体基板、２はこの基
板１上に設けられた絶縁膜としてのＳｔＯ，膜、３はこ
の８１０ 、膜２上に並設された複数の第１の導体層（
例えばアルミニウム）、４はこの導体層３上に絶縁膜（
例えばＳｉＯ＠膜）５を介して形成された高透磁率のコ
ア、６はこのコア４上に絶縁膜（例えばＳｔＯ。
板１上に設けられた絶縁膜としてのＳｔＯ，膜、３はこ
の８１０ 、膜２上に並設された複数の第１の導体層（
例えばアルミニウム）、４はこの導体層３上に絶縁膜（
例えばＳｉＯ＠膜）５を介して形成された高透磁率のコ
ア、６はこのコア４上に絶縁膜（例えばＳｔＯ。
膜）７を介して並設された複数の第２の導体層（例えば
アルミニウム）、８は第１．第２の導体層の対向端部間
をつなぎこれらをコイル９として形成するコンタクト部
である。
アルミニウム）、８は第１．第２の導体層の対向端部間
をつなぎこれらをコイル９として形成するコンタクト部
である。
上記構成のインダクタ本体を得る一例として杜、半導体
基板１上に８１０ 、膜２を設け、その上に１層目の導
電体層３を蒸着し、該導電体層によるパターンをフォト
エツチング法によ多形成する。次に上記／９ターン化さ
れた導電体層上に、絶縁のためｓｓｏ ｉＭ ５を気相
成長法によ多形成する。次にこの別０２屑５上に高透磁
率の材料を蒸着し、フォトエツチング法によシコイルの
コア４に当る部分を形成する。次に絶縁のため８１０．
／＠７を形成してから、導電体層３゜６間をつないでコ
イル化するためのコンタクトホールを、Ｓｉｏ□層５．
７にフォトエツチング法によ多形成する。次に導電体層
６を蒸着、フォトエツチング法によシ導電体層によるパ
ターンを形成し、巻き線構造とするものである。
基板１上に８１０ 、膜２を設け、その上に１層目の導
電体層３を蒸着し、該導電体層によるパターンをフォト
エツチング法によ多形成する。次に上記／９ターン化さ
れた導電体層上に、絶縁のためｓｓｏ ｉＭ ５を気相
成長法によ多形成する。次にこの別０２屑５上に高透磁
率の材料を蒸着し、フォトエツチング法によシコイルの
コア４に当る部分を形成する。次に絶縁のため８１０．
／＠７を形成してから、導電体層３゜６間をつないでコ
イル化するためのコンタクトホールを、Ｓｉｏ□層５．
７にフォトエツチング法によ多形成する。次に導電体層
６を蒸着、フォトエツチング法によシ導電体層によるパ
ターンを形成し、巻き線構造とするものである。
巻き線構造の一例としては、４μｍの配線幅で４μｍ間
隔に配線されているものとする。巻き線構造の幅を１０
０μｍ１長さを４００μｍ、１層目メタルと２層目メタ
ルの間隔を１μｍとする。
隔に配線されているものとする。巻き線構造の幅を１０
０μｍ１長さを４００μｍ、１層目メタルと２層目メタ
ルの間隔を１μｍとする。
コア材料はｓｉｏ 、のみであるとし、透磁率は真空の
透磁率ｔｔ６ ＝１．２５７Ｘ ｌ ０ ’ ［Ｈ／ｍ
〕で近似する。この巻き線構造を有限長ソレノイドとみ
なせば、インダクタンスＬは次式によシ側算できる。
透磁率ｔｔ６ ＝１．２５７Ｘ ｌ ０ ’ ［Ｈ／ｍ
〕で近似する。この巻き線構造を有限長ソレノイドとみ
なせば、インダクタンスＬは次式によシ側算できる。
２
Ｌ＝αｅ ７ｒ ＊ ＠ ＊ ２− （）１）但しαは
長岡係数、μは透磁率、ａはソレノイドの断面積、ｔは
ソレノイドの長さ、Ｎは巻き数である。上式に上記の値
を代入するとＬ＝αＸ３．１４Ｘ１０−’、αは０≦α
く１であるので、インダクタンスはおよそ１ ［ｎＨ）
である。
長岡係数、μは透磁率、ａはソレノイドの断面積、ｔは
ソレノイドの長さ、Ｎは巻き数である。上式に上記の値
を代入するとＬ＝αＸ３．１４Ｘ１０−’、αは０≦α
く１であるので、インダクタンスはおよそ１ ［ｎＨ）
である。
巻き線構造を用いてノ４ルストランスを形成した例を第
２図に示す。同図（、）は概略的構成図、同図（ｂ）は
同図（ａ）のＡ−Ａ’、Ｂ−Ｂ’間構成の詳細図、同図
（Ｃ）は同図（ｂ）のｃ −ｃ’線に沿う断面図である
。図中１１ｇ、１１ｂはパルストランス入力端子＋ １
２ｈ ＊ １２ｂは出力端子。
２図に示す。同図（、）は概略的構成図、同図（ｂ）は
同図（ａ）のＡ−Ａ’、Ｂ−Ｂ’間構成の詳細図、同図
（Ｃ）は同図（ｂ）のｃ −ｃ’線に沿う断面図である
。図中１１ｇ、１１ｂはパルストランス入力端子＋ １
２ｈ ＊ １２ｂは出力端子。
１３は中間夕、ゾ、９□は１次側コイル、９゜は２次側
コイルである。仁のパルストランスは結合を増すため、
環状とした高透磁率の材料によるコア４を巻き線構造内
部にもつ。この／臂ルストランスの巻き線孔は、巻き線
構造から引き出したタッグ１３によシ調整する。
コイルである。仁のパルストランスは結合を増すため、
環状とした高透磁率の材料によるコア４を巻き線構造内
部にもつ。この／臂ルストランスの巻き線孔は、巻き線
構造から引き出したタッグ１３によシ調整する。
パルストランスをフイソレータとして使用した例を第３
図に示す。第３図＜＆） ｅ （ｂ）とも０Ｍ０８回路
と他回路とのアイソレーションをはかった例である。第
３図（ａ）は０Ｍ０８回路によりトランジスタをドライ
ブする回路である。ＣＭＯ８型ＮＡＮＤゲート２１から
出力された正１？ルスは電流制限抵抗２３とバイパスコ
ンデンサ２２を通シ、パルストランス２４の１次側コイ
ル９１に流れ込む。その結果２次側コイル９２にノ４ル
スが誘起され、トランジスタ２５がオンされる。このト
ランジスタ２５がオンになると抵抗２６に電流が流れ、
端子２７にパルスが反転したかたちで出力される。
図に示す。第３図＜＆） ｅ （ｂ）とも０Ｍ０８回路
と他回路とのアイソレーションをはかった例である。第
３図（ａ）は０Ｍ０８回路によりトランジスタをドライ
ブする回路である。ＣＭＯ８型ＮＡＮＤゲート２１から
出力された正１？ルスは電流制限抵抗２３とバイパスコ
ンデンサ２２を通シ、パルストランス２４の１次側コイ
ル９１に流れ込む。その結果２次側コイル９２にノ４ル
スが誘起され、トランジスタ２５がオンされる。このト
ランジスタ２５がオンになると抵抗２６に電流が流れ、
端子２７にパルスが反転したかたちで出力される。
第３図（ｂ）はＴＴＬ回路により ０Ｍ０８回路をドラ
イブするもので、ＴＴＬ型ゲート２８に正パルスが入力
されると、電流制限抵抗２９を通して電流がゲート２８
に流れ込む。このとき電流はノ９ルストランス２４の１
次側コイル９□を流れるから、２次側コイル９□に電圧
が誘起され、ＣＭＯＳゲート３０によシ反転されて端子
３１に出力される。ダイオード３２は出力パルスのオー
バーシュート吸収用であるＯ 第３図（ａ） 、 （ｂ）において、同一半導体基板上
にパルストランスと周辺回路を集積回路として作成する
ことが可能で、第３図（、）の場合Ｄ −Ｄ’線から左
側のゲート２１、コンデンサ２２ 、抵抗：ｚ ｓ、／
＃ルストランス２４を同一半導体基板上に集積回路とし
て作成できる。また第３図（ｂ）の場合、Ｅ −Ｅ’線
から右側の・ヤルストランス２４、ダート３０．ダイオ
ード３２を同一半導体基板上に集積回路として作成でき
るものである。
イブするもので、ＴＴＬ型ゲート２８に正パルスが入力
されると、電流制限抵抗２９を通して電流がゲート２８
に流れ込む。このとき電流はノ９ルストランス２４の１
次側コイル９□を流れるから、２次側コイル９□に電圧
が誘起され、ＣＭＯＳゲート３０によシ反転されて端子
３１に出力される。ダイオード３２は出力パルスのオー
バーシュート吸収用であるＯ 第３図（ａ） 、 （ｂ）において、同一半導体基板上
にパルストランスと周辺回路を集積回路として作成する
ことが可能で、第３図（、）の場合Ｄ −Ｄ’線から左
側のゲート２１、コンデンサ２２ 、抵抗：ｚ ｓ、／
＃ルストランス２４を同一半導体基板上に集積回路とし
て作成できる。また第３図（ｂ）の場合、Ｅ −Ｅ’線
から右側の・ヤルストランス２４、ダート３０．ダイオ
ード３２を同一半導体基板上に集積回路として作成でき
るものである。
なお本発明は上記実施例のみに限られることなく種々の
応用が可能である。例えば実施例ではコイル内にコア４
を設けたが、これを省略した構成とすることができる。
応用が可能である。例えば実施例ではコイル内にコア４
を設けたが、これを省略した構成とすることができる。
また第１の導体層３及び第２の導体層６としてアルミニ
ウムを用いたが、第１の導体層３及び第２の導体層６と
してポリシリコン層を用いてもよいし、第４図に示す如
く第１の導体層３として、基板１と反対導電型の高濃度
拡散層３′を用い、第２の導体層６としてアルミニウム
を用いてもよい。また本発明においてはコア（４）の利
料として、パーマロイ、フェライト等を用いることがで
きる。
ウムを用いたが、第１の導体層３及び第２の導体層６と
してポリシリコン層を用いてもよいし、第４図に示す如
く第１の導体層３として、基板１と反対導電型の高濃度
拡散層３′を用い、第２の導体層６としてアルミニウム
を用いてもよい。また本発明においてはコア（４）の利
料として、パーマロイ、フェライト等を用いることがで
きる。
以上説明した如く本発明によれば、コイル状のインダク
タを集積回路と同一基板上に形成することができ、また
インダクタ、トランスなどの素子が形成しやすく、また
小形化が可能となるものである。
タを集積回路と同一基板上に形成することができ、また
インダクタ、トランスなどの素子が形成しやすく、また
小形化が可能となるものである。
第１図（、）は本発明の一実施例を示すインダクタ本体
の平面図、同図（ｂ）は同図（、）のＢ−Ｂ線に沿う断
面図、第２図（、）は本発明の他の実施例を示すノヤル
ストランスの概略構成図、同図（ｂ）は同図（−）の一
部詳細図、同図（Ｃ）は同図（ｂ）のｃ −ｃ’線に沿
う断面図、第３図（ａ）。 （ｂ）は本発明の異なる実施例の回路図、第４図は本発
明の更に異なる実施例を示す一部構成図である。 １・・・半導体基板、２・・・ＳｔＯ、膜、３・・・第
１の導体層、４・・・コア、５，２・・・ＳｉＯ、膜、
６・・・第２の導体層、８・・・コンタクト部、９・・
・コイル、９、・・・１次側コイル、９２・・・２次側
コイル、２４・・・ノぞルストランス。 出願人代理人 弁理士 鈴 江 武 彦才３図 （０） Ｄ′ （ｂ） 牙４図
の平面図、同図（ｂ）は同図（、）のＢ−Ｂ線に沿う断
面図、第２図（、）は本発明の他の実施例を示すノヤル
ストランスの概略構成図、同図（ｂ）は同図（−）の一
部詳細図、同図（Ｃ）は同図（ｂ）のｃ −ｃ’線に沿
う断面図、第３図（ａ）。 （ｂ）は本発明の異なる実施例の回路図、第４図は本発
明の更に異なる実施例を示す一部構成図である。 １・・・半導体基板、２・・・ＳｔＯ、膜、３・・・第
１の導体層、４・・・コア、５，２・・・ＳｉＯ、膜、
６・・・第２の導体層、８・・・コンタクト部、９・・
・コイル、９、・・・１次側コイル、９２・・・２次側
コイル、２４・・・ノぞルストランス。 出願人代理人 弁理士 鈴 江 武 彦才３図 （０） Ｄ′ （ｂ） 牙４図
Claims (4)
- （１）半導体基板と、この基板上に並設された複数の第
１の導体層と、この層上に絶縁膜を介して並設された複
数の第２の導体層と、前記第１の導体層と第２の導体層
間を選択的につなぎこれらをコイルとして形成するコン
タクト部とを有するインダクタ本体を具備したことを特
徴とする半導体装置。 - （２）前記半導体基板を共通にして前記インダクタ本体
を一対具備し、これらインダクタが磁気的に結合された
ことを特徴とする特許請求の範囲第１項に記載の半導体
装置。 - （３）前記基板と同一基板上に回路素子が形成され、そ
の回路素子が前記インダクタ本体と電気的に接続された
ことを特徴とする特許請求の範囲第１項まだは第２項に
記載の半導体装置。 - （４）前記コイル内に、高透磁率のコアが前記コイルと
は絶縁された状態で挿入されたことを特徴とする特許請
求の範囲第１項または第２項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24410383A JPS60136363A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24410383A JPS60136363A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60136363A true JPS60136363A (ja) | 1985-07-19 |
Family
ID=17113792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24410383A Pending JPS60136363A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136363A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134258U (ja) * | 1986-02-14 | 1987-08-24 | ||
| JPS62201574U (ja) * | 1986-06-13 | 1987-12-22 | ||
| JPS6473658A (en) * | 1987-09-14 | 1989-03-17 | Nec Corp | Semiconductor device |
| US5604383A (en) * | 1994-05-11 | 1997-02-18 | Fuji Electric Co., Ltd. | Stabilized power supply device using a flip chip as an active component |
| EP0920036A1 (fr) * | 1997-11-28 | 1999-06-02 | STMicroelectronics SA | Transformateur en circuit intégré |
| JP2002001933A (ja) * | 2000-06-16 | 2002-01-08 | Canon Inc | インクジェット記録方法、インクジェット記録ヘッド、およびインクジェット記録装置 |
| EP1153752A3 (en) * | 2000-04-14 | 2003-08-20 | Canon Kabushiki Kaisha | Semiconductor device, ink tank provided with such device and method of manufacturing such device |
| US7102647B2 (en) | 2001-06-26 | 2006-09-05 | Microsoft Corporation | Interactive horizon mapping |
| JP2013507774A (ja) * | 2009-10-08 | 2013-03-04 | クアルコム，インコーポレイテッド | ３次元インダクタ及び変圧器 |
| JP2016116034A (ja) * | 2014-12-12 | 2016-06-23 | 三菱電機株式会社 | インピーダンス整合回路 |
-
1983
- 1983-12-26 JP JP24410383A patent/JPS60136363A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62134258U (ja) * | 1986-02-14 | 1987-08-24 | ||
| JPH0530366Y2 (ja) * | 1986-02-14 | 1993-08-03 | ||
| JPS62201574U (ja) * | 1986-06-13 | 1987-12-22 | ||
| JPS6473658A (en) * | 1987-09-14 | 1989-03-17 | Nec Corp | Semiconductor device |
| US5604383A (en) * | 1994-05-11 | 1997-02-18 | Fuji Electric Co., Ltd. | Stabilized power supply device using a flip chip as an active component |
| FR2771843A1 (fr) * | 1997-11-28 | 1999-06-04 | Sgs Thomson Microelectronics | Transformateur en circuit integre |
| EP0920036A1 (fr) * | 1997-11-28 | 1999-06-02 | STMicroelectronics SA | Transformateur en circuit intégré |
| US6031445A (en) * | 1997-11-28 | 2000-02-29 | Stmicroelectronics S.A. | Transformer for integrated circuits |
| EP1153752A3 (en) * | 2000-04-14 | 2003-08-20 | Canon Kabushiki Kaisha | Semiconductor device, ink tank provided with such device and method of manufacturing such device |
| US6719394B2 (en) | 2000-04-14 | 2004-04-13 | Canon Kabushiki Kaisha | Semiconductor device, ink tank provided with such semiconductor device, ink jet cartridge, ink jet recording apparatus, method for manufacturing such semiconductor device, and communication system, method for controlling pressure, memory element, security system of ink jet recording apparatus |
| JP2002001933A (ja) * | 2000-06-16 | 2002-01-08 | Canon Inc | インクジェット記録方法、インクジェット記録ヘッド、およびインクジェット記録装置 |
| US7102647B2 (en) | 2001-06-26 | 2006-09-05 | Microsoft Corporation | Interactive horizon mapping |
| JP2013507774A (ja) * | 2009-10-08 | 2013-03-04 | クアルコム，インコーポレイテッド | ３次元インダクタ及び変圧器 |
| JP2016116034A (ja) * | 2014-12-12 | 2016-06-23 | 三菱電機株式会社 | インピーダンス整合回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3614554A (en) | Miniaturized thin film inductors for use in integrated circuits | |
| EP0778593B1 (en) | Method for realizing magnetic circuits in an integrated circuit | |
| JP3141562B2 (ja) | 薄膜トランス装置 | |
| EP0643403B1 (en) | Inductive structures for semiconductor integrated circuits | |
| JPS60136363A (ja) | 半導体装置 | |
| JP3338897B2 (ja) | コイルが形成された半導体装置の製造方法 | |
| JPS60124859A (ja) | 多層配線構造 | |
| US20030234436A1 (en) | Semiconductor device with a spiral inductor and magnetic material | |
| JP2001284533A (ja) | オンチップ・コイルとその製造方法 | |
| JPH0389548A (ja) | 半導体集積回路 | |
| JPH10154795A (ja) | 半導体チップにおけるインダクター及びその製造方法 | |
| JPH05109557A (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ | |
| JPH0684647A (ja) | インダクタンス素子 | |
| US3465267A (en) | Circuit component | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| JP2002270427A (ja) | インダクタ | |
| JP3114392B2 (ja) | 薄膜形磁気誘導素子 | |
| JP3146672B2 (ja) | 薄膜積層形磁気誘導素子およびそれを用いた電子装置。 | |
| JP2000306729A (ja) | 積層型コイル装置 | |
| JP2002110423A (ja) | コモンモードチョークコイル | |
| JPH06151718A (ja) | 半導体装置におけるインダクタ素子 | |
| JPH10125859A (ja) | 螺旋型インダクタ | |
| JPH0530366Y2 (ja) | ||
| JP2531575Y2 (ja) | 薄型トランス | |
| JPH03241768A (ja) | 半導体装置の製造方法 |