JP3338897B2 - コイルが形成された半導体装置の製造方法 - Google Patents

コイルが形成された半導体装置の製造方法

Info

Publication number
JP3338897B2
JP3338897B2 JP20700392A JP20700392A JP3338897B2 JP 3338897 B2 JP3338897 B2 JP 3338897B2 JP 20700392 A JP20700392 A JP 20700392A JP 20700392 A JP20700392 A JP 20700392A JP 3338897 B2 JP3338897 B2 JP 3338897B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
dielectric layer
metal
entire surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20700392A
Other languages
English (en)
Other versions
JPH05243495A (ja
Inventor
ギョン・ス・リ
フン・シク・キム
Original Assignee
エルジイ・セミコン・カンパニイ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジイ・セミコン・カンパニイ・リミテッド filed Critical エルジイ・セミコン・カンパニイ・リミテッド
Publication of JPH05243495A publication Critical patent/JPH05243495A/ja
Application granted granted Critical
Publication of JP3338897B2 publication Critical patent/JP3338897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コイルが形成された半
導体装置及びその製造方法に関し、特に多層配線構造を
有する半導体集積回路の製造工程技術を用いてコイルを
形成させることにより、電流により形成された電界およ
び磁界を、半導体装置の内部及び外部素子に利用できる
半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、電流により形成された磁界を形成
する回路及び磁界により誘導された電流を利用する回路
を組み込んだ半導体装置はなかった。
【０００３】
【発明が解決しようとする課題】本発明は、多層配線構
造を有する半導体集積回路の製造工程の技術を用いて内
部にコイルを形成させることができる半導体装置及びそ
の製造方法を提供することを目的とする。
【０００４】本発明の他の目的は、電流により形成され
た電界及び磁界を、半導体装置の内部および外部に利用
できるコイルが形成された半導体装置及びその製造方法
を提供するにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基板と；この半導体基板上に形
成された第１誘電体層と；第１誘電体上に形成され、所
定幅を有する第１金属層と；前記第１金属層の両側端部
に各々形成された一対の第１コンタクトホールと；中央
部が前記第１金属層の上側中央に、その両側部が前記第
１コンタクトホール上に位置させて各々形成され、第１
金属層より小幅を有する第２金属層と；前記第２金属層
の両側部に前記第１コンタクトホールと同一幅を有する
ように形成される一対の第２コンタクトホールと；前記
第２金属層の上側に前記第１金属層と同一幅で形成させ
た第３金属層と；第２誘電体層と第３誘電体層と；から
なり、前記第１金属層と第３金属層とが前記第１，２コ
ンタクトホールを介して第２金属層の両側部で連結され
た円周状の中空内に、前記第２金属層を中心として下部
を第２誘電体層で、残余部分を第３誘電体層で覆ったも
のを詰めた形状であることを特徴とするコイルが形成さ
れた半導体装置である。
【０００６】本発明は、半導体基板上に第１誘電体層，
第１金属層を順次形成する工程と；第１金属層をフォト
エッチングしてパターン化する工程と；その上に第２誘
電体層を全面に塗布する工程と；第２誘電体層をフォト
エッチングして一対の第１コンタクトホールを形成する
工程と；その上に第２金属層を全面にわたって塗布する
工程と；その第２金属層をフォトエッチングして前記第
１金属層上の第２誘電体層の上部の中央に形成された中
央部と、前記第１コンタクトホール上に各々形成された
両側部を有するようにパターンを形成する工程と；その
上に第３誘電体層を全面にわたって塗布する工程と；前
記第３誘電体層をフォトエッチングして前記第２金属層
の両側部上に一対の第２コンタクトホールを各々形成す
る工程と；その上に第３金属を全面にわたって塗布する
工程と；前記第３金属層をフォトエッチングして前記第
１金属層と同一位置で同一幅を有するようにパターン化
する工程と；全面にわたって保護膜を形成する工程と，
を含むことを特徴とするコイルが形成された半導体装置
の製造方法。
【０００７】本発明は、半導体基板と；半導体基板上に
形成される第１絶縁膜層；第１絶縁膜上に形成される第
１金属層；第１金属層の上側に形成され、かつ第１金属
層より小幅を有する第２金属層；第２金属層の上側に形
成され、かつ前記第１金属層と同一の幅を有する第３金
属層；第１金属層の両周辺に各々形成される一対のコン
タクトホール；第１及び第２誘電体層；からなり、同一
幅を有する前記第１金属層と第３金属層とが前記コンタ
クトホールを介して直接連結されて形成される円周状の
中空内に、第２金属層を中心として下部を第１誘電体層
で、残余部分を第２誘電体層で覆ったものを詰めた形状
であることを特徴とするコイルが形成された半導体装
置。
【０００８】本発明は、半導体基板上に酸化膜層，第１
金属層，第１誘電体層を形成する工程と；前記第１誘電
体層および第１金属層をフォトエッチングして同一幅を
有するようにパターン化する工程と；第２金属層を全面
に塗布する工程と；第２金属層をフォトエッチングして
第１金属層パターンの中央部に第２金属層が位置するよ
うにパターン化する工程と；第２誘電体層を全面にわた
って塗布する工程と；前記第２金属層上の第２誘電体層
と第１誘電体層をフォトエッチングして一対のコンタク
トホールを形成する工程と；第３金属層を全面に塗布す
る工程と；前記第３金属をフォトエッチングして前記第
１金属層と同一位置で同一幅を有するようにパターン化
する工程と；全面にわたって保護膜を形成する工程を含
むことを特徴とするコイルが形成された半導体装置の製
造方法。
【０００９】
【実施例】図１〜図６は本発明の第１実施例によるコイ
ルが形成された半導体装置の製造工程を示す断面図であ
る。
【００１０】まず、図１に示すように、半導体基板１上
に第１誘電体２，第１金属３を順次蒸着し、その上にフ
ォトレジストを塗布した後、所定部分のフォトレジスト
４のみを残存するようにエッチングする。
【００１１】図２に示すように、前記パターン化された
フォトレジスト４を用いて前記第１金属層３をエッチン
グして所望する金属パターンを形成する。その後、前記
フォトレジスト４を除去したのち、全面にわたって第２
誘電体５を蒸着し、さらに、その上にフォトレジスト６
を塗布した後、第１金属層３の両側端部のフォトレジス
ト６のみエッチングしてパターン化する。
【００１２】図３に示すように、前記パターン化された
フォトレジスト６を用いて前記第１金属層３上の第２誘
電体層５をエッチングして第１金属層３を露出させる。
これにより、第１金属層３と後続工程に形成される第２
金属層８を連結するための第１コンタクトホール７が、
その第１金属層３の露出された両側端部表面上に各々形
成される。前記フォトレジスト６を除去した後、全体的
に磁性分を有する第２金属８を蒸着し、その上に、さら
に、フォトレジスト９を塗布した後エッチングし、前記
パターン化された第１金属層３上の第２誘電体層５の上
部と、前記パターン化された第１金属層３の両端部、即
ち、双方の第１コンタクトホール７の上の部分とが残存
するようにパターン化する。ここで、磁性分を有する金
属としてＮｉを使用する。
【００１３】図４に示すように、前記パターン化された
フォトレジスト９を用いて第１金属層３上の第２誘電体
層５上の中央部分と前記２つのコンタクトホール７上の
両側部分のみ残存するように第２金属層８をフォトエッ
チングする。この時、前記第２誘電体層５上に形成され
た第２金属パターン８は鉄芯として用いられ、第１コン
タクトホール７に形成された第２金属パターン８は前記
第１金属３と後続工程で形成される第３金属層をコンタ
クトさせる役割をする。前記フォトレジスト９を除去し
た後全面にわたって第３誘電体１０を蒸着し、その上に
フォトレジスト１１をさらに塗布し、前記２個の第１コ
ンタクトホール７上の第３誘電体層１０の部分のみが露
出されるように前記フォトレジスト１１をパターン化す
る。
【００１４】図５に示すように、前記パターン化された
フォトレジスト１１を用いて前記第３誘電体層１０をフ
ォトエッチングして前記２個の第１コンタクトホール７
に形成された第２金属層８の表面のみを露出させ、前記
第１コンタクトホール７と同一の位置に同一な幅を有す
る第２コンタクトホール１２を各々形成する。前記フォ
トレジスト１１を除去した後、全体的に第３金属１３を
蒸着する。前記金属層１３上にフォトレジスト１４を塗
布した後、前記第１金属パターン３と同一な幅を有する
パターンが得ることができるように前記フォトレジスト
１４をパターン化する。前記パターン化されたフォトレ
ジスト１４を用いて前記第３金属層１３をフォトエッチ
ングして前記第１金属層３と同一の位置に同一な幅を有
する第３金属パターン１３を形成する。前記フォトレジ
スト１４を除去した後、全表面にわたって保護膜１５を
塗布してコイルが形成された半導体装置を製造する。
【００１５】図６に示すように、本発明の第１実施例に
よるコイルが形成された半導体装置は、半導体基板１上
に第１誘電体層２が全面にわたって形成され、その上に
第１金属層３と第２金属層８及び第３金属層１３が順次
形成され、２個の第１コンタクトホール７が、前記第１
金属層３の両側端部に各々形成される。前記第２金属層
８は第１金属層３上の中央に形成された中央部と、前記
第１コンタクトホール７上に各々形成された両側部分を
有するように、パターン化される。また、２個の第２コ
ンタクトホール１２が前記第２金属層８の両側部分上に
各々形成される。前記第１，２コンタクトホール７，１
２は、同一幅を有するように形成されている。コイルで
用いられる同一の幅を有する第１金属層３と第３金属層
１３とは前記コンタクトホール７，１２を介して第２金
属層８の両側部分によって連結されて円周状の中空形態
になり、その中空内に鉄芯として使用される磁性分を有
する第２金属層８の中央部、その下部の第２誘電体層５
及び残余部分の第３誘電体層５の図示の構成のものが詰
まった形状になっている。
【００１６】図７〜１０は本発明の第２実施例によるコ
イルが形成された半導体装置の製造工程を示す断面図で
ある。
【００１７】本発明の第２実施例によるコイルが形成さ
れた半導体装置製造方法を、図７〜図１０に基づいて説
明する。まず、図７に示すように、半導体基板２１上に
ＣＶＤ法またはスパッタリング法を用いて酸化膜２２，
第１金属層２３，第１誘電体層２４を順次塗布し、第１
誘電体層２４上にフォトレジスト２５を塗布した後、所
定部分を残存し、除去する。図８に示すように、前記パ
ターン化されたフォトレジスト２５を用いて第１誘電体
層２４と第１金属層２３とを順次エッチングして所望の
幅を有する誘電体パターンと金属パターンとを形成す
る。前記フォトレジスト２５を除去したのち、磁性分を
有する第２金属２６を全面にわたって蒸着し、さらに、
その上にフォトレジスト２７を塗布した後、第１金属パ
ターン２３の中央部でその幅より小さくなるようにエッ
チングする。ここで、磁性分を有する金属としてＮｉを
使用する。
【００１８】図９に示すように、前記パターン化された
フォトレジスト２７を用いて第２金属層２６が第１金属
層２３の中央部に位置するようにフォトエッチングす
る。この第２金属パターン２６は鉄芯として用いられ
る。ついで全面にわたって第２誘電体層２８、フォトレ
ジスト２９を順次塗布した後、フォトレジスト２９の第
１金属パターン２３の両側周辺部の上をエッチングす
る。
【００１９】図１０に示すように、前記フォトレジスト
パターン２９を用いて前記第２誘電体層２８及び第１誘
電体層２４を順次エッチングして第１金属層２３を露出
させる。これにより、所定幅を有するコンタクトホール
３０を第１金属層２３の表面の両側周辺部に形成する。
【００２０】全体的に第３金属層３１を蒸着し、その上
にフォトレジスト３２を塗布した後、第１金属パターン
２３と同一な幅を有するようにエッチングする。最後
に、第１実施例と同様な方式で前記フォトレジスト３２
を用いて同一の位置に同一な幅を有するように第３金属
層３１をエッチングして不必要な部分を除去し、全表面
にわたって保護膜を形成すれば、コイルが形成された半
導体装置が製造される。したがって、第１金属パターン
２３と第３金属層３１とを連結するためのコンタクトホ
ール３０を第１金属層２３上の両側周辺部に形成し、こ
れを通して第１金属層２３と第３金属層３１とを連結し
て鉄芯役割をする磁性分を有する第２金属２６を包囲す
る。第２金属層２６の周囲を下部が第１誘電体２４，残
余部分に第２誘電体２８とで覆い第２金属２６を絶縁し
た形状に作ることができる。
【００２１】図１０に示すように（最後工程は第１実施
例と同一であるので省略である）、第２実施例のコイル
が形成された半導体装置は、半導体基板２１上に酸化膜
２２が全面にわたって塗布されており、その上に第１金
属層２３と第２金属層２６および第３金属層３１が順次
形成され、コンタクトホール３０が、前記第１金属層２
３の両側周辺部に形成され、コイルで用いられる同一の
幅を有する第１金属層２３と第３金属層３１とは前記コ
ンタクトホール３０を介して直接連結されて円周状の中
空形態になり、その中空内に鉄芯として使用される磁性
分を有する第２金属層２６を中心として第１，第２誘電
体２４，２８が詰まった構造になっている。
【００２２】図に示すように、第１実施例において、第
１，第２コンタクトホール７，１２を第１金属層３の両
側端部に形成し、これらを第１，第２コンタクトホール
７，１２を通して第１金属層３、第３金属層１３が第２
金属層８により連結され円周状の中空を形成する。これ
と反対に、第２実施例においては、コンタクトホール３
０を第１金属層２３の両側周辺部に形成し、このコンタ
クトホール３０を通して第１金属層２３と第３金属層３
１とが直接連結され円周状の中空を形成する。前述の構
造の半導体装置は、一般的に所定物質の棒にコイルが巻
取された形態の素子と同一に作用する。即ち、アンペー
ルの法則によりコイルに電流が流れれば磁界が形成さ
れ、磁界の大きさは下記式（１）で表現される。 Ｈ＝ＮＩ／ｄ ・・・・・ （１） ここで、Ｈは磁界の大きさ、Ｎは巻線数、ｄはコイルの
長さを示す。したがって半導体装置製造の場合、コイル
の巻線数と長さとを調節して磁界の大きさと電流間との
比例常数が決定されると、大きさと電流間の比例関係が
決定されるので、磁界による所定電流の誘導および所定
電流による磁界誘導が可能となる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
半導体装置内に電界および磁界効果を奏することができ
るコイル形状を集積させることができるので、鉄芯にコ
イルが巻取された装置のコンパクト化，集積化，精密化
を図ることができ、これは電流により生成された磁界を
用いる装置及び磁界により誘導された電流を用いる装置
等に使用することができる。したがって半導体素子形態
として発振器，小型モータ，磁界センサに応用できる。
【図面の簡単な説明】
【図１】本発明の第１実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図２】本発明の第１実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図３】本発明の第１実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図４】本発明の第１実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図５】本発明の第１実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図６】本発明の第１実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図７】本発明の第２実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図８】本発明の第２実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図９】本発明の第２実施例によるコイルが形成された
半導体装置の製造工程断面図である。
【図１０】本発明の第２実施例によるコイルが形成され
た半導体装置の製造工程断面図である。
【符号の説明】
１，２１ 半導体基板 ２，２４ 第１誘電体 ３，２３ 第１金属 ５，２８ 第２誘電体 ４，６，９，１１，１４，２２７，２９，３２ フォト
レジスト ７，１２，３０ コンタクトホール ８，２６ 第２金属 １０ 第３誘電体 １３，３１ 第３金属 １５ 保護膜 ２２ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−181961（ＪＰ，Ａ) 特開 昭62−88354（ＪＰ，Ａ) 特開 平２−137330（ＪＰ，Ａ) 特開 昭60−124859（ＪＰ，Ａ) 実開 昭64−29852（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 27/04

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に第１誘電体層、第１金属
    層を順次形成する工程と； 前記第１金属層をフォトエッチングしてパターン化する
    工程と； その上に第２誘電体層を全面に塗布する工程と； 前記第２誘電体層をフォトエッチングして一対の第１コ
    ンタクトホールを形成する工程と； その上に第２金属層を全面にわたって塗布する工程と； 前記第２金属層をフォトエッチングして前記第１金属層
    上の第２誘電体層の上部の中央に形成された中央部と、
    前記第１コンタクトホール上に各々形成された両側部を
    有するようにパターンを形成する工程と； その上に第３誘電体層を全面にわたって塗布する工程
    と； 前記第３誘電体層をフォトエッチングして前記第２金属
    層の両側部上に一対の第２コンタクトホールを各々形成
    する工程と； その上に第３金属層を全面にわたって塗布する工程と； 前記第３金属層をフォトエッチングして前記第１金属層
    と同一位置で同一幅を有するようにパターン化する工程
    と； 全面にわたって保護膜を形成する工程とを含むことを特
    徴とするコイルが形成された半導体装置の製造方法。
  2. 【請求項２】 半導体基板上に酸化膜層、第１金属層、
    第１誘電体層を形成する工程と； 前記第１誘電体層および第１金属層をフォトエッチング
    して同一幅を有するようにパターン化する工程と； 第２金属層を全面に塗布する工程と； 前記第２金属層をフォトエッチングして第１金属層パタ
    ーンの中央部に前記第２金属層が位置するようにパター
    ン化する工程と； 第２誘電体層を全面にわたって塗布する工程と； 前記第２金属層上の前記第２誘電体層と前記第１誘電体
    層をフォトエッチングして一対のコンタクトホールを形
    成する工程と； 第３金属層を全面に塗布する工程と； 前記第３金属層をフォトエッチングして前記第１金属層
    と同一位置で同一幅を有するようにパターン化する工程
    と； 全面にわたって保護膜を形成する工程とを含むことを特
    徴とするコイルが形成された半導体装置の製造方法。
JP20700392A 1991-07-11 1992-07-13 コイルが形成された半導体装置の製造方法 Expired - Fee Related JP3338897B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR11805 1991-07-11
KR1019910011805A KR940007461B1 (ko) 1991-05-16 1991-07-11 코일이 집적된 반도체 장치

Publications (2)

Publication Number Publication Date
JPH05243495A JPH05243495A (ja) 1993-09-21
JP3338897B2 true JP3338897B2 (ja) 2002-10-28

Family

ID=19317118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20700392A Expired - Fee Related JP3338897B2 (ja) 1991-07-11 1992-07-13 コイルが形成された半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5319158A (ja)
JP (1) JP3338897B2 (ja)
KR (1) KR940007461B1 (ja)
DE (1) DE4222791A1 (ja)
TW (1) TW265463B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW262595B (ja) * 1993-11-17 1995-11-11 Ikeda Takeshi
US5665644A (en) * 1995-11-03 1997-09-09 Micron Technology, Inc. Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry
US6091150A (en) * 1996-09-03 2000-07-18 Micron Technology, Inc. Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms
US6671950B2 (en) 2001-03-08 2004-01-06 Ppg Industries Ohio, Inc. Multi-layer circuit assembly and process for preparing the same
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US7000313B2 (en) * 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US8065795B2 (en) 2001-03-08 2011-11-29 Ppg Industries Ohio, Inc Multi-layer circuit assembly and process for preparing the same
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
JP2005531160A (ja) * 2002-06-27 2005-10-13 ピーピージー インダストリーズ オハイオ， インコーポレイテッド 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
US7257882B2 (en) * 2005-05-19 2007-08-21 International Business Machines Corporation Multilayer coil assembly and method of production
US7906846B2 (en) 2005-09-06 2011-03-15 Nec Corporation Semiconductor device for implementing signal transmission and/or power supply by means of the induction of a coil
DE102005045059B4 (de) * 2005-09-21 2011-05-19 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3305814A (en) * 1967-02-21 Hybrid solid state device
US3624554A (en) * 1970-03-23 1971-11-30 Rca Corp Ultrahigh frequency oscillator utilizing transmission line tunable resonant circuits
US3745508A (en) * 1972-05-25 1973-07-10 Bourns Inc Selectable fixed impedance device
US4673904A (en) * 1984-11-14 1987-06-16 Itt Corporation Micro-coaxial substrate
SU1397977A1 (ru) * 1986-07-23 1988-06-15 Предприятие П/Я В-2735 Многослойный индуктивный элемент и способ его изготовлени
US5012125A (en) * 1987-06-03 1991-04-30 Norand Corporation Shielded electrical wire construction, and transformer utilizing the same for reduction of capacitive coupling
DE3941323C2 (de) * 1988-12-14 1994-04-21 Fraunhofer Ges Forschung Halbleiterelement mit einer integrierten Induktivität und Verfahren zu seiner Herstellung
DE4230535C2 (de) * 1992-09-10 1996-06-13 Metacap Gmbh Fabrikation Farbs Zweikomponenten-Spritzpistole

Also Published As

Publication number Publication date
JPH05243495A (ja) 1993-09-21
KR940007461B1 (ko) 1994-08-18
TW265463B (ja) 1995-12-11
US5319158A (en) 1994-06-07
DE4222791A1 (de) 1993-02-04
KR920022957A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
JP3338897B2 (ja) コイルが形成された半導体装置の製造方法
KR100250225B1 (ko) 집적회로용 인덕터 및 그 제조방법
US3614554A (en) Miniaturized thin film inductors for use in integrated circuits
JP2765547B2 (ja) 半導体装置およびその製造方法
JP3755453B2 (ja) インダクタ部品およびそのインダクタンス値調整方法
JP3094993B2 (ja) 電子部品の製造方法
CN108305869A (zh) 半导体结构和方法
US7338816B2 (en) Magnetic field sensing device and a fabricating method of the same
JP3000579B2 (ja) チップコイルの製造方法
JP4200631B2 (ja) オンチップ・コイルとその製造方法
US5215866A (en) Broadband printed spiral
JPH1197243A (ja) 電子部品及びその製造方法
US6725528B1 (en) Microsolenoid coil and its manufacturing method
JPS60136363A (ja) 半導体装置
JPH09199365A (ja) 高周波インダクタの製造方法
JPH08330142A (ja) 溝付きコアを有する表面実装電子部材とその製造方法
JP3128825B2 (ja) 高周波コイル
JPS62120061A (ja) 半導体装置の製造方法
JPS5935165B2 (ja) 多層薄膜コイルの製法
JPH0745434A (ja) 高周波コイルおよびその製造方法
JPS58135661A (ja) 集積回路の製造方法
JPH03241768A (ja) 半導体装置の製造方法
KR100192477B1 (ko) 아이씨칩에 내장된 변압기의 구조 및 제조방법
KR100378541B1 (ko) 고효율의 코일 제조방법
JP2003059725A (ja) Ｌｒ複合部品

Legal Events

Date Code Title Description
S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees