KR100378541B1 - 고효율의 코일 제조방법 - Google Patents

Abstract

집적회로 내에 제조할 수 있고, 뛰어난 재현성과 균일하고 정확한 인덕턴스(inductance)를 갖는 고효율의 코일을 제조할 수 있는 방법을 개시한다. 코일의 제조방법은, 상, 하 두 개의 반도체기판을 마련하는 단계와, 반도체기판 상에 절연막을 각각 형성하는 단계와, 절연막을 식각하여 코일 패턴을 각각 형성하는 단계와, 식각된 영역의 절연막의 표면에 금속라인을 각각 형성하는 단계와, 금속라인의 표면에 절연막을 각각 형성하는 단계와, 코일패턴을 채우는 금속막을 각각 형성하는 단계, 및 상, 하 반도체기판을 접합시켜 코일을 형성하는 단계를 포함한다.

Description

고효율의 코일 제조방법{Method for fabricating a coil having high efficiency }

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 반도체 제조공정을 이용하여 고효율의 코일을 제조하는 방법에 관한 것이다.

현재 집적회로에서 코일(coil)이 필요한 경우에는 집적회로와 코일을 각각 따로 제조한 후 조립을 하여 사용하고 있다. 버스(bus)에 사용되는 교통카드, 은행카드 등은 코일과 집적회로가 사용되는 대표적인 예이다. 이러한 코일은 철심 코아(ferrite core) 구리선과 같은 도체를 나선모양으로 감아 제작하기 때문에 부피가 매우 크고, 도체를 균일하게 감지 못할 경우 불균일하고 정교하지 않은 제품이 만들어질 가능성이 크다. 또한, 코일을 집적회로 내에 제작하지 못하기 때문에 제품의 설계에 한계가 있다.

본 발명이 이루고자 하는 기술적 과제는, 집적회로내에 제조할 수 있고, 뛰어난 재현성과 균일하고 정확한 인덕턴스(inductance)를 갖는 고효율의 코일을 제조할 수 있는 방법을 제공하는 데 있다.

도 1a 내지 도 4는 본 발명에 의한 고효율의 코일 제조방법을 설명하기 위한 평면도 또는 단면도들이다.

＜도면의 주요부분에 대한 부호의 설명＞

2 : 반도체 기판 4 : 산화막

6 : 금속 라인 10 : 철심

상기 과제를 이루기 위하여 본 발명에 의한 코일의 제조방법은, 상, 하 두 개의 반도체기판을 마련하는 단계와, 상기 반도체기판 상에 절연막을 각각 형성하는 단계와, 상기 절연막을 식각하여 코일 패턴을 각각 형성하는 단계와, 식각된 영역의 상기 절연막의 표면에 금속라인을 각각 형성하는 단계와, 상기 금속라인의 표면에 절연막을 각각 형성하는 단계와, 상기 코일패턴을 채우는 금속막을 각각 형성하는 단계, 및 상기 상, 하 반도체기판을 접합시켜 코일을 형성하는 단계를 포함한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게설명하고자 한다.

도 1a 내지 도 3b 본 발명에 의한 고효율 코일 제조방법을 설명하기 위한 평면도 및 단면도들이다.

먼저, 도 1a 및 도 1b를 참조하면, 반도체기판(2)의 전면에 산화막(4)을 형성한다. 집적회로 내에 코일을 제조할 경우, 코일을 형성되지 않는 영역의 상기 반도체기판(2) 상에는 예컨대 트랜지스터, 캐패시터, 다이오드 그리고 저항을 구비하는 하부 구조물이 형성되어 있다. 다음, 도 1a의 레이아웃을 갖는 마스크를 이용한 사진공정 및 식각공정을 진행하여 코일의 전체적인 윤곽을 갖도록 산화막(4)을 패터닝한다. 도 1a에서 도우넛 모양의 영역(1)은 산화막이 식각되는 부분을 나타내고, 도 1b는 도 1a의 A-B 방향의 단면을 나타낸다. 이 때, 산화막이 반구모양으로 식각되기 때문에 형성된 도우넛 모양은 반쪽이 된다. 따라서, 후속 공정에서 반쪽의 도우넛을 접합시켜 하나의 도우넛 모양으로 만들기 위해서 이러한 기판을 두 개 제조한다.

도 2a 내지 도 2c를 참조하면, 도우넛 모양으로 산화막이 식각된 기판의 전면에 예를 들어 알루미늄(Al)과 같은 코일용 금속막을 증착한 다음, 도 2a의 레이아웃을 갖는 마스크를 이용한 사진공정과 이방성식각 공정을 실시하여 금속라인(6)을 형성한다. 다음, 금속라인 간의 절연을 위하여 전면에 산화막과 같은 절연막(8)을 증착한 다음 패터닝한다. 상기 금속라인(6)은 전공정에서 형성된 반쪽 도우넛 모양을 나선으로 둥글게 감고 있는 것처럼 형성된다. 이 금속라인(6) 형성공정은 집적회로 제조공정의 마지막 단계인 금속배선 공정을 그대로 이용하기 때문에 별도의 공정을 추가하지 않아도 된다.

도 2a는 하부기판의 금속라인(6a)의 모양을 나타내고, 도 2b는 상부기판의 금속라인(6b)의 모양을 나타내며, 도 2c는 도 2a의 A-B 방향의 단면을 나타낸다.

도 3은 철심 제조단계를 도시한 것으로, 현재 반도체 집적회로 제조공정에 주로 사용되는 물질, 예를 들어 텅스텐(W), 티타늄(Ti), 니켈(Ni) 또는 탄탈륨(Ta) 등의 금속막을 기판의 전면에 증착한다. 다음에, 상기 금속막에 대해 화학적 물리적 연마(Chemical Mechanical Polishing; CMP) 또는 에치백(etchback) 공정을 실시하여 상기 금속막이 도우넛 모양으로 식각된 영역에 채워지도록 하여 철심(10)을 형성한다.

도 4는 완성된 코일의 평면을 도시한 것으로, 이전 단계에서 제조된 두 개의 기판을 기판 적층기술을 이용하여 접합시켜 코일을 완성한다. 상부 및 하부 기판을 접합시킬 때 접합되어지는 패드 위에는 산화막이 존재하지 않도록 하여야 하며, 패드로 사용되는 금속배선과 철심이 서로 절연되도록 하여야 한다.

상기한 바와 같이 본 발명에 의한 고효율의 코일 제조방법에 따르면, 반도체 소자 제조기술을 이용하여 코일을 제조하기 때문에 종래에는 불가능하던 단일 칩(chip)상 LRC(inductance-resistance-capacitance) 회로의 구현을 가능하게 한다. 그리고, 제조비용의 절감과 양산성의 향상을 가져올 수 있으며, 아주 미세하고 정교한 코일을 제조하여 신뢰성있는 인덕턴스(inductance)를 확보할 수 있다.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (4)

1. 상, 하 두 개의 반도체기판을 마련하는 단계;

   상기 반도체기판 상에 절연막을 각각 형성하는 단계;

   상기 절연막을 식각하여 코일 패턴을 각각 형성하는 단계;

   식각된 영역의 상기 절연막의 표면에 금속라인을 각각 형성하는 단계;

   상기 금속라인의 표면에 절연막을 각각 형성하는 단계;

   상기 코일패턴을 채우는 금속막을 각각 형성하는 단계; 및

   상기 상, 하 반도체기판을 접합시켜 코일을 형성하는 단계를 포함하는 것을 특징으로 하는 고효율의 코일 제조방법.
2. 제 1항에 있어서, 상기 코일패턴을 채우는 금속막을 형성하는 단계는,

   절연막이 형성된 결과물 상에 금속막을 증착하는 단계와,

   상기 금속막을 평탄화하는 단계로 이루어지는 것을 특징으로 하는 고효율의 코일 제조방법.
3. 제 2항에 있어서, 상기 금속막은 텅스텐(W), 티타늄(Ti), 니켈(Ni) 또는 탄탈륨(Ta)으로 형성하는 것을 특징으로 하는 고효율의 코일 제조방법.
4. 제 2항에 있어서, 상기 금속막을 평탄화하는 단계는, 화학적 물리적 연마(CMP) 또는 에치백 공정으로 이루어지는 것을 특징으로 하는 고효율의 코일 제조방법.