JP2005531160A - 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法 - Google Patents

窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法 Download PDF

Info

Publication number
JP2005531160A
JP2005531160A JP2004517992A JP2004517992A JP2005531160A JP 2005531160 A JP2005531160 A JP 2005531160A JP 2004517992 A JP2004517992 A JP 2004517992A JP 2004517992 A JP2004517992 A JP 2004517992A JP 2005531160 A JP2005531160 A JP 2005531160A
Authority
JP
Japan
Prior art keywords
circuit board
tab
layer
edge
panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004517992A
Other languages
English (en)
Inventor
アラン イー. ワン,
ケビン シー. オルソン,
ステファノ, トーマス エイチ. ディ
Original Assignee
ピーピージー インダストリーズ オハイオ, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/184,387 external-priority patent/US6951707B2/en
Application filed by ピーピージー インダストリーズ オハイオ, インコーポレイテッド filed Critical ピーピージー インダストリーズ オハイオ, インコーポレイテッド
Publication of JP2005531160A publication Critical patent/JP2005531160A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0166Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10446Mounted on an edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本発明に従う回路基板層(2)は、絶縁頂部層(10)と絶縁底部層(14)との間に挟まれる電導性シート(4)を備える。頂部層(10)および底部層(14)ならびに電導性シート(4)は、電導性シート(4)の縁部(20)を含む縁部を有する回路基板層(2)を規定する。絶縁縁部層(18)は、実質的に電導性シート(4)の縁部(20)の全てを覆う。本発明の目的は、プリント回路基板の縁部まで延びるが実質的に(完全にではない)絶縁材料によって覆われている、伝導性面を有する1つ以上のプリント回路基板層を有するプリント回路基板を提供することによって、上記および他の問題を克服することである。

Description

(関連出願の引用)
本願は、米国特許出願番号10/184,387(2002年6月27日出願、発明の名称「Process for Creating Vias for Circuit Assemlies」)からの優先権を主張する。
(発明の背景)
現在、プリント回路基板は、より大きいパネルの一部として製造される。各プリント回路基板は、任意の形態で構成され得るが、通常使用されるほとんどのプリント回路基板は、標準的な大きさの矩形の形状に作製される。プリント回路基板の製造が完了すると、この基板は切断され、そしてより大きいパネルから分離される。これは主として、機械切断プロセスまたはルータ加工プロセスにより、ここで、チャネルが、プリント回路基板の周囲に切り込まれる。特定の設計において、プリント回路基板の周りのチャネルは、このプリント回路基板の周囲を完全には取り囲まない。むしろ、タブが、プリント回路基板の周囲のいくつかの位置で残され、このタブを破断することによってこの基板がより大きいパネルから切り離されるまで、このプリント回路基板をより大きいパネルに付着させる。代表的に、プリント回路基板中の金属面は、これらが慣用的なプロセスによって切断される縁部まで延びない。この様式で、伝導性金属は、プリント回路基板の縁部に露出されて残されない。
プリント回路基板をより大きいパネルから分離する既存の方法は、高密度基板に対しては満足ではない。なぜなら、プリント回路基板の制限された寸法安定性が、より大きいパネル上で、1つの高密度パターンを次へと位置合わせすることを可能にしないからである。プリント回路基板の周囲の周りに作製される切断線は、パネル材料をさらに弱くし、1つのパターンの次への誤った位置あわせを生じさせる。
従来のプリント回路基板上に組み立てられる電気システムは、プリント回路基板へと熱を消散させて、集積回路から熱のいくらかを除く、集積回路からの熱伝導に依存する。中間の範囲の熱(1つのチップあたり約2ワット)については、プリント回路基板の伝導は、嵩高く広範な熱だめを必要とせずに、集積回路を冷却するために十分である。しかし、高性能システムにおいては、システムの密度および集積回路によって覆われる基板の百分率が増加するので、プリント回路基板への熱経路の効率が低い。システムの密度が十分に増加した時点で、プリント回路基板は、集積回路のための熱だめとして効果的ではない。しかし、集積回路から基板へ、および基板から周囲への効果的な熱伝導に対する必要性は、システム密度が増加するにつれて、より重要になっている。より高いシステム密度およびより大きい集積回路の適用範囲の進展に起因して、基板上の集積回路を安全な作動温度に維持するために、基板を冷却するための手段が必要とされる。
熱伝導に加えて、高性能システムは、高いクロック速度で集積回路を運転するために、低いインピーダンス電力および接地電圧供給を、ますます必要としている。代表的に、電力および接地供給のACインピーダンスは、電力および接地パネルに接続された、低インピーダンスのバイパスコンデンサの使用によって、低下される。従来のプリント回路基板において、コンデンサは、この基板のいくらかの厚さを通して延びるバイアを通して、電力および接地パネルに接続され、この接点のインピーダンスを増加させ、そしてこのシステムの性能を低下させている。切り替え速度が増加するにつれて、バイパスコンデンサと電力および接地パネルとの間に低インピーダンスの接続を作製することの問題が、より重要になる。
従って、本発明の目的は、プリント回路基板の縁部まで延びるが実質的に(完全にではない)絶縁材料によって覆われている、伝導性面を有する1つ以上のプリント回路基板層を有するプリント回路基板を提供することによって、上記および他の問題を克服することである。絶縁材料によって覆われていない伝導性層の縁部は、タブの縁部上であり得、これは、基板を、より大きいパネル(製造の間、このパネルから、基板が形成される)の使い捨て部分に結合するために利用される。伝導性層の露出した縁部は、タブを破断し、そしてプリント回路基板をより大きいパネルの使い捨て部分から分離する際に、露出される。1つの実施形態において、タブは、プリント回路基板の周囲の凹部で終結する。別の実施形態において、このタブは、プリント回路基板の周囲から外向きに延びる。
伝導性面は、金属(例えば、銅箔)から形成され得、これは、プリント回路基板またはプリント回路基板層の片面または両面に配置された電気的構成要素から熱を伝導により除去すること、および電気的構成要素に電力または接地を提供することの、二重の目的で働き得る。プリント回路基板の第二の実施形態の縁部から外向きに延びるタブは、機械的固定具および/または電気的固定具に結合されて、プリント回路基板から外側に結合された機械的固定具への熱の流れのための経路を提供し得、そして/またはプリント回路基板の電気伝導性層に電力を提供し得る。なお他の目的は、以下の詳細な説明を読み、そして理解する際に、当業者に明らかになる。
(発明の要旨)
本発明は、絶縁頂部層と絶縁底部層との間に挟まれた伝導性シートを備える回路基板である。これらの頂部層および底部層、ならびに伝導性シートは、伝導性シートの縁部を含む縁部を有する、回路基板層を規定する。絶縁縁部層は、伝導性シートの縁部の実質的に全体を覆う。
伝導性シートは、そこを通る少なくとも1つのバイアを備え得る。絶縁層が、通常の誘電性材料から形成されて、当該分野において公知の様式(例えば、絶縁保護コーティング)で、伝導性シート上に堆積され得る。頂部層と底部層との少なくとも一方が、そこに形成された回路パターンを有し得る。
絶縁縁部層は、少なくとも1つの開口部を備え得、ここで、伝導性シートの縁部の1対が、回路基板層をパネルから分離することに応じて、露出される。1つの実施形態において、縁部の露出された部分は、回路基板層の周囲の内部であり得る。さらに、縁部の露出された部分は、回路基板層に取り付けられたタブであり得、ここで、このタブは、回路基板層における凹部内に延びる。
頂部絶縁層および底部絶縁層、ならびに伝導性シートは、パネルを規定し、このパネルは、タブによってパネルの使い捨て部分に結合された回路基板層を備える。絶縁縁部層は、回路基板層をパネルの使い捨て部分から分離する前は、タブおよび回路基板層の縁部を覆っている。このタブは、破断のためにこのタブに付与される破断荷重に応答性であり、破断の際に、回路基板層がパネルの使い捨て部分から分離し、タブの少なくとも一部が、回路基板層に取り付けられたままになる。
別の実施形態において、伝導性シートは、頂部層と底部層との間から外向きに延びるタブを備える。タブの縁部の少なくとも一部は、回路基板層がパネルの使い捨て部分から分離される場合に、露出される。縁部の少なくとも一部は、回路基板層の周囲の外側である。この実施形態におけるタブは、頂部表面および底部表面を有する。タブの頂部表面と底部表面との一方の少なくとも一部は、露出され得る。すなわち、絶縁材料によって覆われない。
複数の回路基板層が一緒に積層されて、多層回路基板を形成し得る。多層回路基板の1つの回路基板層のタブは、その多層回路基板の別の回路基板層のタブからずれ得る。電子構成要素は、1つの回路基板層のタブと、他の回路基板層のタブとの間に接続され得る。1つの回路基板層の伝導性シートは、多層回路基板の接地面を規定し得、そして別の回路基板層の伝導性シートは、その多層回路基板の電力面を規定し得る。
本発明はまた、回路基板を形成する方法であり、この方法は、第一の伝導性シートを提供する工程、およびこの第一の伝導性シートの1つ以上の部分を選択的に除去して、第一の回路基板を有する第一のパネルを形成する工程を包含し、この第一の回路基板は、少なくとも1つのタブによって第一のパネルの使い捨て部分に結合され、このタブは、第一の回路基板の縁部から、第一のパネルの使い捨て部分の縁部へと延びる。絶縁コーティングが、第一の回路基板に塗布され、これによって、第一の回路基板の少なくとも各縁部が、このコーティングによって覆われる。第一の回路基板は、タブの少なくとも一部が第一の回路基板に付着して残り、そしてこのタブの部分が、第一の回路基板の伝導性シートの露出された縁部を含む様式で、使い捨て部分から分離される。
絶縁コーティングは、少なくとも1つのタブの少なくとも各縁部がこのコーティングによって覆われるような様式で、第一の回路基板に塗布され得る。このタブの少なくとも一部は、第一の回路基板の周囲の内側と外側との一方で終結し得る。
この方法はまた、第二の伝導性シートを提供する工程、および第二の伝導性シートの1つ以上の部分を選択的に除去して、第二の回路基板を有する第二のパネルを形成する工程を包含し、この第二の回路基板は、少なくとも1つのタブによって、第二のパネルの使い捨て部分に結合されており、このタブは、第二の回路基板の縁部から、第二のパネルの使い捨て部分の縁部まで延びる。絶縁コーティングが、第二の回路基板に塗布され、その結果、第二の回路基板の少なくとも各縁部が、このコーティングによって覆われる。次いで、第一の回路基板および第二の回路基板が、一緒に積層され、そして第二の回路基板は、タブの少なくとも一部が第二の回路基板に付着して残り、そしてタブの少なくとも一部が、第二の回路基板の伝導性シートの露出された縁部を含む様式で、第二のパネルの使い捨て部分から分離される。
各タブの少なくとも一部は、対応する回路基板の周囲の内側または外側で終結し得る。第一の回路基板および第二の回路基板が一緒に積層される場合、第一の回路基板のタブの少なくとも1つは、第二の回路基板のタブの少なくとも1つからずれている。電気的構成要素は、第一の回路基板の少なくとも1つのタブと、第二の回路基板の少なくとも1つのタブとの間に、電気的に接続され得る。
(発明の詳細な説明)
図1を参照すると、プリント回路基板層2は、電気伝導性のシートまたは箔4を備える。シート4は、銅箔、鉄−ニッケル合金、またはこれらの組み合わせから形成され得る。シート4は、図1に示されるような穿孔されたシートであり得るか、または中実のシートであり得る。集積回路またはパッケージ集積回路(図示せず)をプリント回路基板層2に接着させるために利用される接着接合の失敗を防止する目的で、シート4は、集積回路が代表的に調製されるシリコン材料に匹敵する熱膨張係数を有することが望ましい。シート4を穿孔されていると記載することは、シート4が、規則的な間隔で間隔を空けた複数の貫通孔またはバイア6を有するメッシュシートであることを意味する。
電気絶縁コーティング8が、シート4の周りに形成される。このコーティング8は、当該分野において公知の任意の様式(例えば、絶縁保護コーティング)で、シート4の周りに形成され得る。より具体的には、コーティング8は、シート4の頂部表面12を覆う絶縁頂部層10、シート4の底部表面16を覆う絶縁底部層14、およびシート4の縁部20を覆う絶縁縁部層18を形成する。シート4がコーティング8で覆われる場合、各貫通孔またはバイア6の内側もまた、コーティング8で覆われる。従って、シート4のいずれの部分も、コーティング8で覆われないままにはならない。
図2を参照し、そして図1の参照を続けると、上記様式で形成されたプリント回路基板層2は、頂部層10の外側に面する表面、および/または底部層14の外側に面する表面に、従来のプロセスによって形成された伝導性パターンを有し得る。具体的には、1つ以上のフォトリソグラフィー技術および1つ以上の金属化技術を利用して、伝導性パターンが、頂部層10の外側に面する表面および/または底部層14の外側に面する表面上に形成され得る。この伝導性パターンは、めっきされない貫通孔またはバイア6−1、めっきされたブラインド貫通孔またはバイア6−2、および/あるいはめっきされた貫通孔またはバイア6−3を備え得る。プリント回路基板層2の形成に関するさらなる詳細、および伝導性パターン(種々の型の貫通孔またはバイア6の1つ以上が挙げられる)を頂部層10および/または底部層14上に形成するためのさらなる詳細は、米国特許出願番号10/184,387(2002年6月27日出願、発明の名称「Process For Creating Vias For Circuit Assemblies」)において見出され得、これは、本特許出願と同じ譲受人に譲渡され、そして本明細書中に参考として援用される。
1つ以上のプリント回路基板層2の、パネル形態での調製、および多層プリント回路基板アセンブリを形成するための複数の回路基板層の組み立てが、ここで記載される。
図3を参照すると、本発明の第一の実施形態に従って、1つ以上の第一のプリント回路基板(PCB)層30が、パネル32の一部として製造される。各第一のPCB層30は、パネル32の使い捨て部分34によって囲まれている。本発明に従って、各第一のPCB層30は、1つ以上のタブ36によって、パネル32の使い捨て部分34に結合される。
パネル32を図3に示される形態に調製する一般工程を、ここで記載する。最初に、パネル32の大きさの第一の伝導性シート(伝導性シート4に類似)が提供される。このシートは、その適用に依存して、中実のシートであっても、穿孔されたシートであってもよい。次に、切断線またはスロット38が、パターンエッチングまたは機械切断もしくはルータ加工プロセスによって、伝導性シートに形成され、パネル32の各第一のPCB層30の周囲を規定する。これらのスロット38は、タブ36によって中断され、このタブが、各第一のPCB層30を、プロセシングの間、使い捨て部分34に保持する。
次に、電気的に絶縁性のコーティング(8と類似)が、各第一のPCB層30に関連する、スロット38の形成中に露出される電気的に伝導性のシートの頂部表面、底部表面、および縁部がこのコーティングによって覆われる様式で、伝導性シート形成パネル32上に、堆積される。伝導性シートが穿孔される場合、電気絶縁コーティングはまた、各貫通孔またはバイアの内側表面を覆う。さらに、スロット38の形成の間に規定される、各タブ36の頂部表面および底部表面、ならびに縁部もまた、電気絶縁コーティングによって覆われ得る。スロット38の形成の間に規定される、使い捨て部分34の頂部表面および底部表面、ならびに縁部もまた、電気絶縁コーティングで覆われ得る。しかし、このことは必要とはされない。しかし、代表的に、パネル32の伝導性シートの縁部、表面、およびバイアが提供される場合には各バイアの内側表面の全てが、電気絶縁コーティングによって覆われる。
次に、当該分野において公知でありそして上記米国特許出願(本明細書中に参考として援用される)に記載されるフォトリソグラフィー加工技術および金属化技術が利用されて、回路パターン40が、各第一のPCB層30に関連する電気伝導性シートの部分に堆積された電気絶縁コーティングの、露出された表面の一方または両方に規定される。
回路パターン40が形成された後に、各第一のPCB層30が、使用の準備ができると、各第一のPCB層30は、各第一のPCB層30を使い捨て部分34に接続するタブに破断荷重を付与することによって、パネル32から分離され得る。しかし、所望であれば、1層以上のさらなる電気絶縁コーティング(図示せず)および回路パターン(図示せず)が、回路パターン40の上に形成され得、種々の回路パターンの層が、所望の様式で、従来のプロセスを利用して、相互接続される。その後、各第一のPCB層30を使い捨て部分34に接続する各タブに破断荷重を付与することによって、各第一のPCB層30が、パネル32から分離され得る。
あるいは、パネル32の各第一のPCB層30は、図4に示されるパネル44の第二のPCB層42に積層され得る。パネル44は、パネル32へのスロット38の形成に関して上に記載されたものと同じ様式で、スロット50の形成の間にパネル44の電気伝導性シートに規定されるタブ48によって、パネル44の使い捨て部分46に接続された、1つ以上の第二のPCB層42を備える。
電気絶縁コーティングは、スロット50の形成の間に露出された各第二のPCB層42に関連する電気伝導性シートの頂部表面、底部表面、および縁部が、このコーティングによって覆われる様式で、伝導性シートに堆積されて、パネル44を形成する。伝導性シートが穿孔されている場合、電気絶縁コーティングはまた、各貫通孔またはバイアの内側表面を覆う。さらに、スロット50の形成の間に規定される各タブ48の頂部表面および底部表面、ならびに縁部もまた、電気絶縁コーティングによって覆われ得る。スロット50の形成の間に規定される使い捨て部分46の頂部表面および底部表面、ならびに縁部もまた、電気絶縁コーティングで覆われ得る。しかし、このことは必要ではない。しかし、代表的に、パネル44の伝導性シートの縁部、表面、およびバイアが提供される場合には各バイアの内側表面の全てが、電気絶縁コーティングによって覆われる。
各第二のPCB層42は、各第二のPCB層42に関連する電気伝導性シートの一部に堆積された、電気絶縁コーティングの露出した表面の片側または両側に形成される、回路パターン52を有する。所望であれば、各第二のPCB層42は、回路パターン52の上に形成された、1層以上のさらなる電気絶縁コーティングおよび回路パターンを備え得、種々の層の回路パターンが、従来のプロセスを利用して、所望の様式で相互接続される。
図5を参照し、そして図3および4の参照を続けて、パネル32および44は、当該分野において公知の様式で一緒に積層され得、ここで、各第一のPCB層30は、対応する第二のPCB層42と位置合わせされて配置され、多層PCBアセンブリ60を形成する。当該分野において公知の適切な技術を利用して、1つ以上の電気的接続を、各回路パターン40と、対応する回路パターン52との間に形成し得る。記載を単純にするために、回路パターン40と対応する回路パターン52との間のこれらの1つ以上の電気的接続の形成は、本明細書中には記載しない。
図5に最良に示されるように、パネル32のタブ36は、パネル32および44が一緒に積層される場合、パネル44のタブ48の上に重ならない。この様式で、各多層PCBアセンブリ60を形成するPCB層30および42は、互いに独立して、それぞれ使い捨て部分34および46から分離され得る。しかし、所望であれば、1つ以上のタブ36および48は、パネル32および44が積層される場合に、互いに整列し得る。
図6および7を参照し、図3〜5の参照を続けると、各タブ36および48は、ここで、パネル32の例示的なタブ36に関して記載される。しかし、パネル44の各タブ48が、パネル32の各タブ36と類似であり、従って、以下の例示的なタブ36の記載は、各タブ48に適用可能であることが理解される。
図6に示されるように、例示的なタブ36は、第一のPCB層30と使い捨て部分34との間に延びる。破断を容易にするために、例示的なタブ36は、狭小部62(シャルピーノッチとしてもまた公知)をその長さに沿って備える。この狭小部62は、例示的なタブ36が、十分に規定された位置(ここで、例示的なタブ36が、第一のPCB層30に付着したままである第一の部分64、および使い捨て部分34に付着したままである第二の部分66に分かれる)で破断されることを可能にする。
例示的なタブ36の反対側のスロット38の端部は、第一のPCB層30の周囲70の内部に、凹部68を規定する。本記載の目的で、第一のPCB層30の周囲70は、第一のPCB層30の外側縁部72を備え、そして外側縁部72の想像上の延長線74が、各凹部68を横切る。示されるように、各タブ36の狭小部62は、第一のPCB層30の周囲70内にある。従って、例示的なタブ36が、第一の部分64および第二の部分66に分かれる場合、各第一の部分64の遠位端76は、凹部68内で終結する。
図8を参照し、そして全ての前述の図を続けて参照すると、第一のPCB層30および例示的なタブ36は、電気絶縁コーティング80(図1のコーティング8のような)でコーティングされた電気伝導性シート78(図1のシート4のような)を備えるので、例示的なタブ36を破断することによって、電気伝導性シート78の縁部の小さい部分82およびその周りを囲む電気絶縁コーティング80が露出される。例示的タブ36の第一の部分64の遠位端76のみが、露出した電気伝導性シート78の小さい部分82を含むので、電気伝導性シート78の縁部の実質的に全てが、電気絶縁コーティング80によって、そしてより具体的には、電気絶縁コーティング80の絶縁縁部層によって、覆われている。従って、電気絶縁コーティング80の絶縁縁部層で覆われた電気伝導性シート78の縁部との不注意な電気的接触が、回避される。
第一のPCB層30および第二のPCB層42の電気伝導性シートは、これらの一方または両方の表面に配置された電気的構成要素から、熱を伝導によって除去するために利用され得る。さらに、各々の多層PCBアセンブリ60のPCB層30および42の電気伝導性シートは、多層PCBアセンブリ60の外側に面する表面に配置された電気的構成要素に、電力および接地を提供するために使用され得る。このことは、多層PCBアセンブリ60上に配置された各集積回路の電力リード線を、1つのPCB層30および42の伝導性シートに接続し、そして各集積回路の接地リード線を、他方のPCB層30および42の伝導性シートに接続することによって、達成される。次いで、各PCB層30および42の伝導性シートは、1つ以上のタブ36の第一の部分64で露出された電気伝導性シートの縁部の小さい部分82を介して、外部電源の電力端末および接地端末のうちの適切な方に、適切な固定手段によって接続され得る。
図9を参照すると、本発明の第二の実施形態に従って、第一のPCB層90は、図3に関して上で議論された第一のPCB層30と同じ様式で製造される。しかし、この第二の実施形態において、1つ以上のタブ92が、第一のPCB層90の周囲94から外向きに延び、そしてこの第一のPCB層を、パネル98(これもまた、第一のPCB層90およびタブ92を備える)の使い捨て部分96に接続する。それぞれPCB層30および42、ならびにタブ36および48と類似の様式で、第一のPCB層90およびタブ92は、頂部表面および底部表面、ならびに縁部が、電気絶縁コーティングで覆われた、電気伝導性シートから形成され得る。しかし、この第二の実施形態において、電気絶縁コーティングは、1つ以上のタブ92から省略され得るか、または堆積後に、1つ以上のタブ92から除去され得る。1つ以上のタブ92は、各々が、設置穴100を備え得、この穴は、タブ92を設置ハードウェアまたは外部電気回路(例えば、電源)に接続するために利用され得る。
回路パターン101が、当該分野で公知のフォトリソグラフィプロセス技術および金属化技術を利用して、第1のPCB層90の露出した表面の一方または両方に形成され得る。一旦第1のPCB層90が、その露出した表面の一方または両方に形成される回路パターン101を有する場合、第1のPCB層90および各々のタブ92が、パネル98、特に使い捨て部分96から分離され得、そのように利用され得る。しかし、所望される場合、1つ以上の電気的絶縁コーティングのさらなる層および回路バターンが、回路パターン10上に形成され得、種々の層の回路パターンが、従来のプロセスを利用する所望される様式で相互連結される。この後、第1のPCB層90および各々のタブ92が、パネル98から分離され得る。
図10および図11を参照して、所望される場合、パネル98は、当該分野で公知の様式においてパネル106に積層され得る。ここで、図11〜13に最も良く示されるように、レジストリ中の第1のPCB層90が、パネル106の第2のPCB層102により積層されて、多層のPCBアセンブリ104を形成する。第2のPCB層102は、パネル106の一部であり、タブ108および使い捨て部分110を備える。1つ以上のタブ108が、各々タブ108と適切な機械的ハードウェアまたは電気回路と結合させるのに利用され得る設置穴112を備え得る。PCB層30および42ならびにタブ36および48と類似する様式で、第2のPCB層102およびタブ108が、電気的絶縁コーティングでコーティングされる電導性シートから形成され得る。しかし、この第2の実施形態において、電気的絶縁コーティングは、各々のタブ108から放出され得、または堆積後に各々のタブ108から除去され得る。
回路パターン114は、当該分野で公知のフォトリソグラフィープロセス技術および金属化技術を利用して、第2のPCB層102の片面または両面において形成され得る。一旦第1のPCB層90および第2のPCB層102がレジストリ上に積層されると、当該分野で公知の適切な技術が利用されて、回路パターン101と回路パターン114との間に1つ以上の電気的接続を形成し得る。
図12を参照し、引き続き図11を参照すると、次に、破断荷重が各々のタブ92およびタブ108に適用され、第1のPCB層90および第2のPCB層102を分離し、従って、使い捨て部分96および110から多層PCBアセンブリ104を分離し得る。各々のタブ92および108への破断荷重の適用を容易にするために、タブ92および108が、第1のPCB層90および第2のPCB層102に配置され得、その結果これらの層は、お互い重ならない。示されるように、各々の全てのタブ92および各々の全てのタブ108が、それぞれ第1のPCB層90および第2のPCB層102に留まっている。最後に、各々のタブ92および各々のタブ108に適用される破断荷重が、それぞれ使い捨て部分96および110からそれを振り払わせる。各々のタブ92および108が、使い捨て部分96および110からきれいに振り払われることを可能にするために、破断線またはスコア線が各々のタブ92および108ならびに使い捨て部分96および110の境界線にて形成され、その間の機械的接続を弱め得る。破断荷重をタブ、特にスコア線に適用させるために適切な形状のチップを有するラムを有する機械的プレス機により、適切な破断荷重を各々のタブ92および108に適用し得る。
図13を参照し、続いて図11および図12を参照すると、適切な時に、パッケージされた集積回路の、パッケージされていないフリップ−チップ集積回路、レジスター、コンデンサおよび/またはインデューサーような1つ以上の電気的構成要素120が、当該分野で公知の様式で回路パターン101の適切な点および/または多層PCBアセンブリ104の回路パターン114に結合し得る。さらに、図14に示されるように、1つ以上のタブ92および/または108が、設置固定具122または電気的固定具(例えば、電源124)に結合され得る。各々のタブ92が、第1のPCB層90に結合される電導性シート130の一部であるために、そして各々のタブ108が第2のPCB層102と結合される電導性シート132の一部であるために、1つ以上のタブ92を電源124の末端に接続することおよび1つ以上のタブ108を電源124の他の一端に接続することは、結果的に、電導性シート130および132を偏向させる。この様式で電力を電導性シート130および132に供給することは、各々の電気的構成要素(例えば、多層PCBアセンブリ104の片方または両方の外側に面する表面に結合される電気的構成要素120)に電力を供給することを簡単にする。
さらに、1つ以上のコンデンサ134のような他の電気的構成要素が、タブ92とタブ108の隣接する対の間に接続され得る。タブ92とタブ108との間の隣接する対の間の1つ以上のコンデンサー137の包含は多層PCBアセンブリ104の外側に面する表面の片方または両方に、その上に配置される電気的構成要素についての電気的フィルタリングを提供するために、フィルターコンデンサーを取付ける必要を減少する。
例示的タブ36の遠位端のように、各々のタブ92の遠位端136および各々のタブ108の遠位端137は、それぞれ、電導性シート130および132の露出した縁部を備える。さらに、タブ92およびタブ108それぞれの隣接する対と結合される電導性シート130および132の頂部表面および/または底部表面の全てまたは一部は、例えばその間のコンデンサー134のような、電気的構成要素の接続を容易にするために露出され得る。
見られ得るように、本発明は、各々がプリント回路基板の縁部に延びる電導性板を有するが、絶縁材料により、実質的にしかし完全にではなく覆われる、1つ以上のプリント回路基板層を有するプリント回路基板を提供する。絶縁材料で覆われていない電導性層の縁部は、基板をより大きなパネルの使い捨て部分に結合させるのに利用されるタブの縁部に配置される。このパネルから、作製の間、プリント回路基板が形成される。電導性層の露出した縁部は、タブを破断し、パネルの使い捨て部分からプリント回路基板を分離する際に露出されるようになる。
各々の回路基板層の電導性層は、プリント回路基板またはプリント回路基板層の片面または両面に配置された電気的構成要素から熱を逃がし、そして電気的構成要素に対する電力または接地を提供する二重の目的を働き得る。
本発明は、好ましい実施形態を参照して記載される。明らかな改変および変更が、先述の詳細な説明を読み、理解する際に他に生じ得る。例えば、多層のPCBアセンブリ60が、PCB層30および42を一緒に積層することにより形成されるように記載した。しかし、多層PCBアセンブリは、一緒に積層され、所望される様式で電気的に接続される3つ以上のPCB層から形成され得る。さらに、電気的構成要素(例えば、コンデンサー134)が、多層PCBアセンブリ104の隣接するPCB層の90および102のタブ92および108に接続されているように記載されている。しかし、電気的構成要素は、3つ以上のPCB層を有する多層PCBアセンブリの隣接するPCB層または隣接していないPCB層のタブの間に接続され得る。このようなすべての改変および変更が、添付の特許請求の範囲またはその等価物の範囲内である限り、本発明は、このような全ての改変および変更を含むとして解釈されることが意図される。
図1は、本発明に従う、絶縁材料によって囲まれた、穿孔された伝導性面を有する、プリント回路基板層の切り取り斜視図である。 図2は、プリント回路基板層の外側に面する表面に形成された回路パターンを備える、図1に示される型のプリント回路基板層の一部の切り取り斜視図である。 図3は、本発明の1つの実施形態に従う、図4とは異なる回路基板層が形成されたパネルの平面図である。 図4は、本発明の1つの実施形態に従う、図3とは異なる回路基板層が形成されたパネルの平面図である。 図5は、回路基板層を位置合わせして一緒に積層された、図3および図4に示されるパネルの平面図である。 図6は、図3および図4のパネルが、その回路基板層をパネルの使い捨て部分に接続するために利用するタブの、取り出された平面図である。 図7は、与えられる破断荷重の付与に応答して破断した後の、図6に示されるタブの取り出された平面図である。 図8は、図7の線VIII−VIIIに沿って見た図である。 図9は、本発明の別の実施形態に従うプリント回路基板層を備えるパネルの平面図である。 図10は、本発明の別の実施形態に従うプリント回路基板層を備えるパネルの平面図である。 図11は、回路基板層を位置合わせして一緒に積層された、図9および図10に示されるパネルの平面図である。 図12は、それぞれのパネルの使い捨て部分から分離された、図11に示される、積層されたプリント回路基板層の平面図である。 図13は、図12の線XIII−XIIIに沿って見た断面である。 図14は、特定のタブが設置固定具に結合され、そして特定のタブが電気的y固定具に結合されている、図12に示される分離された積層回路基板層の平面図である。

Claims (27)

  1. 回路基板であって、該回路基板が、以下:
    絶縁頂部層と絶縁底部層との間に挟まれる電導性シートであって、該頂部層および該底部層ならびに該電導性シートが、該電導性シートの縁部を含む縁部を有する回路基板層を規定する、電導性シート;および
    実質的に該電導性シートの縁部の全てを覆う、絶縁縁部層
    を備える、回路基板。
  2. 請求項1に記載の回路基板であって、前記電導性シートが、それを通る少なくとも1つのバイアを備える、回路基板。
  3. 請求項1に記載の回路基板であって、前記絶縁層が、前記電導性シート上に配置される一般的な誘電性材料から形成される、回路基板。
  4. 請求項3に記載の回路基板であって、前記誘電性材料が、前記電導性シート上に絶縁保護されてコーティングされる、回路基板。
  5. 請求項1に記載の回路基板であって、前記頂部層および底部層の少なくとも1つが、その層の上に形成される回路パターンを有する、回路基板。
  6. 請求項1に記載の回路基板であって、前記絶縁縁部層が、前記電導性シートの縁部の一部が露出されている少なくとも1つの開口部を備える、回路基板。
  7. 請求項6に記載の回路基板であって、前記縁部の一部が、前記回路基板層がパネルから分離されるのに応じて曝される、回路基板。
  8. 請求項6に記載の回路基板であって、前記縁部の一部が、前記回路基板層の周囲内にある、回路基板。
  9. 請求項8に記載の回路基板であって、
    前記縁部の一部が、前記回路基板層に取り付けられるタブ上にあり;そして
    該タブが、該回路基板層の凹部に延びる、回路基板。
  10. 請求項9に記載の回路基板であって、
    前記頂部層および前記底部層ならびに前記電導性シートが、前記パネルの使い捨て部分に前記タブにより結合される該回路基板層を備えるパネルを規定し;
    前記絶縁縁部層が、該タブおよび該回路基板層の縁部を覆い;
    該タブが、破断のための破断加重に応答性であり、該回路基板層が、該タブの少なくとも一部が該回路基板層に取り付けられているままで、該パネルの使い捨て部分から分離する、回路基板。
  11. 請求項9に記載の回路基板であって、前記タブが、前記凹部中で終結する、回路基板。
  12. 請求項1に記載の回路基板であって、
    前記電導性シートが、前記頂部層と前記底部層との間から外に延びるタブを備え;そして
    該タブの縁部の少なくとも一部が、曝されている、回路基板。
  13. 請求項12に記載の回路基板であって、前記縁部の少なくとも一部が、前記回路基板層の周囲の外である、回路基板。
  14. 請求項12に記載の回路基板であって、
    前記タブが、頂部表面および底部表面を有し;そして
    該タブの該頂部表面および該底部表面の少なくとも1つの少なくとも一部が、曝されている、回路基板。
  15. 請求項12に記載の回路基板であって、複数の回路基板層が、一緒に積層され、多層回路基板を形成する、回路基板。
  16. 請求項15に記載の回路基板であって、前記多層回路基板の1つの回路基板層の前記タブが、該多層回路基板の別の回路基板層の該タブからずらされる、回路基板。
  17. 請求項16に記載の回路基板であって、該回路基板が、前記1つの回路基板層の前記タブと前記別の回路基板層の該タブとの間に接続される電子的構成要素をさらに備える、回路基板。
  18. 請求項15に記載の回路基板であって:
    前記1つの回路基板層の電導性シートが、電力平面を規定し;そして
    前記別の回路基板層の電導性シートが、接地平面を規定する、回路基板。
  19. 請求項12に記載の回路基板であって、
    前記電導性シートがまた、パネルを構成し;
    前記タブが、該回路基板層を該パネルと連結し;そして
    該タブが該パネルと連結する位置で、該タブが、破断のための破断加重に応答性であり、該パネル上で、該回路基板層がおよび該タブが、該パネルから分離する、回路基板。
  20. 回路基板を形成する方法であって、該方法が、以下の工程:
    (a)第1の電導性シートを提供する工程;
    (b)該第1の電導性シートの1つ以上の部分を選択的に取り除き、第1の回路基板の縁部から第1のパネルの使い捨て部分の縁部に延びる少なくとも1つのタブにより、該第1のパネルの該使い捨て部分に結合した該第1の回路基板を有する該第1のパネルを形成する工程;
    (c)絶縁コーティングを該第1の回路基板に塗布し、その結果該第1の回路基板の少なくとも各々の縁部が、それにより覆われる工程;および
    (d)該タブの少なくとも一部が、該第1の回路基板に取り付けられたままであり、該第1の回路基板の電導性シートの曝された縁部を備える様式で、該第1の回路基板を該第1のパネルの該使い捨て部分から分離する工程
    を包含する、方法。
  21. 請求項20に記載の方法であって、工程(c)が、前記絶縁コーティングを前記第1の回路基板に塗布し、その結果前記少なくとも1つのタブの少なくとも各々の縁部が、それにより覆われる工程をさらに包含する、方法。
  22. 請求項20に記載の方法であって、前記タブの少なくとも一部が、前記第1の回路基板の周囲の内側および外側の一方で終結する、方法。
  23. 請求項20に記載の方法であって、該方法が、以下の工程:
    (e)第2の電導性シートを提供する工程;
    (f)該第2の電導性シートの1つ以上の部分を選択的に取り除き、第2の回路基板の縁部から第2のパネルの使い捨て部分の縁部に延びる少なくとも1つのタブにより、該第2のパネルの該使い捨て部分に結合した該第2の回路基板を有する該第2のパネルを形成する工程;
    (g)絶縁コーティングを該第2の回路基板に塗布し、その結果該第2の回路基板の少なくとも各々の縁部が、それにより覆われる工程;
    (h)該第1の回路基板および該第2の回路基板を一緒に積層させる工程;ならびに
    (i)該タブの少なくとも一部が、該第2の回路基板に取り付けられたままであり、該第2の回路基板の電導性シートの曝された縁部を備える様式で、該第2の回路基板を該第2のパネルの該使い捨て部分から分離する工程
    をさらに包含する、方法。
  24. 請求項23に記載の方法であって、前記各々のタブの少なくとも一部が、前記対応する回路基板の周囲の内側で終結する、方法。
  25. 請求項23に記載の方法であって、前記各々のタブの少なくとも一部が、前記対応する回路基板の周囲の外側で終結する、方法。
  26. 請求項25に記載の方法であって、前記第1の回路基板の少なくとも1つのタブが、前記第2の回路基板の少なくとも1つのタブからずらされている、方法。
  27. 請求項25に記載の方法であって、該方法が、前記第1の回路基板の少なくとも1つのタブと前記第2の回路基板の少なくとも1つのタブとの間の電気的構成要素を電気的に接続する工程をさらに包含する、方法。
JP2004517992A 2002-06-27 2003-06-27 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法 Withdrawn JP2005531160A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/184,387 US6951707B2 (en) 2001-03-08 2002-06-27 Process for creating vias for circuit assemblies
US10/227,768 US6844504B2 (en) 2002-06-27 2002-08-26 Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
PCT/US2003/020361 WO2004004432A1 (en) 2002-06-27 2003-06-27 Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007149829A Division JP4943236B2 (ja) 2002-06-27 2007-06-05 パネルを含む回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005531160A true JP2005531160A (ja) 2005-10-13

Family

ID=30002681

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004517992A Withdrawn JP2005531160A (ja) 2002-06-27 2003-06-27 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法
JP2007149829A Expired - Fee Related JP4943236B2 (ja) 2002-06-27 2007-06-05 パネルを含む回路基板およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007149829A Expired - Fee Related JP4943236B2 (ja) 2002-06-27 2007-06-05 パネルを含む回路基板およびその製造方法

Country Status (6)

Country Link
US (4) US7002081B2 (ja)
EP (1) EP1520454B1 (ja)
JP (2) JP2005531160A (ja)
CN (1) CN1672475B (ja)
AU (1) AU2003248743A1 (ja)
WO (1) WO2004004432A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266624A (ja) * 2002-06-27 2007-10-11 Ppg Ind Ohio Inc 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485812B2 (en) * 2002-06-27 2009-02-03 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with improved via design
FR2913173B1 (fr) * 2007-02-22 2009-05-15 Airbus France Sa Carte electronique et aeronef la comportant
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
KR20090056077A (ko) * 2007-11-29 2009-06-03 엘지전자 주식회사 인쇄회로기판과 그 제조방법 및 인쇄회로기판 제조용 패널
CN101528008B (zh) * 2008-03-03 2012-05-23 欣兴电子股份有限公司 线路板及其制造方法
MX2012013046A (es) * 2010-05-11 2013-03-05 Polybrite International Inc Reemplazo de led de alta intensidad de lamparas incandescentes.
CN102545789A (zh) * 2010-12-31 2012-07-04 同方威视技术股份有限公司 用于弱信号的前置放大器
JP5763962B2 (ja) * 2011-04-19 2015-08-12 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
CN102905463B (zh) * 2011-07-27 2015-03-04 深圳市亿铖希科技有限公司 可嫁接移植的pcb板结构及其嫁接方法
CN104380846A (zh) * 2012-05-30 2015-02-25 古河电气工业株式会社 金属芯基板、金属芯基板的制造方法、以及在所述金属芯基板和所述金属芯基板的制造方法中使用的芯板
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
CN107110149B (zh) * 2015-01-08 2019-05-28 Seko股份公司 蠕动泵、特别是计量泵
TWI667946B (zh) * 2018-05-29 2019-08-01 夏爾光譜股份有限公司 軟式電路板基材及其製作方法
CN114121465B (zh) * 2021-11-30 2024-08-30 广东速美达自动化股份有限公司 一种平面变压器

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB264105A (en) * 1926-10-02 1927-01-13 Krupp Fried Grusonwerk Ag Improvements in or relating to bearings for the journals of shafts and rollers
US3451793A (en) 1966-02-12 1969-06-24 Toko Inc Magnetic thin film wire with multiple laminated film coating
US3445806A (en) * 1968-01-03 1969-05-20 Marine Acoustical Services Inc Apparatus for providing a diver with directional perception
US3469982A (en) 1968-09-11 1969-09-30 Jack Richard Celeste Process for making photoresists
US4001101A (en) 1969-07-10 1977-01-04 Ppg Industries, Inc. Electrodeposition of epoxy compositions
FR2041471A5 (en) 1969-04-25 1971-01-29 Cii Multi-layer circuits with thermosetting - dielectric
US3663389A (en) 1970-04-17 1972-05-16 American Cyanamid Co Method of electrodepositing novel coating
US3984299A (en) 1970-06-19 1976-10-05 Ppg Industries, Inc. Process for electrodepositing cationic compositions
US3962165A (en) 1971-06-29 1976-06-08 Ppg Industries, Inc. Quaternary ammonium salt-containing resin compositions
US3738835A (en) 1971-10-21 1973-06-12 Ibm Electrophoretic photoresist composition and a method of forming etch resistant masks
US3947338A (en) 1971-10-28 1976-03-30 Ppg Industries, Inc. Method of electrodepositing self-crosslinking cationic compositions
US3947339A (en) 1971-12-01 1976-03-30 Ppg Industries, Inc. Method of electrodepositing primary amine group-containing cationic resins
US3749657A (en) 1972-01-04 1973-07-31 Ppg Industries Inc Treatment of electrodeposition rinse water
US3793278A (en) 1972-03-10 1974-02-19 Ppg Industries Inc Method of preparing sulfonium group containing compositions
US3928157A (en) 1972-05-15 1975-12-23 Shinto Paint Co Ltd Cathodic treatment of chromium-plated surfaces
US3975345A (en) 1972-06-23 1976-08-17 General Electric Company Polyamideimides and method for making
US3833436A (en) 1972-09-05 1974-09-03 Buckbee Mears Co Etching of polyimide films
US3934334A (en) * 1974-04-15 1976-01-27 Texas Instruments Incorporated Method of fabricating metal printed wiring boards
DE2707405C3 (de) 1976-07-19 1987-12-03 Vianova Kunstharz Ag, Werndorf Verfahren zur Herstellung von Bindemitteln für die Elektrotauchlackierung
BE857754A (fr) 1976-08-18 1978-02-13 Celanese Polymer Special Co Composition de resine pour revetements, notamment par electrodeposition cathodique
DE2711425A1 (de) 1977-03-16 1978-09-21 Basf Ag Lackbindemittel fuer die kathodische elektrotauchlackierung
US4343885A (en) 1978-05-09 1982-08-10 Dynachem Corporation Phototropic photosensitive compositions containing fluoran colorformer
JPS5527647A (en) 1978-08-17 1980-02-27 Nippon Telegraph & Telephone Paint for forming insulating film of conductive printed circuit board and method of forming insulating film
SE435343B (sv) 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
US4405763A (en) 1978-12-11 1983-09-20 Shell Oil Company Thermosetting resinous binder compositions, their preparation, and use as coating materials
ZA796485B (en) 1978-12-11 1980-11-26 Shell Res Ltd Thermosetting resinous binder compositions,their preparation,and use as coating materials
US4250616A (en) * 1979-03-23 1981-02-17 Methode Electronics, Inc. Method of producing multilayer backplane
US4295183A (en) * 1979-06-29 1981-10-13 International Business Machines Corporation Thin film metal package for LSI chips
US4378264A (en) 1980-05-27 1983-03-29 E. I. Du Pont De Nemours And Company Integrated laminating process
JPS57111034A (en) * 1980-12-10 1982-07-10 Hitachi Ltd Semiconductor device and its manufacture
FR2507379A1 (fr) * 1981-06-05 1982-12-10 Europ Composants Electron Bloc de condensateurs en serie et multiplicateur de tension utilisant un tel bloc de condensateurs
US4419467A (en) 1981-09-14 1983-12-06 Ppg Industries, Inc. Process for the preparation of cationic resins, aqueous, dispersions, thereof, and electrodeposition using the aqueous dispersions
JPS58108229A (ja) 1981-12-21 1983-06-28 Hitachi Ltd ポリイミド系樹脂膜の選択エツチング方法
US4495229A (en) 1982-06-08 1985-01-22 Chemische Werke Huls A.G. One-component, heat-curing polyurethane-coatings, stable in storage
US4435559A (en) 1982-08-18 1984-03-06 Ppg Industries, Inc. β-Hydroxy urethane low temperature curing agents
US5250164A (en) 1982-08-18 1993-10-05 Ppg Industries, Inc. Beta-hydroxy urethane low temperature curing agents
JPS59133232A (ja) 1983-01-21 1984-07-31 Hitachi Ltd ポリイミドのエツチング方法
US4508749A (en) 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
US4601916A (en) 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
US4714516A (en) 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
JPS63253694A (ja) * 1987-04-10 1988-10-20 株式会社日立製作所 多層プリント基板の製造方法
EP0264105A3 (en) * 1986-10-17 1988-07-27 Hitachi, Ltd. Method of producing multilayer printed-wiring board containing metal core
JPS63100798A (ja) * 1986-10-17 1988-05-02 株式会社日立製作所 多層プリント基板の製造方法
EP0272500B1 (en) 1986-11-28 1993-05-05 Nippon Paint Co., Ltd. Cationic micro gel praticle dispersion and a coating composition therefrom
US5200461A (en) 1987-01-07 1993-04-06 Nippon Paint Co., Ltd. Anionic microgel particle dispersion and a coating composition therefrom
JPH0287590A (ja) 1988-09-22 1990-03-28 Shindo Denshi Kogyo Kk フイルム回路基板の貫通穴形成方法
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
US5242713A (en) 1988-12-23 1993-09-07 International Business Machines Corporation Method for conditioning an organic polymeric material
DE3906143A1 (de) 1989-02-28 1990-09-06 Basf Lacke & Farben Hitzehaertbares ueberzugsmittel fuer die kathodische elektrotauchlackierung
JPH02241089A (ja) * 1989-03-15 1990-09-25 Fujitsu Ltd 銅板内蔵多層プリント基板の製造方法
EP0433720A3 (en) 1989-12-22 1992-08-26 Siemens Aktiengesellschaft Method of applying a solder stop coating on printed circuit boards
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
US5065227A (en) 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US5096556A (en) 1990-06-25 1992-03-17 Ppg Industries, Inc. Cationic microgels and their use in electrodeposition
JPH0680883B2 (ja) * 1990-07-12 1994-10-12 日本アビオニクス株式会社 メタルコアプリント配線板の外形加工方法
JPH04355990A (ja) 1990-09-18 1992-12-09 Fujitsu Ltd 回路基板およびその製造方法
US5298685A (en) 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5229550A (en) 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
KR940007461B1 (ko) 1991-05-16 1994-08-18 금성일렉트론 주식회사 코일이 집적된 반도체 장치
US5153986A (en) 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5242780A (en) 1991-10-18 1993-09-07 Industrial Technology Research Institute Electrophoretic positive working photosensitive composition comprising as the photosensitive ingredient an aliphatic polyester having o-quinone diazide on the side chain and end groups
US5232548A (en) 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5224265A (en) 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5291066A (en) 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
US5227008A (en) 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JP2554542Y2 (ja) * 1992-02-17 1997-11-17 台灣杜邦股▲ふん▼有限公司 プリント回路基板
GB2265021B (en) 1992-03-10 1996-02-14 Nippon Steel Chemical Co Photosensitive materials and their use in forming protective layers for printed circuit and process for preparation of printed circuit
JPH05320313A (ja) 1992-05-27 1993-12-03 Murata Mfg Co Ltd 電子部品封止用樹脂組成物
JPH05343837A (ja) 1992-06-05 1993-12-24 Taiyo Ink Mfg Ltd ソルダーレジストインキ組成物及びソルダーレジストパターン形成方法
JPH06268378A (ja) 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 多層配線基板のビアホールの形成方法
US5600035A (en) 1994-07-13 1997-02-04 Ppg Industries, Inc. Positive photoactive compounds based on 2,6-dinitro benzyl groups and 2,5-dinitro benzyl groups
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5587890A (en) * 1994-08-08 1996-12-24 Cooper Industries, Inc. Vehicle electric power distribution system
US6303230B1 (en) 1995-01-17 2001-10-16 Nippon Steel Chemical Co., Ltd. Laminates
US5614698A (en) * 1995-01-17 1997-03-25 Dell Usa, L.P. Circuit board apparatus with integral, edge-readable bar code structure, and associated methods
JPH08288660A (ja) * 1995-04-12 1996-11-01 Nippon Avionics Co Ltd 多層メタルコアプリント配線板
JPH08307053A (ja) * 1995-04-28 1996-11-22 Matsushita Electric Works Ltd 金属コアプリント配線板の製造方法
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5879808A (en) 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5831218A (en) 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5773764A (en) 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798638A (en) 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
US5847327A (en) 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6080526A (en) 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP3244024B2 (ja) 1997-06-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
JPH1121359A (ja) 1997-06-30 1999-01-26 Process Lab Micron:Kk ポリエステル系フィルムの化学エッチング方法
JPH1171501A (ja) 1997-08-29 1999-03-16 Hitachi Chem Co Ltd エポキシ樹脂組成物及びそれを用いた硬化物
JP3339387B2 (ja) 1997-11-07 2002-10-28 日立電線株式会社 Tab用テープの製造方法
US6130148A (en) 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
JP3588801B2 (ja) * 1998-01-12 2004-11-17 セイコーエプソン株式会社 半導体装置の製造方法
TW469228B (en) 1998-01-14 2001-12-21 Mitsui Mining & Smelting Co Method for producing multi-layer printed wiring boards having blind vias
US6314639B1 (en) * 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
KR100556240B1 (ko) * 1998-07-28 2006-03-03 세이코 엡슨 가부시키가이샤 반도체 장치 제조방법
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6165338A (en) 1998-12-21 2000-12-26 Basf Corporation Cathodic electrocoat having a carbamate functional resin
US6177357B1 (en) 1999-04-30 2001-01-23 3M Innovative Properties Company Method for making flexible circuits
US6130149A (en) 1999-08-16 2000-10-10 Taiwan Semiconductor Manufacturing Company Approach for aluminum bump process
US6379865B1 (en) 2000-04-11 2002-04-30 3M Innovative Properties Company Photoimageable, aqueous acid soluble polyimide polymers
JP2001305750A (ja) 2000-04-18 2001-11-02 Toray Eng Co Ltd ポリイミドフィルムのエッチング方法
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
US6721187B2 (en) * 2001-03-16 2004-04-13 International Business Machines Corporation Multi-layered high density connections
JP2005531160A (ja) * 2002-06-27 2005-10-13 ピーピージー インダストリーズ オハイオ, インコーポレイテッド 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266624A (ja) * 2002-06-27 2007-10-11 Ppg Ind Ohio Inc 窪んだかまたは広がったブレイクアウェイタブを有する単層または多層のプリント回路基板およびその製造方法

Also Published As

Publication number Publication date
CN1672475A (zh) 2005-09-21
US20060075633A1 (en) 2006-04-13
JP2007266624A (ja) 2007-10-11
US7159308B2 (en) 2007-01-09
US20070111561A1 (en) 2007-05-17
US20050006138A1 (en) 2005-01-13
CN1672475B (zh) 2011-11-23
EP1520454B1 (en) 2012-01-25
WO2004004432A1 (en) 2004-01-08
AU2003248743A1 (en) 2004-01-19
EP1520454A1 (en) 2005-04-06
JP4943236B2 (ja) 2012-05-30
US20060005995A1 (en) 2006-01-12
US7002081B2 (en) 2006-02-21
US7679001B2 (en) 2010-03-16

Similar Documents

Publication Publication Date Title
JP4943236B2 (ja) パネルを含む回路基板およびその製造方法
KR100711334B1 (ko) 회로 기판
US7690103B2 (en) Method of forming a printed circuit board with improved via design
JP4739348B2 (ja) 改良されたスルーホールデザインを有する単層または多層プリント回路基板
JP2000196240A (ja) 積層回路基板
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
US5763060A (en) Printed wiring board
JPH08288606A (ja) 金属コア型のプリント基板およびその製造方法および電気回路基板
JP2018181995A (ja) 配線基板
TWI225383B (en) Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
JPH1051094A (ja) プリント配線板及びその製造方法
JPH08181452A (ja) 多層プリント配線板の製造方法
JPH05259592A (ja) プリント配線基板
JP2004072064A (ja) 金属ベース配線基板及びその基板を使った高周波装置
JPH0621589A (ja) ハイブリッドicの放熱構造およびその製造方法
JPH0774473A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080430

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080605

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080808

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101125