JPH0287590A - フイルム回路基板の貫通穴形成方法 - Google Patents

フイルム回路基板の貫通穴形成方法

Info

Publication number
JPH0287590A
JPH0287590A JP23856388A JP23856388A JPH0287590A JP H0287590 A JPH0287590 A JP H0287590A JP 23856388 A JP23856388 A JP 23856388A JP 23856388 A JP23856388 A JP 23856388A JP H0287590 A JPH0287590 A JP H0287590A
Authority
JP
Japan
Prior art keywords
hole
holes
circuit board
board
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23856388A
Other languages
English (en)
Inventor
Katsuzo Yamamuro
山室 勝三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Denshi Kogyo KK
Original Assignee
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Denshi Kogyo KK filed Critical Shindo Denshi Kogyo KK
Priority to JP23856388A priority Critical patent/JPH0287590A/ja
Publication of JPH0287590A publication Critical patent/JPH0287590A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、フィルム回路基板に、たとえば認識・位置
決め用やスルホール用等の貫通穴を5表裏を貫通して形
成するフィルム回路基板の貫通穴形成方法に関する。
従来の技術 従来、この種の貫通穴形成方法としては、たとえば第6
図に示すように、フィルム回路基板(1)に、ドリルや
パンチ等を用いて穴(2)をあける機械的なものがあっ
た。しかし、この種の方法では、穴径(d)を正確に出
すことができる利点はあるものの、量産する場合にはそ
の穴径(d)は0.3fff11位までが限度で、それ
以上小さな穴をあけることは困難である欠点があった。
このため、回路の高密度化が進む今日では、フィルム回
路基板に、エツチングにより穴をあける化学的な貫通穴
形成方法を用いることが多くなった。たとえば認識・位
置決め用の穴をあける場合は、たとえば第7図(A)に
示すように、フィルム回路基板(3)の表裏両面にエツ
チングレジスト(4)   (4)を設けて後、露光・
現像処理してパターンを形成し、片側からエツチングを
行い、図示のごとくフィルム回路基板(3)に円錐形状
の貫通穴(5)をあける。その後、エツチングレジスト
(4)   (4)を除去し、第7図(B)に示すごと
くとする。他方、スルホール用の下穴を形成する場合は
、たとえば第8図(A)に示すように、フィルム回路基
板(3)の表裏両面に厚さ1〜5μの銅M (7)  
・ (7)を設け、片側の銅箔(7)を塩化第二鉄等で
エツチングして後、表裏両面の銅箔(7)   (7)
をエツチングレジストとして利用してエツチングを行い
、図示のごとくフィルム回路基板(3)に円錐形状の貫
通穴(8)をあける。この後、表裏両面上に10〜30
μの銅メツキ(9)を施し、理想的には第8図(B)に
示すごとくとする。
考案が解決しようとする課題 ところが、上述した従来の化学的な貫通穴形成方法には
、次のような課題があった。
■ 他側はエツチングレジスト(4)・ (7)で塞ぎ
、片側からエツチングを行うから、貫通穴(5)・ (
8)が円錐形状となり、エツチングをはじめる側の穴径
が大きくなってしまう。
■ 同様の理由から、穴径のコントロールが非常に難し
く、信頼性に欠ける。
■ 同様の理由から、エツチングに時間がかかる。
■ スルホール用の下穴を形成する場合は、銅箔(7)
がオーバーハングすることとなり、メツキ液の循環が悪
くなって適正な銅メツキ(9)を施し難い。
■ 同じくスルホール用の下穴を形成する場合は、銅f
fi (7)と銅メツキ(9)との接触面積が少なく、
耐熱衝撃性が劣り、導通信頼性に欠ける。
そこで、この発明の目的は、フィルム回路基板の化学的
な貫通穴形成方法において、上述した従来の課題を解決
することにある。
課題を解決するための手段 このため、この考案によるフィルム回路基板の貫通穴形
成方法は、たとえば以下の図示実施例に示すとおり、フ
ィルム回路基板(1o)の表裏各々にエツチングレジス
ト(11)・ (14)を設け、それに表裏対応する同
軸孔(12)・ (17)を形成し、それらの同軸孔(
12)・ (17)を通して表裏両面よりエツチングを
行い、前記フィルム回路基板(10)に表裏を貫通する
貫通穴(13)・ (18)を形成することを特徴とす
る。
作   用 そして、フィルム回路基板(10)に、その表裏両面よ
りエツチングを行い、エツチングによす形成した穴を厚
さ方向の中間位置で連結して貫通穴(13)・ (18
)をあける。
実施例 以下、図面を参照しつつ、この発明の実施例につき詳細
に説明する。
まず、この発明による貫通穴形成方法に基づき、フィル
ム回路基板に、認識・位置決め用の貫通穴をあける場合
について説明する。第1図(A)において、(10)は
ポリイミド製のフィルム回路基板であり、そのフィルム
回路基板(1o)の表裏両面にはフォトレジスト(11
)・ (11)を施す。フォトレジスト(11)・ (
11)は露光・現像処理してパターンを形成し、第1図
(B)に示すようにフィルム回路基板(1o)の表裏各
々に同軸孔(12)   (12)を形成する。同軸孔
(12)   (12)は、フィルム回路基板(10)
と直角な1つの軸(Q)を中心として表裏対応させてそ
れぞれ同じ大きさで設けてなる。その後、それら同軸孔
(12)・ (12)を通して表裏両面よりポリイミド
エツチングを行う。これにより、第1図(C)に示すご
とく、両面からエツチングにより形成した穴を厚さ方向
の中間位置で連結し、フィルム回路基板(10)に、表
裏を貫通する貫通穴(]2)を形成する。このとき、貫
通穴(12)内周は、いったん貫通すると、急激にエツ
チングされて丸みをおびることとなる。しかして、最後
にフォトレジスト(11)・ (11)を剥離すること
により、第1図(D)に示すようにフィルム回路基板(
10)に認識・位置決め用の貫通穴(13)をあける。
よって、貫通穴(13)は。
はぼ鼓形状をなし、フィルム回路基板(1o)の表裏入
口部で拡径となり、厚さ方向の中間部で内向きに膨出し
て小径となる。
このように、第1図(A)ないしくD)に示すこの発明
による貫通穴形成方法では、フィルム回路基板(10)
の表裏両面からエツチングを行うから、貫通穴(13)
が、従来の円錐形状ではなく、上述した鼓形状となって
、フィルム回路基板(10)表裏入口部の穴径(D)(
第1図(D)参照)を従来に比して小さくできる。また
、その穴径(D)の精度も、従来に比して少なくとも2
倍以上とすることができる。さらに、従来に比してエツ
チング時間を短縮することができる利点がある。
次に、この発明による貫通穴形成方法に基づき、フィル
ム回路基板に、スルホール用の貫通穴をあける場合につ
いて説明する。第2図(A)において、(10)はポリ
イミド製のフィルム回路基板であり、そのフィルム回路
基板(10)の表裏両面には薄銅(14)・ (14)
を施す。さらに、その上には、第2図(B)に示すよう
に、フォトレジスト(15)・ (15)を施す。フォ
トレジスト(15)・ (15)は露光・現像処理して
パターンを形成し、第2図(C)に示すように同軸孔(
16)・ (16)を形成する。同軸孔(16)(16
)は、フィルム回路基板(10)と直角な1つの軸(f
l)を中心として表裏対応させてそれぞれ同じ大きさで
設けてなる。その後、塩化第二鉄等でエツチングを行い
、第2図(D)で示すごとく今度は薄銅(14)・ (
14)に同軸孔(17)・ (17)を形成する。しか
る後、第2図(E)で示すように、フォトレジスト(1
5)・(15)を除去し、フィルム回路基板(10)の
表裏各々に1つの軸(fl)を中心として同じ大きさで
かつ表裏対応する同軸孔(17)・ (17)を形成す
る。そして、薄銅(14)・ (14)をエツチングレ
ジストとして利用し、それら同軸孔(17)・ (17
)を通して表裏両面よりポリイミドエツチングを行う。
これにより、第2図(F)に示すごとく、両面からエツ
チングにより形成した穴を厚さ方向の中間位置で連結し
、フィルム回路基板(10)に1表裏を貫通するスルホ
ール用の貫通穴(18)をあける。しかして、最後に第
2図(G)に示すように銅メツキ(19)を行うことに
より、フィルム回路基板(1o)の表裏の薄銅(14)
・ (14)を電気的に導通してスルホールを完成する
このように、第2図(A)ないしくG)に示すこの発明
による貫通穴形成方法では、フィルム回路基板(10)
の表裏両面からポリイミドエツチングを行うから、貫通
穴(18)が同じく鼓形状となって、フィルム回路基板
(10)表裏入口部の穴径を従来に比して小さくできる
これを1例をあげて説明する。いま、フィルム回路基板
(10)の厚さを50μとし、それにあけるへき貫通穴
(18)の穴径を25μとし、またフィルム回路基板(
10)のエツチング率(縦方向のエッチ量/横方向のエ
ッチ量)を1とする。
すると、第3図から判るようにフィルム回路基板(10
)にあけた貫通穴(13)・ (’18)表裏入口部の
穴径は、75μとなる。これに対し、従来の貫通穴形成
方法では、第4図に示すようにフィルム回路基板(3)
にあけた貫通穴(5)(8)表裏入口部の穴径は、12
5μとなってしまう。しかし、これはあくまでも理論上
のことで、実際にはこの発明の場合は穴貫通と同時に内
周が急激にエツチングされるから、25μの穴径を得る
ため表裏入口部の穴径は75μ以下で済み、従来の場合
はエツチング液の循環が悪く125μを滅えてしまう。
さらに、第2図(A)ないしくG)に示す貫通穴形成方
法では、第1図(A)ないしくD)に示す貫通穴形成方
法と同様に、貫通穴(18)の精度も従来に比して少な
くとも2倍以上とすることができ、また従来に比してエ
ツチング時間を短縮することもできる。それに加え、第
2図(A)ないしくG)に示す貫通穴形成方法では、穴
(18)が貫通し、しかも表裏入口部で穴径が大きくな
り。
エツチングレジストとして利用する薄銅(14)・(1
4)のオーバーハングが半分以下であることから、メツ
キ液の循環が大変よく、適正なメツキをつけることがで
きる。また、貫通穴(18)の内周に沿って環状に銅メ
ツキ(19)をつけるから、強度的にすぐれ、導通信頼
性が高い利点がある。
ところで、上述した図示実施例では、いずれも2つの同
軸孔(12)   (12)または同軸孔(17)・ 
(17)をそれぞれ軸(Ω)を中心として同じ大きさで
設けてなる。しかし、第5図に示すように、フィルム回
路基板(10)と直角な軸(Q)を中心として異なる大
きさで同軸孔(20)・ (20)を設け、それらの同
軸孔(2o)・(20)を通して表裏両面よりポリイミ
ドエツチングを行い、貫通穴(21)を形成するように
してもよい。
また、上述した図示実施例では、いずれも同軸孔として
円形のものを示したが、円形に限らず、長円でも長方形
でも、その他の異形でもよい。
i匪立級來 したがって、この発明によれば、次の効果がある。
■ フィルム回路基板の表裏両面からエツチングを行う
から、貫通穴が従来の円錐形状でなく鼓形状となり、従
来に比して両面の穴径を小さくできる。このため、基板
上にパターン回路を形成するとき、ランド径等を小さく
することができ、回路の高密度化が可能となる。
■ 同様な理由から、従来に比して穴径のコントロール
がはるかに容易となる。
■ 同様な理由から、従来に比してエツチング時間を短
縮できる。
■ スルホールメツキを行うとき、メツキ液の循環をよ
くして適正な銅メツキを施すことができる。
■ 同じくスルホールメツキを行うとき1貫通穴の内周
に沿って環状にメツキするから、メツキ強度が強く、導
通信頼性が高い。
【図面の簡単な説明】
第1図(A)ないしくD)は、この発明の一実施例であ
る貫通穴形成方法で、ブイルム回路基板に認識・位置決
め用の貫通穴をあける場合の工程図である。第2図(A
)ないしくG)は、他の実施例で、スルホール用の貫通
穴をあける場合の工程図である。第3図はこの発明によ
る貫通穴形成方法であけた穴径寸法の一例を示す説明図
、第4図はそれと比較するため従来方法であけた穴径寸
法の一例を示す説明図である。第5図は、この発明の他
の実施例を説明する断面図である。第6図ないし第8図
はそれぞれ従来方法を示す断面図で、第6図は機械的方
法で貫通穴をあけた場合、第7図(A)および(B)は
化学的方法で認識・位置決め用の貫通穴をあける場合、
第8図(A)は化学的方法でスルホール用の貫通穴をあ
ける場合。 (B)はその貫通穴にメツキを施す場合を示す。 (10)・・・・・・・・・フィルム回路基板(11)
・・・・・・・・・フォトレジスト(エツチングレジス
ト) (12)・・・・・・・・・同軸孔 (13)・・・・・・・・・貫通穴 (14)・・・・・・・・・薄銅(エツチングレジスト
)(17)・・・・・・・・・同軸孔 (18)・・・・・・・・・貫通穴 第1図

Claims (1)

    【特許請求の範囲】
  1.  フィルム回路基板の表裏各々にエッチングレジストを
    設け、それに表裏対応する同軸孔を形成し、それらの同
    軸孔を通して表裏両面よりエッチングを行い、前記フィ
    ルム回路基板に表裏を貫通する貫通穴を形成する、フィ
    ルム回路基板の貫通穴形成方法。
JP23856388A 1988-09-22 1988-09-22 フイルム回路基板の貫通穴形成方法 Pending JPH0287590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23856388A JPH0287590A (ja) 1988-09-22 1988-09-22 フイルム回路基板の貫通穴形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23856388A JPH0287590A (ja) 1988-09-22 1988-09-22 フイルム回路基板の貫通穴形成方法

Publications (1)

Publication Number Publication Date
JPH0287590A true JPH0287590A (ja) 1990-03-28

Family

ID=17032089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23856388A Pending JPH0287590A (ja) 1988-09-22 1988-09-22 フイルム回路基板の貫通穴形成方法

Country Status (1)

Country Link
JP (1) JPH0287590A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009418A (ja) * 2000-06-20 2002-01-11 Toray Eng Co Ltd ポリイミドフィルム基材のエッチングにおける貫通孔径制御方法
WO2004004430A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
US7002081B2 (en) 2002-06-27 2006-02-21 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
WO2006127721A1 (en) * 2005-05-26 2006-11-30 3M Innovative Properties Company Method for forming via hole in substrate for flexible printed circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956174A (ja) * 1972-06-07 1974-05-31

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956174A (ja) * 1972-06-07 1974-05-31

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009418A (ja) * 2000-06-20 2002-01-11 Toray Eng Co Ltd ポリイミドフィルム基材のエッチングにおける貫通孔径制御方法
JP4523120B2 (ja) * 2000-06-20 2010-08-11 東レエンジニアリング株式会社 ポリイミドフィルム基材のエッチングにおける貫通孔径制御方法
US7000313B2 (en) 2001-03-08 2006-02-21 Ppg Industries Ohio, Inc. Process for fabricating circuit assemblies using electrodepositable dielectric coating compositions
WO2004004430A1 (en) * 2002-06-27 2004-01-08 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US6824959B2 (en) 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
US7002081B2 (en) 2002-06-27 2006-02-21 Ppg Industries Ohio, Inc. Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof
US7159308B2 (en) 2002-06-27 2007-01-09 Ppg Industries Ohio, Inc. Method of making a circuit board
WO2006127721A1 (en) * 2005-05-26 2006-11-30 3M Innovative Properties Company Method for forming via hole in substrate for flexible printed circuit board

Similar Documents

Publication Publication Date Title
US7353590B2 (en) Method of forming printed circuit card
US3772101A (en) Landless plated-through hole photoresist making process
US4064357A (en) Interconnected printed circuits and method of connecting them
JPH0287590A (ja) フイルム回路基板の貫通穴形成方法
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
JP3529240B2 (ja) スクリーン版の製造方法
JPH08213730A (ja) 非環状ランドを有する配線基板、及びその製作方法
GB1379558A (en) Methods of manufacture of multilayer circuit structures
JPS6143879B2 (ja)
US3284322A (en) Splitting plated-through holes of printed circuit boards into two conductive segments
JPH02194689A (ja) プリント配線板およびその製造方法
KR20180129002A (ko) 회로배선판 제조방법
JP2003332745A (ja) 多層プリント配線板とその製造方法
JPS5854519B2 (ja) スル−ホ−ルノケイセイホウホウ
JPS5814626Y2 (ja) 多層プリント板
JPH09326561A (ja) 多層プリント配線板及びその製造方法
JPH1056268A (ja) ドリルレスivhプリント配線板およびその製造方法
JPH0590736A (ja) プリント配線板の製造方法
JPH01266794A (ja) スルーホールメッキ印刷配線板の製造方法
JPS5828378Y2 (ja) 多層プリント配線板
JPS6265496A (ja) プリント配線板の製造法
JPH0464278A (ja) 印刷配線板の製造方法
JPH0537124A (ja) プリント配線板の製造方法
JPH01179396A (ja) プリント基板の製造方法
JPH04206688A (ja) 多層プリント配線板