JPH01179396A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法

Info

Publication number
JPH01179396A
JPH01179396A JP33245687A JP33245687A JPH01179396A JP H01179396 A JPH01179396 A JP H01179396A JP 33245687 A JP33245687 A JP 33245687A JP 33245687 A JP33245687 A JP 33245687A JP H01179396 A JPH01179396 A JP H01179396A
Authority
JP
Japan
Prior art keywords
hole
pattern
plating
plated
resists
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33245687A
Other languages
English (en)
Inventor
Narimitsu Ishii
石井 成光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33245687A priority Critical patent/JPH01179396A/ja
Publication of JPH01179396A publication Critical patent/JPH01179396A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、ファインパターンのプリント基板を容易に製
造する方法に関する。
(従来の技術) 従来からスルーホールのプリント基板を製造する方法と
しては、セミアデイティブ法、パートリ−アディティブ
法等のように化学銅めっきによりスルーホール内部に導
体を付与する方法や、サブトラクティブ法のようにスル
ーホール内や銀箔表面の全面に電気銅めっきを施しエツ
チングしてパターンを形成する方法等が知られている。
(発明が解決しようとする問題点) しかしながら、スルーホール内部の導体付与を化学銅め
っきで行うセミアデイティブ法やパートリ−アディティ
ブ法ではスルーホールの信頼性が乏しいという問題があ
り、電気鋼めっきで行うサブトラクティブ法ではファイ
ンパターンを形成するのが困難であるという問題があっ
た。
本発明は上述した問題点を解決するためになされたもの
で、ファインパターンを精度よく、安価に形成でき、し
かも信頼性の高いプリント基板を製造する方法を提供す
ることを目的とする。
[発明の構成] (間離点を解決するための手段) 本発明のプリント基板の製造方法は、穴あけ加工後のプ
リント基板にエツチングによりバター・ンを形成し、そ
の後、化学ニッケルめっきを全面に施してエツチングし
てパターン間に導通性をもたせ、次いで必要箇所にパタ
ーンめっき用レジストを形成して電気銅めっきを施すこ
とを特徴としている。
(作 用) このようにパターン形成後、化学ニッケルめっきを全面
に施してパターン形成後のスルーホール等の必要な箇所
のみの電気銅めっきを可能としているので、信頼性の高
いスルーホールが得られるとともにファインパターンを
容易に得ることができる。
(実施例) 以下、本発明方法の一実施例について図面を参照して説
明する。
まず第1図に示すようにガラスエポキシ基材1両面に銅
箔2の被覆されたプリント基板3に穴あけ加工を行い、
エツチングレジスト膜をコーティングした後、第2図に
示すようにパターン形成用レジスト4を被覆する9次に
銅をエツチングして第3図に示すようなパターン5を形
成し、しかる後第4図に示すように化学ニッケルめっき
6を全面に施してエツチングしたパターン間に導通性を
もたせる3次いで第5図に示すようにスルーホールラン
ドやその他の必要な箇所以外にパターンめっき用レジス
トアを形成した後、第6図に示すようにスルーホールラ
ンドやスルーホール内部に電気銅めっき8を施し、パタ
ーンめっき用レジストとその下層の化学ニッケルめっき
膜を除去して、第7図に示すような電気銅めっきによる
スルーホール9のプリント基板が得られる。
このようにして製造したプリント基板においては、50
μm以下のファインパターンが歩留りよく形成でき、ま
たスルーホールの電気的特性が良好で信頼性の大きいも
のであった。
[発明の効果] 以上説明したように本発明のプリント基板の製造方法に
よれば、スルーホールが電気銅めっきにより形成されて
いるので、信頼性が高く、しかもその電気銅めっきは必
要箇所のみに施されているので、エツチング厚が減少し
てコストダウンが可能となり、ファインパターンを精度
よく形成することができる。
【図面の簡単な説明】
第1図ないし第7図は本発明方法の一実施例を説明する
ためのプリント基板の断面図である。 1・・・・・・・・・ガラスエポキシ基材2・・・・・
・・・・銅箔 3・・・・・・・・・プリント基板 4・・・・・・・・・パターン形成用レジスト5・・・
・・・・・・パターン 6・・・・・・・・・・化学ニッケルめっき7・・・・
・・・・・パターンめっき用レジスト8・・・・・・・
・・電気銅めっき 9・・・・・・・・・スルーホール 出願人      株式会社 東芝 代理人 弁理士  須 山 佐 − 第3図    第4図 第7図

Claims (1)

    【特許請求の範囲】
  1. 穴あけ加工後のプリント基板にエッチングによりパター
    ンを形成し、その後、化学ニッケルめっきを全面に施し
    てエッチングしたパターン間に導通性をもたせ、次いで
    必要箇所にパターンめっき用レジストを形成して電気銅
    メッキを施すことを特徴とするプリント基板の製造方法
JP33245687A 1987-12-30 1987-12-30 プリント基板の製造方法 Pending JPH01179396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33245687A JPH01179396A (ja) 1987-12-30 1987-12-30 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33245687A JPH01179396A (ja) 1987-12-30 1987-12-30 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JPH01179396A true JPH01179396A (ja) 1989-07-17

Family

ID=18255180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33245687A Pending JPH01179396A (ja) 1987-12-30 1987-12-30 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JPH01179396A (ja)

Similar Documents

Publication Publication Date Title
US5369881A (en) Method of forming circuit wiring pattern
JPH022317B2 (ja)
US5539181A (en) Circuit board
US4064357A (en) Interconnected printed circuits and method of connecting them
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
DK457688D0 (da) Fremgangsmaade til fremstilling af et flerlags trykt kredsloebskort
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JPH0494591A (ja) スルーホールを有するプリント配線板の製造方法
JPH01179396A (ja) プリント基板の製造方法
JP2009146926A (ja) 多層配線板及びその製造方法
JP3340752B2 (ja) フレキシブルプリント配線板の製造方法
JPH0563941B2 (ja)
JPH01313996A (ja) 印刷配線板の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH03228396A (ja) 多層プリント配線板の製造方法
JPH02105596A (ja) 印刷配線板の製造方法
JPH04278600A (ja) 多層プリント配線板の製造方法
JPH02185094A (ja) ピングリツド・アレイパツケージ用配線板の製造法
JP3648753B2 (ja) 配線基板の製造方法
JP2000133914A (ja) プリント配線板及びその製造方法
JPS63184394A (ja) フレキシブル両面回路基板の製造方法
JPH0567871A (ja) 印刷配線板及びその製造方法
JPH01117092A (ja) 多層印刷配線板の製造方法
JPH01191498A (ja) 多層印刷配線板の製造方法
JPS62169494A (ja) 高密度プリント基板の製造方法