JPH02185094A - ピングリツド・アレイパツケージ用配線板の製造法 - Google Patents
ピングリツド・アレイパツケージ用配線板の製造法Info
- Publication number
- JPH02185094A JPH02185094A JP553889A JP553889A JPH02185094A JP H02185094 A JPH02185094 A JP H02185094A JP 553889 A JP553889 A JP 553889A JP 553889 A JP553889 A JP 553889A JP H02185094 A JPH02185094 A JP H02185094A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- wire bonding
- gold
- copper
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- 239000010949 copper Substances 0.000 claims abstract description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052737 gold Inorganic materials 0.000 claims abstract description 16
- 239000010931 gold Substances 0.000 claims abstract description 16
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 9
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 238000007772 electroless plating Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims abstract 9
- 239000010409 thin film Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 230000001902 propagating effect Effects 0.000 abstract 2
- 238000007747 plating Methods 0.000 description 10
- 239000004593 Epoxy Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はピングリッド・プレイパッケージ用配線板の製
造法に関する。
造法に関する。
（従来の技術）
従来のピングリッド・アレイパッケージ用配線板は、第
７図に示すようにスルーホール３を有し。
７図に示すようにスルーホール３を有し。
かつスルーホール３内に鋼めつきを施した銅張り積層板
４を、エツチング法などの方法で銅配線パターン１及び
電解めっき用リード端子２を形成し。
４を、エツチング法などの方法で銅配線パターン１及び
電解めっき用リード端子２を形成し。
この後所定の部分にレジスト膜を形成し、ついで電解ニ
ッケルめっき、電解銅めっき等を施して製造していた。
ッケルめっき、電解銅めっき等を施して製造していた。
（発明が解決しようとする課題）
しかしながら上記の方法で製造したビングリッド・プレ
イパッケージは、第７図及び第８図に示すように電解め
っき用リード端子２が形成されているため、浮遊容量が
増大し、ピングリッド・アレイパッケージの電気的特性
を低下させるという欠点がある。
イパッケージは、第７図及び第８図に示すように電解め
っき用リード端子２が形成されているため、浮遊容量が
増大し、ピングリッド・アレイパッケージの電気的特性
を低下させるという欠点がある。
本発明は上記の欠点のな込ピングリッド・アレイパッケ
ージ用配線板の製造法を提供することを目的とするもの
である。
ージ用配線板の製造法を提供することを目的とするもの
である。
（課題を解決するための手段）
本発明はスルーホールを有する絶縁基板の表面及びスル
ーホール内に銅の被膜を形成する工程と。
ーホール内に銅の被膜を形成する工程と。
信号伝搬に必要な部分のみを残して銅配線パターンを形
成する工程と、銅配線パターン中のワイヤーボンディン
グ部及びスルーホールランド部を除いた部分にレジスト
膜を形成する工程と、ワイヤーボンディング部及びスル
ーホールランド部に無電解めっき法でニッケル及び金の
薄い被膜を形成する工程と、ワイヤーボンディング部の
みに電解めっき法で金の被膜を形成するピングリッド・
アレイパッケージ用配線板の製造法に関する。
成する工程と、銅配線パターン中のワイヤーボンディン
グ部及びスルーホールランド部を除いた部分にレジスト
膜を形成する工程と、ワイヤーボンディング部及びスル
ーホールランド部に無電解めっき法でニッケル及び金の
薄い被膜を形成する工程と、ワイヤーボンディング部の
みに電解めっき法で金の被膜を形成するピングリッド・
アレイパッケージ用配線板の製造法に関する。
なお本発明において絶縁基板としては、ガラスエポキシ
基板９紙エポキシ基板、セラミック基板等が用いられ特
に制限はない。
基板９紙エポキシ基板、セラミック基板等が用いられ特
に制限はない。
また銅配線パターンの形成は、エツチング法。
アディティブ法、レーザートリミング法等の方法があ〕
特に制限はない。
特に制限はない。
（実施例）
以下本発明の実施例を図面を引用して説明する。
第１図に示す寸法が４０Ｘ４０■で厚さが１ｍ、のガラ
スエポキシ基板（日立化成工業製、商品名ＭＣＬ−Ｅ−
６７）５の所定の位置に数値制御ドリルマシンでスルー
ホール３を２５０ケ形成り。
スエポキシ基板（日立化成工業製、商品名ＭＣＬ−Ｅ−
６７）５の所定の位置に数値制御ドリルマシンでスルー
ホール３を２５０ケ形成り。
この後化学鋼めっき液（日立化成工業製、商品名Ｌ−５
９）中に浸漬して銅めっきを行いガラスエポキシ基板５
０表面及びスルーホール３内に厚さ２０±５μｍの銅の
被膜６を形成した。
９）中に浸漬して銅めっきを行いガラスエポキシ基板５
０表面及びスルーホール３内に厚さ２０±５μｍの銅の
被膜６を形成した。
次に従来公知の一般的なフォトレジストを使用するエツ
チング法（レジスト膜の形成、ｊ！！光、現偉、エツチ
ング、レジスト膜の剥離）により第２図に示すように信
号伝搬に必要な部分のみを残した銅配線パターン（導体
回路）１を形成し、ついで第３図に示すように銅配線パ
ターン１中のワイヤーボンディング部８及びスルーホー
ルランド部９を除いた部分にソルダーレジスト膜７を形
成した。
チング法（レジスト膜の形成、ｊ！！光、現偉、エツチ
ング、レジスト膜の剥離）により第２図に示すように信
号伝搬に必要な部分のみを残した銅配線パターン（導体
回路）１を形成し、ついで第３図に示すように銅配線パ
ターン１中のワイヤーボンディング部８及びスルーホー
ルランド部９を除いた部分にソルダーレジスト膜７を形
成した。
この後第４図に示すように無電解ニッケルめつきｋより
ワイヤーボンディング部８及びスルーホールランド部９
の上面に、厚さ４±２μｍのニッケルの被膜１０を形成
し、さらにその上面に無電解金めつきｋより厚さ０．１
μｍの薄い金の被膜１１★形成した。
ワイヤーボンディング部８及びスルーホールランド部９
の上面に、厚さ４±２μｍのニッケルの被膜１０を形成
し、さらにその上面に無電解金めつきｋより厚さ０．１
μｍの薄い金の被膜１１★形成した。
次に第５図に示すようにワイヤーボンディング部８の外
側に円筒状のシリコンゴムを吸着し、その内側に金めつ
き液１２を満たした部分めっき装置１３で電解金めつき
を行い薄い金の被膜１１上に第６図に示すように厚さ１
±０．３μｍの金の被膜１４を厚付けしたピングリッド
・アレイパッケージ用配線板を得九。
側に円筒状のシリコンゴムを吸着し、その内側に金めつ
き液１２を満たした部分めっき装置１３で電解金めつき
を行い薄い金の被膜１１上に第６図に示すように厚さ１
±０．３μｍの金の被膜１４を厚付けしたピングリッド
・アレイパッケージ用配線板を得九。
この後ピングリッド・アレイパッケージ用配線板のスル
ーホールランド部内にリードピンを挿入して牛田付を行
い、さらにリードピンと銅配線パターンとを電気的及び
機械的に１ｉ！！続してピングリッド・プレイパッケー
ジとされる。
ーホールランド部内にリードピンを挿入して牛田付を行
い、さらにリードピンと銅配線パターンとを電気的及び
機械的に１ｉ！！続してピングリッド・プレイパッケー
ジとされる。
（発明の効果）
を形成する必要がないため、浮遊容量を最小に低減する
ことができ、信号伝搬特性などの電気的特性に優れたピ
ングリッド・アレイパッケージを提供することができ、
工業的に極めて好適なピングリッド・アレイパッケージ
用配線板である。
ことができ、信号伝搬特性などの電気的特性に優れたピ
ングリッド・アレイパッケージを提供することができ、
工業的に極めて好適なピングリッド・アレイパッケージ
用配線板である。
第１図乃至第５図は本発明の実施例になるピングリッド
・プレイパッケージ用配線゛板の製造作業状態を示す一
部省略断面図、“第６図は本発明の実施例になるピング
リッド・アレイパッケージ用配線板の一部省略断面図、
第７図は従来のピングリッド・アレイパッケージ用配線
板の平面因及び第８図は第７図の部分拡大図である。 符号の説明 １・・・銅配線パターン ２・・・電解めっき用リード端子 ３・・・スルーホール ４・・・銅張り積層板５・・
・ガラスエポキシ基板 ６・・・鋼の被Ｊｌｋ ７・・・ソルダーレ
ジスト膜８・・・ワイヤーボンディング部 ９・・・スルーホールラント部 １０・・・ニッケルの被膜 １１・・・薄い金の被膜１
２・・・金めつき液 １３・・・部分めっき装置Ｉ
４・・・金の被膜
・プレイパッケージ用配線゛板の製造作業状態を示す一
部省略断面図、“第６図は本発明の実施例になるピング
リッド・アレイパッケージ用配線板の一部省略断面図、
第７図は従来のピングリッド・アレイパッケージ用配線
板の平面因及び第８図は第７図の部分拡大図である。 符号の説明 １・・・銅配線パターン ２・・・電解めっき用リード端子 ３・・・スルーホール ４・・・銅張り積層板５・・
・ガラスエポキシ基板 ６・・・鋼の被Ｊｌｋ ７・・・ソルダーレ
ジスト膜８・・・ワイヤーボンディング部 ９・・・スルーホールラント部 １０・・・ニッケルの被膜 １１・・・薄い金の被膜１
２・・・金めつき液 １３・・・部分めっき装置Ｉ
４・・・金の被膜
Claims (1)
- １．スルーホールを有する絶縁基板の表面及びスルーホ
ール内に銅の被膜を形成する工程と，信号伝搬に必要な
部分のみを残して銅配線パターンを形成する工程と，銅
配線パターン中のワイヤーボンディング部及びスルーホ
ールランド部を除いた部分にレジスト膜を形成する工程
と，ワイヤーボンディング部及びスルーホールランド部
に無電解めっき法でニッケル及び金の薄い被膜を形成す
る工程と，ワイヤーボンディング部のみに電解めっき法
で金の被膜を形成することを特徴とするピングリッド・
アレイパッケージ用配線板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP553889A JPH02185094A (ja) | 1989-01-12 | 1989-01-12 | ピングリツド・アレイパツケージ用配線板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP553889A JPH02185094A (ja) | 1989-01-12 | 1989-01-12 | ピングリツド・アレイパツケージ用配線板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02185094A true JPH02185094A (ja) | 1990-07-19 |
Family
ID=11613970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP553889A Pending JPH02185094A (ja) | 1989-01-12 | 1989-01-12 | ピングリツド・アレイパツケージ用配線板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185094A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291991A (ja) * | 1990-04-09 | 1991-12-24 | Fujitsu Ltd | 半田接続用パッドとその形成方法 |
| EP0475567A2 (en) * | 1990-09-12 | 1992-03-18 | Macdermid Incorporated | Method for fabricating printed circuits |
| JP2008270718A (ja) * | 2007-04-18 | 2008-11-06 | Samsung Electro Mech Co Ltd | 半導体パッケージ用プリント基板の製造方法 |
-
1989
- 1989-01-12 JP JP553889A patent/JPH02185094A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291991A (ja) * | 1990-04-09 | 1991-12-24 | Fujitsu Ltd | 半田接続用パッドとその形成方法 |
| EP0475567A2 (en) * | 1990-09-12 | 1992-03-18 | Macdermid Incorporated | Method for fabricating printed circuits |
| EP0475567A3 (ja) * | 1990-09-12 | 1994-12-21 | Macdermid Inc | |
| JP2008270718A (ja) * | 2007-04-18 | 2008-11-06 | Samsung Electro Mech Co Ltd | 半導体パッケージ用プリント基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7596862B2 (en) | Method of making a circuitized substrate | |
| TW554651B (en) | Multi-layer wiring substrate and manufacturing method thereof | |
| US6312614B1 (en) | Method for production of interposer for mounting semiconductor element | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| US6350365B1 (en) | Method of producing multilayer circuit board | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| KR100313611B1 (ko) | 인쇄회로기판 제조방법 | |
| JPH02185094A (ja) | ピングリツド・アレイパツケージ用配線板の製造法 | |
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JPS6035543A (ja) | 半導体装置の製造方法 | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| JPH0563941B2 (ja) | ||
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH06120660A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP2003142823A (ja) | 両面可撓性回路基板の製造法 | |
| KR20030075824A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| KR20030075823A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| KR20030075825A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JP2000133914A (ja) | プリント配線板及びその製造方法 | |
| JP2002329946A (ja) | 両面可撓性回路基板の製造法 | |
| JP2002252322A (ja) | 電子部品実装基板及びその製造方法 |