KR100313611B1 - 인쇄회로기판 제조방법 - Google Patents
인쇄회로기판 제조방법 Download PDFInfo
- Publication number
- KR100313611B1 KR100313611B1 KR1019990051937A KR19990051937A KR100313611B1 KR 100313611 B1 KR100313611 B1 KR 100313611B1 KR 1019990051937 A KR1019990051937 A KR 1019990051937A KR 19990051937 A KR19990051937 A KR 19990051937A KR 100313611 B1 KR100313611 B1 KR 100313611B1
- Authority
- KR
- South Korea
- Prior art keywords
- gold
- plated
- dry film
- substrate
- lead wire
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 57
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052737 gold Inorganic materials 0.000 claims abstract description 44
- 239000010931 gold Substances 0.000 claims abstract description 44
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 238000007747 plating Methods 0.000 claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 28
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 230000000873 masking effect Effects 0.000 abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000011889 copper foil Substances 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000003475 lamination Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
Abstract
본 발명은 인쇄회로기판 제조방법에 관한 것으로, 솔더마스킹 공정 후에 금도금 공정을 수행함에 따라 금도금된 부분이 솔더 레지스트 현상액에 접촉되지 않으므로 금도금된 부분의 접합능력이 향상될 뿐만 아니라, 솔더마스킹 공정에 의해 형성된 솔더 레지스트 부분이 금도금되지 않으므로 금소모량이 감소하여 제조비용을 절감할 수 있는 효과가 있다.
Description
본 발명은 인쇄회로기판 제조방법에 관한 것으로, 좀더 상세하게는 인쇄회로기판 제조공정 중에서 에치 백 프로세스(etch back process)의 공정을 개선하여 금도금된 부분의 접합능력을 향상시킬 수 있을 뿐만 아니라 금의 소모량을 줄여 제조비용을 절감할 수 있는 인쇄회로기판 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 에폭시계의 절연기판상에 동박을 입힌 것으로, 단면 인쇄회로기판, 양면 인쇄회로기판 및, 다층 인쇄회로기판등으로 그 종류를 구분할 수 있다.
상기 단면 인쇄회로기판은 절연기판의 한쪽면에만 배선패턴의 동박이 입혀진 구조로 되어 있고, 상기 양면 인쇄회로기판은 절연기판의 양쪽면에 배선패턴의 동박이 입혀진 구조로 되어 있으며, 상기 다층 인쇄회로기판은 상기 단면 인쇄회로기판 또는 양면 인쇄회로기판이 다수개 적층된 구조로 되어 있다.
이와 같은 다층 인쇄회로기판은 다양한 방법으로 제조되는데 그 중 하나가 에치 백 프로세스(etch back process)이다.
상기와 같은 종래의 에치 백 프로세스는 도 1에 도시된 바와 같이, 적층 공정(S1) → 드릴가공 공정(S2) → 동도금 공정(S3) → 회로형성 공정(S4) → 에치마스킹 공정(S5) → 금도금 공정(S6) → 드라이필름 박리 공정(S7) → 금도금용 리드선 에칭 공정(S8) → 솔더마스킹 공정(S9) → 외형가공 공정(S10)을 순차 수행한다.
상기 적층 공정(S1)에서는 내층과 외층을 적층한 다음 온도와 압력을 이용하여 층과 층이 결합력을 갖는 다층 기판을 형성한다. 상기 드릴가공 공정(S2)에서는 드릴을 사용하여 상기 적층 공정(S1)에 의해 형성된 다층 기판에 블라인드 비아 홀 및 관통홀을 형성한다. 상기 동도금 공정(S3)에서는 상기 드릴가공 공정(S2)에 의해 형성된 블라인드 비아 홀 및 관통홀의 내벽에 동박을 입힌다.
즉, 다층 기판에는 각 층에 형성된 배선패턴을 전기적으로 접속할 필요가 있는데, 상기 각 층에 형성된 배선패턴들을 전기적으로 접속하기 위해 기판에 블라인드 비아 홀 및 관통홀을 형성하고 이 홀의 내벽을 동으로 도금함으로써 각 층에 형성된 배선패턴을 전기적으로 접속하는 것이다.
상기 회로형성 공정(S4)에서는 상기 외층의 동박에 배선패턴을 형성한다.
즉, 상기 외층의 동박에 포토 레지스트를 도포하여 건조시키고, 배선패턴의 마스크를 상기 포토 레지스트가 도포된 면에 밀착시킨 다음 적절한 노광시간 동안 노광을 수행한다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상액에 담그면 포토 레지스트에 배선패턴이 형성되고, 불필요한 부분은 용해되어 동박이 외부로 노출된다. 이어서, 상기 기판을 에칭액에 담궈서 불필요한 부분의 동박을 화학적으로 깍아냄으로써, 외층의 동박에 배선패턴을 형성하는 것이다.
상기 에치마스킹 공정(S5)에서는 금도금용 리드선 부분에 드라이 필름(dry film)을 형성한다.
즉, 상기 기판에 포토 레지스트를 도포하여 건조시키고, 금도금용 리드선 부분만 노광시킨다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상시키면 노광된 부위 즉, 금도금용 리드선 부분의 포토 레지스트만 경화되어 드라이 필름을 형성하고, 나머지 부분은 용해되어 외부로 노출된다.
상기 금도금 공정(S6)에서는 상기 에치마스킹 공정(S5)에 의해 드라이 필름이 형성된 부분을 제외한 모든 배선패턴을 전해 도금방식 또는 무전해 도금방식으로 금도금한다.
상기 드라이필름 박리 공정(S7)에서는 상기 금도금 공정(S6)에 의해 금도금된 기판의 드라이 필름을 박리한다. 상기 금도금용 리드선 에칭 공정(S8)에서는 상기 드라이필름 박리 공정(S7)에 의해 드라이 필름이 박리된 기판을 에칭액에 담궈서 상기 금도금용 리드선을 제거한다. 즉, 에칭액은 동에만 반응하고 금에는 반응하지 않으므로, 금도금이 되지 않은 금도금용 리드선만 에칭되어 제거되는 것이다.
상기 솔더 마스킹 공정(S9)에서는 상기 금도금용 리드선 에칭 공정(S8)에 의해 금도금용 리드선이 제거된 기판에 솔더 레지스트를 도포하고, 솔더 레지스트가 도포된 면에 마스크를 밀착시킨 다음 적절한 노광시간 동안 노광을 수행하고, 솔더레지스트 현상액에 담궈서 불필요한 부분을 용해함으로써, 솔더 레지스트를 인쇄한다.
상기 외형가공 공정(S10)에서는 상기 솔더마스킹 공정(S9)에 의해 솔더 레지스트가 인쇄된 기판을 원하는 크기와 모양으로 절단한다.
그러나, 상기와 같은 종래의 에칭 백 프로세스는, 금도금 공정을 수행한 다음 솔더마스킹 공정을 수행함에 따라 솔더 레지스트 현상액이 금도금된 부분에 접촉되어 금도금된 부분의 접합능력이 저하되는 문제점이 있었다.
또한, 금도금 공정후에 솔더마스킹 공정을 수행함에 따라 금도금되는 부분의 면적이 넓어져서 금소모량이 증가하므로 인쇄회로기판의 제조비용이 증가하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위해 안출된 것으로, 솔더마스킹 공정 후에 금도금 공정을 수행함에 따라 금도금된 부분이 솔더 레지스트 현상액에 접촉되지 않아 금도금된 부분의 접합능력이 향상될 뿐만 아니라, 솔더마스킹 공정에 의해 형성된 솔더 레지스트 부분이 금도금되지 않으므로 금소모량이 감소하여 제조비용을 절감할 수 있는 인쇄회로기판 제조방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 인쇄회로기판 제조방법은, 배선패턴이 인쇄된 기판에 솔더 레지스트를 인쇄하는 공정과, 상기 금도금용 리드선 부분에 드라이 필름을 형성하는 공정, 상기 솔더 레지스트 및 드라이 필름을 제외한 배선패턴에 금도금하는 공정, 상기 드라이 필름을 박리하는 공정 및, 상기 드라이 필름이 박리된 금도금용 리드선을 에칭하여 제거하는 공정을 순차 수행함을 특징으로 한다.
도 1은 종래 기술에 따른 에치 백 프로세스의 공정 순서도,
도 2는 본 발명에 따른 에치 백 프로세스의 공정 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 에치 백 프로세스의 공정 순서도로서, 도 2에서는 다층 인쇄회로기판의 제조시를 예로 들어 설명하였으나 본 발명에 따른 에치 백 프로세스는 이에 한정되지 않고 단면 인쇄회로기판, 양면 인쇄회로기판등의 제조시에도 적용 가능하다.
본 발명에 따른 에치 백 프로세스는 도 2에 도시된 바와 같이, 적층 공정(S21) → 드릴가공 공정(S22) → 동도금 공정(S23) → 회로형성 공정(S24) → 솔더마스킹 공정(S25) → 에치마스킹 공정(S26) → 금도금 공정(S27) → 드라이필름 박리 공정(S28) → 금도금용 리드선 에칭 공정(S29) → 외형가공 공정(S30)을 순차 수행한다.
상기 적층 공정(S21)에서는 내층과 외층을 적층한 다음 온도와 압력을 이용하여 층과 층이 결합력을 갖는 다층 기판을 형성한다. 상기 드릴가공 공정(S22)에서는 드릴을 사용하여 상기 적층 공정(S21)에 의해 형성된 다층 기판에 블라인드 비아 홀 및 관통홀을 형성한다. 상기 동도금 공정(S23)에서는 상기 드릴가공 공정(S22)에 의해 형성된 블라인드 비아 홀 및 관통홀의 내벽에 동박을 입힌다.
즉, 다층 기판에는 각 층에 형성된 배선패턴을 전기적으로 접속할 필요가 있는데, 상기 각 층에 형성된 배선패턴들을 전기적으로 접속하기 위해 기판에 블라인드 비아 홀 및 관통홀을 형성하고 이 홀의 내벽을 동으로 도금함으로써 각 층에 형성된 배선패턴을 전기적으로 접속하는 것이다.
상기 회로형성 공정(S24)에서는 상기 외층의 동박에 배선패턴을 형성한다.
즉, 상기 외층의 동박에 포토 레지스트를 도포하여 건조시키고, 배선패턴의 마스크를 상기 포토 레지스트가 도포된 면에 밀착시킨 다음 적절한 노광시간 동안 노광을 수행한다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상액에 담그면 포토 레지스트에 배선패턴이 형성되고, 불필요한 부분은 용해되어 동박이 외부로 노출된다. 이어서, 상기 기판을 에칭액에 담궈서 불필요한 부분의 동박을 화학적으로 깍아냄으로써, 외층의 동박에 배선패턴을 형성하는 것이다.
상기 솔더 마스킹 공정(S25)에서는 상기 회로형성 공정(S24)에 의해 외층의 동박에 배선패턴이 형성된 기판에 솔더 레지스트를 도포하고, 솔더 레지스트가 도포된 면에 마스크를 밀착시킨 다음 적절한 노광시간 동안 노광을 수행하고, 솔더 레지스트 현상액에 담궈서 불필요한 부분을 용해함으로써, 솔더 레지스트를 인쇄한다.
상기 에치마스킹 공정(S26)에서는 금도금용 리드선 부분에 드라이 필름을 형성한다.
즉, 상기 기판에 포토 레지스트를 도포하여 건조시키고, 금도금용 리드선 부분만 노광시킨다. 그리고, 상기와 같이 노광된 기판을 포토 레지스트 현상시키면노광된 부위 즉, 금도금용 리드선 부분의 포토 레지스트만 경화되어 드라이 필름을 형성하고, 나머지 부분은 용해되어 외부로 노출된다.
상기 금도금 공정(S27)에서는 상기 솔더마스킹 공정(S25)에 의해 솔더 레지스트가 형성된 부분과 상기 에치마스킹 공정(S26)에 의해 드라이 필름이 형성된 부분을 제외한 모든 배선패턴을 전해 도금방식 또는 무전해 도금방식으로 금도금한다.
상기 드라이필름 박리 공정(S28)에서는 상기 금도금 공정(S27)에 의해 금도금된 기판의 드라이 필름을 박리한다. 상기 금도금용 리드선 에칭 공정(S29)에서는 상기 드라이필름 박리 공정(S7)에 의해 드라이 필름이 박리된 기판을 에칭액에 담궈서 상기 금도금용 리드선을 제거한다. 즉, 에칭액은 동에만 반응하고 금에는 반응하지 않으므로, 금도금이 되지 않은 금도금용 리드선만 에칭되어 제거되는 것이다.
상기 외형가공 공정(S30)에서는 상기 금도금용 리드선 에칭 공정(S29)에 의해 금도금용 리드선이 제거된 기판을 원하는 크기와 모양으로 절단한다
이상에서 설명한 바와 같이 본 발명에 따르면, 솔더마스킹 공정 후에 금도금 공정을 수행함에 따라 금도금된 부분이 솔더 레지스트 현상액에 접촉되지 않아 금도금된 부분의 접합능력이 향상될 뿐만 아니라, 솔더마스킹 공정에 의해 형성된 솔더 레지스트 부분이 금도금되지 않으므로 금소모량이 감소하여 제조비용을 절감할 수 있는 효과가 있다.
Claims (1)
- 배선패턴이 인쇄된 기판에 솔더 레지스트를 인쇄하는 공정과,상기 금도금용 리드선 부분에 드라이 필름을 형성하는 공정,상기 솔더 레지스트 및 드라이 필름을 제외한 배선패턴에 금도금하는 공정,상기 드라이 필름을 박리하는 공정 및,상기 드라이 필름이 박리된 금도금용 리드선을 에칭하여 제거하는 공정을 순차 수행함을 특징으로 하는 인쇄회로기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990051937A KR100313611B1 (ko) | 1999-11-22 | 1999-11-22 | 인쇄회로기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990051937A KR100313611B1 (ko) | 1999-11-22 | 1999-11-22 | 인쇄회로기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010047629A KR20010047629A (ko) | 2001-06-15 |
| KR100313611B1 true KR100313611B1 (ko) | 2001-11-15 |
Family
ID=19621197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990051937A KR100313611B1 (ko) | 1999-11-22 | 1999-11-22 | 인쇄회로기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100313611B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483621B1 (ko) * | 2002-02-08 | 2005-04-18 | 삼성전기주식회사 | 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법 |
| CN101861054A (zh) * | 2010-04-08 | 2010-10-13 | 冠锋电子科技(梅州)有限公司 | 去除镀金插头引线的方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386636B1 (ko) * | 2001-07-09 | 2003-06-09 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인쇄회로기판의 제조방법 |
| KR100403761B1 (ko) * | 2001-11-26 | 2003-10-30 | 세일전자 주식회사 | 고 신뢰성 인쇄회로기판의 제조방법 |
| KR20030072855A (ko) * | 2002-03-07 | 2003-09-19 | 주식회사 심텍 | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 |
| KR20030075823A (ko) * | 2002-03-21 | 2003-09-26 | 주식회사 심텍 | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 |
| KR100576652B1 (ko) * | 2004-07-15 | 2006-05-08 | 엘지마이크론 주식회사 | 양면 배선기판의 제조방법 |
| CN103369847B (zh) * | 2013-06-28 | 2016-04-27 | 昆山元茂电子科技有限公司 | 印制电路板防刮伤方法 |
-
1999
- 1999-11-22 KR KR1019990051937A patent/KR100313611B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483621B1 (ko) * | 2002-02-08 | 2005-04-18 | 삼성전기주식회사 | 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법 |
| CN101861054A (zh) * | 2010-04-08 | 2010-10-13 | 冠锋电子科技(梅州)有限公司 | 去除镀金插头引线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010047629A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2636537B2 (ja) | プリント配線板の製造方法 | |
| KR100783340B1 (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
| KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
| JP5379281B2 (ja) | プリント基板の製造方法 | |
| US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| KR100313611B1 (ko) | 인쇄회로기판 제조방법 | |
| KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
| JP4314263B2 (ja) | 微小ホールランドを有するビアホールおよびその形成方法 | |
| KR20050093595A (ko) | 선택도금에 의한 양면연성 인쇄회로기판의 제조방법 | |
| KR100313612B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
| JP4350922B2 (ja) | 両面可撓性回路基板の製造法 | |
| KR20040076165A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| KR100332516B1 (ko) | 인쇄회로기판의 블라인드 비아 홀 형성방법 | |
| KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
| JP3817291B2 (ja) | プリント配線板 | |
| KR20060014642A (ko) | 인쇄회로기판의 제조방법 | |
| KR20020025557A (ko) | 인쇄회로기판 제조방법 | |
| KR100333626B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2003188535A (ja) | 両面フレキシブル配線板およびその製造方法 | |
| KR20010047630A (ko) | 홀플러깅 보조판 및 이를 이용한 홀플러깅 방법 | |
| JPH08186357A (ja) | プリント配線板及びその製造方法 | |
| JP2002094217A (ja) | プリント配線板の製造方法 | |
| JPH05299836A (ja) | プリント配線板およびその製造方法 | |
| JPH118465A (ja) | アディティブ法プリント配線板の製造方法 | |
| JPH1013037A (ja) | Ｉｃ搭載用多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121024 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131015 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141015 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151015 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161013 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 18 |