KR100333626B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100333626B1
KR100333626B1 KR1020000019036A KR20000019036A KR100333626B1 KR 100333626 B1 KR100333626 B1 KR 100333626B1 KR 1020000019036 A KR1020000019036 A KR 1020000019036A KR 20000019036 A KR20000019036 A KR 20000019036A KR 100333626 B1 KR100333626 B1 KR 100333626B1
Authority
KR
South Korea
Prior art keywords
tie bar
pad
circuit board
printed circuit
solder resist
Prior art date
Application number
KR1020000019036A
Other languages
English (en)
Other versions
KR20000037196A (ko
Inventor
김덕흥
김용일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000019036A priority Critical patent/KR100333626B1/ko
Publication of KR20000037196A publication Critical patent/KR20000037196A/ko
Application granted granted Critical
Publication of KR100333626B1 publication Critical patent/KR100333626B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명에서는 인쇄회로기판을 제조함에 있어서, 볼패드나 본딩패드(48)의 금도금을 위한 전원을 공급하는 타이바(50)를 금도금 후 제거하였고, 또한 솔더리지스트의 도포를 2차에 나누어서 수행하여 타이바(50)가 제거된 자리가 상대적으로 낮아지는 것을 차단하였다. 또한 패드부와 타이바(50) 부분의 선택적 노광과 현상을 위해 그 부분에 직접 감광성물질의 코팅층을 형성하여 노광과 현상이 보다 정확하게 이루어지도록 하였다. 이와 같은 본 발명에 의하면 타이바(50)가 제거되어 인쇄회로기판(30)에서 신호전달지연과 노이즈발생이 방지되고, 몰딩작업이 원활하게 이루어지게 되는 이점이 있으며, 보다 미세한 회로패턴을 형성할 수 있게 된다.

Description

인쇄회로기판의 제조방법{Making method for PCB}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 그 제조공정중에서사용되는 타이바 부분을 제거하여 형성하는 인쇄회로기판의 제조방법에 관한 것이다.
도 1에는 종래 기술에 의한 다층 인쇄회로기판의 단면도가 도시되어 있다. 이에 따르면, 인쇄회로기판(10)은 절연성의 수지층(12)에 구리박막층(14)을 교대로 적층하여 이루어진다. 여기서, 상기와 같이 수지층(12)과 구리박막층(14)을 차례로 적층시키는 방법에는 말 그대로 수지층(12)과 구리박막층(14)을 차례로 적층시키는 방법과 구리박막(구리박막층)이 코팅된 수지재(수지층)들 사이에 프리프레그(prepreg)를 개재하여 형성하는 방법이 있다.
다음으로, 상기 교대로 적층된 구리박막층(14) 사이의 전기적 접속을 위해 인쇄회로기판(10)을 상하로 관통하는 관통홀(16)을 천공하고, 무전해 및 전기도금법을 이용하여 상기 관통홀(16)의 내벽에 내측도금층(16a)과 인쇄회로기판(10) 최상면과 최하면에 외측도금층(16b)을 형성한다.
상기와 같이 형성된 내측도금층(16a)은 상기 구리박막층(14)들 및 외측도금층(16b) 사이의 전기적인 접속을 수행하게 된다. 여기서 상기 구리박막층(14,16b)은 사진감광 에칭레지스트 도포(Photo Sensitivity Etching Lamination), 노광, 현상, 에칭등의 공정을 거쳐 회로패턴, 볼패드, 본딩패드 등을 형성하고 상기 에칭레지스트를 박리하여 회로를 구성한다.
한편, 도 2에는 인쇄회로기판(10)의 최상층의 구성을 도시하고 있는데, 이에 따르면, 상기 통공(16)의 둘레에는 상기 내측도금층(16a)에 의해 형성되는 랜드(16L)가 구비된다. 그리고 상기 인쇄회로기판(10)에 실장되는 반도체와의 접속을 위한 와이어(Wire) 본딩패드(18)가 최상층의 구리박막층(14)과 외측도금층(16b)으로 형성되고, 최상층 또는 최하층에 다른 인쇄회로배선판과 접속하기 위한 볼패드(Ball Pad)가 형성된다. 최하층에 볼패드를 설치하는 경우에는 상기 관통홀(16)을 이용하여 전기적으로 접속된다. 본딩패드(Bonding Pad) 및 볼패드(Ball Pad)형성과 동시에 상기 본딩패드(18)와 랜드(16L)를 연결하도록 상기 구리박막층(14)과 외측도금층(16b)으로 회로패턴(19)이 형성되고, 상기 랜드(16L)에 연결되어 인쇄회로기판(10)의 제조공정중에 상기 본딩패드(18)에 금도금을 하기 위한 전원을 제공하는 타이바(20)가 형성된다. 상기 타이바(20)는 단품의 인쇄회로기판의 가장자리측으로 연장형성된다.
이와 같은 구성을 가지는 종래 기술에 의한 인쇄회로기판의 제조공정은 다음과 같다.
먼저, 내부에 구비되는 수지층(12)에 형성되는 구리박막층(14)을 만들고 이에 회로패턴(19)을 형성하는 인너레이어(inner layer) 형성단계를 수행한다. 그리고, 이와 같은 층을 다단으로 형성하고 각각의 단에는 각각 회로패턴(19)를 형성한다. 상기 회로패턴(19)의 형성에는 사진감광 에칭레지스트(Photo Sensitivity Etching Resist)를 사용한 도포(Lamination), 노광, 현상, 에칭 등의 공정이 사용될 수 있다.
그리고 원하는 만큼의 적층이 이루어지고 나면 드릴이나 레이저를 사용하여 상기 관통홀(16)을 천공하게 된다. 이와 같이 관통홀(16)을 형성하고 나면, 상기 관통홀(16)의 내부와 인쇄회로기판(10)의 상면과 하면을 형성하는 부분을도금하고, 이에 회로패턴(19), 본딩패드(18), 볼패드(Ball Pad) 및 타이바(20) 등의 부분을 형성하는 아웃레이어(out layer) 형성단계를 수행한다.
상기와 같이 회로패턴(19) 등을 형성하고 나면, 이들 사이의 절연을 위해 솔더리지스트를 도포하는 PSR공정을 수행하게 된다. 상기 솔더리지스트를 도포함에 있어서는 물론 도포되는 표면의 정면가공이 먼저 이루어지고, 그 후 인쇄, 가건조, 노광, 현상, 경화 등의 공정을 거치게 된다. 여기서 상기 PSR공정은 2차에 걸쳐 반복하여 수행될 수도 있다.
다음으로, 상기 본딩패드(18) 등에는 실장되는 반도체와의 금재료의 와이어(gold wire)를 사용하여 반도체와 회로기판을 연결시에 전기적 접속이 확실하게 되도록 전해 금도금을 하게 되는데, 상기 타이바(20)가 상기 본딩패드(18)의 금도금시에 전원을 공급하는 역할을 하게 된다.
이와 같이 금도금이 마쳐지면 알칼리에칭, 라우팅작업 등을 거쳐 제품을 완성하고, 제품테스트를 거쳐 완성품을 만들어 낸다.
그러나 상기한 바와 같은 구성을 가지는 종래의 인쇄회로기판에는 다음과 같은 문제점이 있다.
인쇄회로기판(10)에서 상기 타이바(20)부분은 상기 본딩패드(18)에의 금도금을 위해서 사용되고 실제로 완성된 제품의 단계에서는 전혀 사용되지 않는 부분이다. 그리고 상기 타이바(20)는 고밀도로 집적되는 반도체에서는 회로패턴간의 간격이 극히 작아지게 되어 주변의 회로패턴과의 간섭이 발생되어 인접패턴에 의사신호가 발생되거나, 관통홀(16)의 랜드(16L)와 본딩패드(18) 사이의 신호전달에서 노이즈가 생기게 되고, 신호가 타이바(20)에도 전달되어 신호 전달 시간이 길어지게 되는 등의 인쇄회로기판(10)의 성능을 떨어뜨리는 문제점이 있다.
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 기능과 상관없는 부분을 제거하여 인쇄회로기판의 성능을 극대화하는 것이다.
본 발명의 다른 목적은 인쇄회로기판을 사용하여 형성되는 제품의 신뢰성을 높여주는 것이다.
본 발명의 또 다른 목적은 인쇄회로기판의 상하면에 형성되는 회로패턴을 보다 미세하게 형성하도록 하는 것이다.
도 1은 일반적인 다층 인쇄회로기판의 내부 구성을 보인 단면도.
도 2는 종래 기술에 의한 인쇄회로기판의 상면일부를 보인 평면도.
도 3은 본 발명에 의한 다층 인쇄회로기판의 바람직한 실시예를 설명하기 위한 단면도.
도 4는 본 발명에 의한 다층 인쇄회로기판의 실시예를 설명하기 위한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 인쇄회로기판 32: 수지층
34: 관통공 40: 도금층
42: 내측도금층 44: 랜드
46: 회로패턴 48: 본딩패드
50: 타이바
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 각각 회로패턴이 구비되는 다수의 층을 적층하여 형성하는 적층단계와, 상기 적층된 다수의 층 사이를 전기적으로 연결하는 연결단계와, 상면과 하면에 각각 회로패턴과 패드 및 타이바를 형성하는 아웃레이어형성단계와, 상기 아웃레이어에 솔더리지스트를 도포하여 패드와 타이바 부분을 선택적으로 제거하는 1차PSR단계와, 감광성물질을 상기 패드와 타이바부분에 전착코팅하는 단계와, 상기 패드부분의 코팅층을 선택적으로 제거하고 패드부분에 금도금하는 단계와, 상기 타이바부분의 코팅층을 선택적으로 제거하고 타이바부분 제거하는 단계를 포함하여 구성된다.
상기 1차PSR단계는 상기 상면과 하면에 솔더리지스트를 도포하는 단계와, 상기 타이바와 패드부분에 선택적으로 노광하는 단계와, 상기 노광된 부분을 현상하여 처리하는 단계를 포함하여 구성된다.
상기 금도금단계는 상기 패드부분에 코팅된 감광성물질을 제거하는 단계와, 상기 패드부분에 상기 타이바를 통해 전원을 공급하여 전해금도금을 수행하는 단계를 포함하여 구성된다.
상기 타이바가 제거된 부분을 채우고 솔더리지스트를 소정의 두께로 도포하는 2차PSR단계를 더 포함한다.
상기 2차PSR단계는 솔더리지스트를 상면과 하면에 도포하는 단계와, 금도금된 패드부분을 노광하고 현상하여 솔더리지스트를 제거하는 단계와, 후처리하는 단계를 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명에 의하면 인쇄회로기판에서 신호전달 속도가 빨라지고 노이즈발생을 최소화할 수 있게 되고, 인쇄회로기판이 연배열되어 있는 경우 전기적으로 개별인쇄회로 기판을 검사할 수 없던 종래 제품에 비해 전기적인 검사가 가능하며, 칩을 인쇄회로기판에 실장하여 몰딩함에 있어 몰딩작업이 보다 완벽하게 이루어지게 되며, 보다 미세한 회로패턴을 형성할 수 있게 되는 등의 이점이 있다.
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면들을 참고하여 상세하게 설명하기로 한다.
본 발명 실시예는 먼저 내부에 위치되는 수지층(32)과 회로패턴으로 되는 도금층(40)을 형성하여 인너레이어(inner layer)를 형성한다. 상기 인너레이어는 예를 들면 동장적층판(Copper Clad Laminate)을 사용하여 형성할 수 있다. 여기서 상기 도금층(40)은 인쇄회로기판(30)이 완성되면 회로패턴 등으로 되는 부분으로 편의상 도금층(40)으로 설명한다.
다음으로는 상기 인너레이어상에 수지층(32)과 도금층(40)을 번갈아 형성하여 다수개의 층을 적층하게 된다. 이때에도 동작적층판을 사용할 수 있으며, 수지층(32)에 노광,현상, 에칭, 박리공정을 거쳐 도금층(40), 즉 회로패턴을 형성하여 다수개의 층을 형성할 수 있다.
상기와 같이 하여 다수개의 수지층(32)과 도금층(40)을 적층 형성한 후에는 상기 다수개의 층에 형성된 도금층(40) 즉 회로패턴을 연결시키기 위한 공정을 수행한다. 즉, 상하로 관통되게 관통공(34)을 형성한다. 상기 관통공(34)은 드릴을 사용하거나 레이저를 사용하여 천공하게 된다. 또한 인쇄회로기판(30)을 완전히 관통하지 않고 일부의 층만을 관통하는 블라이드 비어홀을 형성할 수도 있다.
그리고는 상기 관통공(34)의 내부와 인쇄회로기판(30)의 상면과 하면에 도금층(40)을 형성한다. 이때, 상기 도금층(40)은 도 4에 도시된 바와 같이, 랜드(44), 회로패턴(46), 볼패드(Ball Pad, 미도시)본딩패드(48) 및 타이바(50)로 된다.
여기서 상기 랜드(44)는 관통공(34)의 둘레이고, 상기 회로패턴(46)는 상기 랜드(46)와 본딩패드(48)를 서로 전기적으로 연결하는 부분이다. 그리고 상기 본딩패드(48)는 인쇄회로기판(30) 상에 실장되는 반도체와 연결하기 위한 골드와이어(Gold wire)가 본딩되는 부분이고, 상기 타이바(50)는 상기 본딩패드(48)에 금도금을 수행하기 위한 전원을 공급하는 부분이다. 그리고 인쇄회로기판(30)의 종류에 따라서는 그 하면에 솔더볼(도시되지 않음)의 장착을 위한 볼패드(도시되지 않음)가 구비된다.
다음으로는 상기 상면과 하면에 솔더리지스트를 도포하여 상기 본딩패드(48), 볼패드 및 타이바(50) 부분을 선택적으로 제거하는 1차PSR단계가 진행된다. 도 4에는 상기 타이바(50)부분이 점선으로 표시되어 있다.
보다 자세히 설명하면, 솔더리지스트를 인쇄회로기판(30)의 상면과 하면에 도포하고, 각각 가건조(pre-cure)한 후, 노광, 현상공정을 수행하여 선택적으로 솔더리지스트를 제거한다. 이때, 노광과 현상은 상기 타이바(50)와 본딩패드(48) 및 볼패드에 대해 이루어진다. 여기서 상기 타이바(50)를 제외한 부분은 추후에 금도금이 이루어지는 부분이다. 노광과 현상공정이 끝나고 나면 경화처리를 하여 1차PSR단계를 마친다.
그리고 1차PSR단계에서 솔더리지스트가 제거된 본딩패드(48)와 볼패드 부분에 금도금을 수행하게 된다.
즉 상기 솔더리지스트가 제거된 본딩패드(48)와 볼패드 및 타이바(50) 부분에 감광성물질의 코팅층을 형성하는 전착공정을 수행한다. 이와 같이 전착공정에 의해 본딩패드(48)와 볼패드 및 타이바(50) 부분에 감광성물질의 코팅층이 형성되고 나면, 다음의 공정을 패드부와 타이바(50)부분으로 나누어 선택적으로 할 수 있다.
따라서 먼저, 상기 볼패드와 본딩패드(48) 부분의 감광성물질을 선택적으로 제거하면 볼패드와 본딩패드(48)의 구리박막이 노출된다. 이때는 노광,현상 등의공정을 이용할 수 있다. 이와 같이 하여 감광성물질이 제거된 상기 본딩패드(48)와 볼패드에 전처리 공정을 수행하고 상기 본딩패드(48)와 볼패드에 전해금도금을 하게 된다. 이를 위해 상기 타이바(50)를 통해 외부로 부터 전원을 공급하여 도금한다. 이때, 상기 본딩패드(48)와 볼패드의 상면에는 먼저 니켈(Ni)이 도금되고, 그 위에 금(Au)이 도금된다. 그리고는 상기 드라이필름을 제거하게 된다.
다음의 공정은 상기 타이바(50) 부분을 에칭하여 제거하는 것이다. 즉 상기 본딩패드(48)와 볼패드에의 전해 금도금이 완성되고 나면, 그 기능을 다한 타이바(50)를 제거하는 것이다.
즉 상기 타이바(50) 부분의 감광성물질 코팅층을 제거하고, 알칼리 에칭을 통해 선택적으로 타이바(50) 만을 제거한다. 이때 상기 볼패드나 본딩패드(48)는 금도금되어 있어 제거되지 않게 된다.
다음의 공정은 상기 타이바(50)가 제거된 부분은 최상층의 수지층(32)이 노출되게 되고 주변에는 회로패턴이 있으므로 높이가 차이가 있게 된다. 이렇게 노출된 수지층(30)을 주변 회로 패턴과 높이를 동일하게 하여 주지 않으면, 반도체를 실장한 후 인캡슐(Encapsulate) 부재를 충진시에 상기 노출된 수지층(30)을 통해 인캡슐부재가 누출되므로, 수지층(30)의 높이를 주변의 높이와 동일하게 하는 작업이 필요하다. 이러한 타이바(50)가 제거된 부분을 채우고 솔더리지스트를 소정의 두께로 도포하는 것이 2차PSR단계이다. 즉 상기 상면과 하면에 솔더리지스트를 소정의 두께로 도포하여 상기 타이바(50)가 제거된 부분을 다른 부분과 같은 높이가 되도록 한다.
그리고 상기 금도금된 본딩패드(48)와 볼패드부분을 선택적으로 노광하고 현상하여 솔더리지스트를 제거하게 된다.
다음으로는 건조과정과 자외선경화과정을 수행하여 2차PSR과정을 마치게 된다. 그리고 상기 2차PSR과정을 마친 후에는 외곽가공공정과, 테스트, 검사 등의 과정을 거쳐 제품을 완성하게 된다.
이와 같은 본 발명은 인쇄회로기판(30)에서 볼패드나 본딩패드(48)에 전원을 공급하여 전해 금도금을 수행할 수 있도록 하는 타이바(50)를 제거한 상태로 완제품을 만들도록 하는 것이다.
그리고 상기 타이바(50)를 제거하게 되면 그 부분이 상대적으로 낮아지게 되어, 반도체 패키지에 인쇄회로기판이 사용되는 경우 칩을 덮어싸는 몰딩컴파운드의 유동이 그 부분에서 잘 이루어지지 않게 될 수 있는데, 2차PSR공정에서 상기 타이바(50)가 제거된 부분을 메워주므로 이와 같은 현상이 발생하지 않게 된다.
또한 본 발명에서는 상기 볼패드, 본딩패드(48) 및 타이바(50) 부분에 선택적으로 노광, 현상하기 위해 별도의 드라이필름을 사용하지 않고, 감광성물질을 전착공정을 통해 상기 부분에 직접 코팅한다. 따라서 드라이필름을 사용하는 경우에 드라이필름을 소정의 형태로 제작하는 과정에서 생기는 공차와 드라이필름이 놓여지는 위치에 따른 공차 등을 없앨 수 있어 보다 미세한 회로패턴을 형성할 수 있게 된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에의하면, 볼패드나 본딩패드의 금도금을 위한 전원을 공급하는 타이바를 금도금이 완성된 후 제거하여 실제의 사용시에 타이바의 존재에 의한 노이즈의 발생, 신호전달의 지연 등의 현상을 없애 인쇄회로기판의 성능을 높일 수 있는 효과가 있다.
그리고 2차PSR공정에서 타이바를 제거한 부분에 솔더리지스트를 채워넣어 칩의 실장 후 이를 몰딩하는 과정에서 몰딩컴파운드의 흐름을 보다 원활하게 하여 몰딩불량을 최소화할 수 있는 효과가 있다.
다음으로 패드부분과 타이바부분을 선택적으로 노광하고 현상하기 위해 드라이필름 대신 상기 부분에 직접 코팅층을 형성하므로 노광과 현상공정이 보다 정확하게 이루어져 미세패턴을 형성할 수 있게 되는 효과도 얻을 수 있다.

Claims (5)

  1. 각각 회로패턴이 구비되는 다수의 층을 적층하여 형성하는 적층단계와,
    상기 적층된 다수의 층 사이를 전기적으로 연결하는 연결단계와,
    상면과 하면에 각각 회로패턴과 패드 및 타이바를 형성하는 아웃레이어형성단계와,
    상기 아웃레이어에 솔더리지스트를 도포하여 패드와 타이바 부분을 선택적으로 제거하는 1차PSR단계와,
    감광성물질을 상기 패드와 타이바부분에 전착코팅하는 단계와,
    상기 패드부분의 코팅층을 선택적으로 제거하고 패드부분에 금도금하는 단계와,
    상기 타이바부분의 코팅층을 선택적으로 제거하고 타이바부분 제거하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 1차PSR단계는
    상기 상면과 하면에 솔더리지스트를 도포하는 단계와,
    상기 타이바와 패드부분에 선택적으로 노광하는 단계와,
    상기 노광된 부분을 현상하여 처리하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 금도금단계는
    상기 패드부분에 코팅된 감광성물질을 제거하는 단계와,
    상기 패드부분에 상기 타이바를 통해 전원을 공급하여 전해금도금을 수행하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서, 상기 타이바가 제거된 부분을 채우고 솔더리지스트를 소정의 두께로 도포하는 2차PSR단계를 더 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서, 상기 2차PSR단계는
    솔더리지스트를 상면과 하면에 도포하는 단계와,
    금도금된 패드부분을 노광하고 현상하여 솔더리지스트를 제거하는 단계와,
    후처리하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020000019036A 2000-04-11 2000-04-11 인쇄회로기판의 제조방법 KR100333626B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000019036A KR100333626B1 (ko) 2000-04-11 2000-04-11 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000019036A KR100333626B1 (ko) 2000-04-11 2000-04-11 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20000037196A KR20000037196A (ko) 2000-07-05
KR100333626B1 true KR100333626B1 (ko) 2002-04-22

Family

ID=19663574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000019036A KR100333626B1 (ko) 2000-04-11 2000-04-11 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100333626B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10257944B2 (en) * 2016-12-14 2019-04-09 Micron Technology, Inc. Board edge connector

Also Published As

Publication number Publication date
KR20000037196A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US6872590B2 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JPH09116267A (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP2000307031A (ja) 両面電気相互接続フレキシブル回路
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP3577421B2 (ja) 半導体装置用パッケージ
EP1146780B1 (en) Circuit board and method of manufacture
KR100693140B1 (ko) 인쇄회로기판의 제조방법
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR100313611B1 (ko) 인쇄회로기판 제조방법
KR100333626B1 (ko) 인쇄회로기판의 제조방법
KR100366412B1 (ko) 인쇄회로기판의 제조방법
KR20100096513A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR100630913B1 (ko) 인쇄회로기판의 제조방법
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JP3699383B2 (ja) 配線基板の製造方法
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법
KR100438612B1 (ko) 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법
JP2000307217A (ja) 配線パターンの形成方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee