JPH09116267A - バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 - Google Patents

バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法

Info

Publication number
JPH09116267A
JPH09116267A JP8218428A JP21842896A JPH09116267A JP H09116267 A JPH09116267 A JP H09116267A JP 8218428 A JP8218428 A JP 8218428A JP 21842896 A JP21842896 A JP 21842896A JP H09116267 A JPH09116267 A JP H09116267A
Authority
JP
Japan
Prior art keywords
dielectric layer
polymer
manufacturing
circuit board
substrate laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8218428A
Other languages
English (en)
Other versions
JP3382096B2 (ja
Inventor
Ku Ho Chong
ク・ホ・チョン
Jr Charles Hayden Crockett
チャールス・ヘイドン・クロケット・ジュニア
Stephen Alan Dunn
ステファン・アラン・ダン
Karl Grant Hoebener
カール・グラント・ホエベナー
Michael George Mcmaster
マイケル・ジョージ・マックマスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09116267A publication Critical patent/JPH09116267A/ja
Application granted granted Critical
Publication of JP3382096B2 publication Critical patent/JP3382096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
    • Y10T29/49213—Metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】寸法および間隔の精度が高い積み重ねバイアを
有する多層回路基板を製造するための方法を提供する。 【解決手段】導電パターンを持つ基体積層物１に誘電体
を被覆する。この誘電体は、フォトリソグラフィー処理
されて、下引きとなった導電パターンの選択された領域
を露出する穴が形成される。誘電体を貫通する穴は、基
体積層物の表面と導電パターンとをバイア接続するため
にメッキされる。バイアによって作られた窪みには、導
電性で、かつハンダ付け可能なポリマーが充填される。
ポリマーを硬化することによって導電性プラグにする。
基板構造上に第二の誘電体層を堆積し、続いて下にある
メッキされたバイアおよびプラグを露出するためにフォ
トリソグラフィー処理を行う。第二の誘電体の穴をメッ
キ３４し、かつ導電性ポリマー３７を充填し、下になっ
た第一のバイアに対して垂直方向に並び、かつ電気的に
接続するようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に電子プリン
ト回路基板の構造および製造に関する。特に、本発明は
多層高密度プリント回路基板のバイア形成に関する。
【０００２】
【従来の技術】電子プリント回路基板の相互配線技術
を、３つの部類に分けることができよう。第一は、積層
エポキシ充填クロスからなるプリント回路基板によって
代表される。個々の層は銅の回路パターンからなる導電
経路を有する。第二は、プリント回路基板設計の相対的
に新しい部類であり、エポキシ充填クロスの基板構造の
みが用いられている。 この基板は、感光性（ photoima
geable）誘電体と銅の回路パターンとからなる多層によ
って覆われている。最後は、幾分風変わりな構造である
けれども、個々に銅の回路パターンが形成された積層セ
ラミックからなる多層によって構成されるものである。
【０００３】図１は、従来の方法にもとづいて感光性誘
電体層に形成された積み重ねバイア構造の模式的断面図
である。この図に示すように、エポキシ充填クロス１か
らなる基板またはコアは、銅により回路パターンが形成
された層（パターン化銅層）２が設けられている。ま
た、この基板構造の前面には、感光性誘電体物質３が被
覆されている。通常は、参照符号４に示すところにバイ
アの開口部を形成するために、被覆処理に続いて露光お
よび現像が施される。銅等の導電層６をメッキし、下引
きとなったパターン化銅層２に対する電気的接合を形成
する。さらに、別の感光性誘電層７を用いてこのプロセ
スを繰り返し、再び参照符号４のところに積み重ねバイ
ア構造のつぎの段の領域に開口するようにして再びフォ
トリソグラフィが施される。導電性銅層８によって示さ
れるように、積み重ねバイアにメッキが施される。
【０００４】
【発明が解決しようとする課題】しかし、従来の方法
は、第二の、およびそれに続く積み重ねバイア層によ
り、穴のメッキが劣化するという問題点を有する。この
ことは、層の総数によって縦横比が増大するので、誘電
体層に形成された直径が０．１２ｍｍ以下のバイアで特
に顕著である。すなわち、第一導電層６と第二導電層８
との間の積み重ねバイア９の電気的接合は、誘電体層７
に形成されたようなバイア開口部の下部周辺に主に達す
る。留意すべきことは、第一のバイアの窪みに入った金
属メッキの量は限られているということである。さら
に、バイア９の窪みが存在することによって、感光性誘
電体材料、現像剤物質、メッキ用化学物質、あるいは他
の物質であろうとなかろうと、汚染物質が溜まる。感光
性誘電体プリント回路基板に層を設けることによってこ
のようなことを経験し、当業者は以下に説明するように
してバイアを互い違いに配置するようにした。本発明
は、このような互い違いの配置の必要性を取り除くもの
である。
【０００５】本発明は、第二の一般的構造の背景にある
バイアの形成に関する。しかし、根底にある考えは、そ
のような基板構造が感光性の誘電体からなる層および銅
の回路パターンからなる層を用いるところの他の構造
に、場合によっては適用できる。
【０００６】多層基板の種々の層の導電性パターン間の
電気的相互接続は、バイアスを介して達成される。この
バイアスの形成は、プリント回路基板技術に依存して異
なる。最初に言及した多層エポキシ充填クロス構造の場
合、バイアは穴開けおよびこの穴を貫通する経路のメッ
キによって形成される。このバイアの穴は、完全な多層
基板を貫通して延びるもので、各層においてバイアと電
気的相互接合とが交差する銅の回路パターンを継ぎ合わ
せるか、あるいはこの構造の部分的な経路において一方
向のみに延びることができる。後者の場合、ブラインド
・バイアスは実際に貫通した基板層の相互接続銅のみを
接続する。回路基板寸法をより一層小さくすると、穴の
直径が０．２ｍｍまで減少する。残念なことに、そのよ
うな直径は穴開け技術の限界に近い。
【０００７】エポキシ充填クロス構造基板またはコア構
造上に連続して層を形成するために、感光性誘電体とメ
ッキ銅とを用いる方法は、感光により得られたバイア構
造と従来のドリルで開けられた穴とを組み合わせること
が可能となる。感光により生じたバイアは、一般に直径
が０．１２ｍｍであり、貫通穴の直径よりも２分の１ほ
ど小さい。感光性誘電体層の厚さは、０．０５〜０．１
ｍｍの公称範囲内にある。
【０００８】小径の穴のなかに確実にメッキを施すこと
は、深く関心が持たれている課題である。特に、積み重
なったバイア、すなわち多重誘電体層を通じて基板のＺ
軸に沿って垂直に配向したバイアでは、感光性誘電体層
では達成可能な小径の穴ではメッキを良好に施すことが
できない。一般に、複合した多層の積み重ねで得られる
バイアの穴の縦横比が高ければ高いほど、バイアの穴の
もっとも深いところでのメッキ品質が悪くなる。
【０００９】多層となった感光性誘電体層を用いた回路
基板構造における積み重なったバイアの限界を克服する
ために、バイアの位置を層から層へ互い違いとなるよう
にした。残念なことに、そのように互い違いに配置する
ことは貴重な基板領域を使い果たし、信号の走る距離を
増加させ、さらにそれに対応して回路の性能が減少す
る。
【００１０】セラミック製プリント回路基板構造にバイ
アを積み重ねて形成することができるけれども、多層セ
ラミック基板は回路基板のコスト幅のたいへん高価な側
にある。
【００１１】バイアの直径が０．１２ｍｍ以下である多
層感光性誘電体プリント回路基板構造に適した積み重ね
バイアを提供する方法と構造とが求められている。その
ような状況において、積み重ねバイアは貴重な基板領域
を無駄にすることなく層から層へ信号経路を設けるとと
もに、積み重ね回路アーキテクチャという意味で、多層
基板の連続する層間で直接接地および送電を可能とす
る。
【００１２】
【課題を解決するための手段】寸法が小さく、かつ感光
により形成されたバイアの穴を背景として積み重ねバイ
アスを形成することは、本発明を実施することによって
達成される。一つの形態として、本発明は以下の工程を
通じて積み重ねバイアを有する多層回路基板を製造する
方法に関する。すなわち、該方法は、基体積層物の前面
に第一の電気的相互接続パターンを形成する工程と、基
体積層物の前面に第一の誘電体層を形成する工程と、第
一の誘電体層を通じて電気的相互接続パターンの領域を
露出するために、第一の誘電体層の領域を選択的に除去
する工程と、選択的に除去された領域に第一のバイアを
形成するために、メッキする工程と、第一のバイアに第
一の導電性ポリマーを充填する工程と、充填された第一
のバイア内に第一の導電性プラグを形成するために第一
の導電性ポリマーを硬化させる工程と、基体積層物の前
面に第二の誘電体層を形成する工程と、第二の誘電体層
を通じて選択導電性プラグ充填第一バイアスを露出する
ために、第二の誘電体層の領域を選択的に除去する工程
と、選択的に除去された領域に第二のバイアを形成する
ために、メッキする工程と、第二のバイアに第二の導電
性ポリマーを充填する工程と、下にある第一のバイアと
一直線に並び、かつ第一のバイアと電気的に接続した第
二のバイア内に、第二のプラグを形成するために第二の
導電性ポリマーを硬化させる工程とを有する。
【００１３】別の形態では、本発明は、寸法が小さく、
かつ感光により形成されたバイアの穴に対してバイアの
穴のメッキを行うことを背景として、積み重ねバイア構
造を通じた確実な電気的接続を作る方法を定める。本発
明の概念は、積層エポキシ型プリント回路基板で従来の
方法により形成されたように、感光により形成されたバ
イアが積み重ね配列を通じてメッキ貫通穴またはブライ
ンド穴と電気的に接続する。
【００１４】本発明の基本的な様相は、寸法が小さく、
かつ感光により生じたバイアの穴に、導電性金属を堆積
するとともに、そのようなバイアに導電性で、メッキお
よびはんだが可能なポリマーを充填する。導電性ポリマ
ーは、積み重ねバイア構造の各連続した層は下引きとな
ったバイア構造の表面全体との確実な電気的接続を有す
る。導電するようにして充填されたバイアの基本的な概
念は、感光により寸法が定まったバイアのみならず、従
来の穴開けによるバイアに対しても適用可能であるの
で、本発明の実施は、感光により生じたバイアと穴開け
によるバイアとの間と同様に、感光により形成したバイ
アを背景として、バイアの積み重ねを助長する。
【００１５】さらに別の形態では、本発明は、フリップ
・チップ式チップ・キャリアの構造に関する。このキャ
リアは、構造的にはチップを支持し、またチップハンダ
・ボール・パターンとボール・グリッド配列ハンダ・ボ
ール・パターンとを整合させる。
【００１６】本発明の上記および別の態様は、下記の詳
細な実施形態を熟考することによって明確に理解され、
かつ正当に評価されよう。
【００１７】
【発明の実施形態】図２は、本発明の好ましい一実施形
態の第一段階を説明するためのものである。図２に示す
ように、多重エポキシ充填クロス層１の基板またはコア
積層物は、その前面に銅の回路パターンからなる導電層
１２が設けられており、またその裏側１３には別の銅の
回路パターンからなる導電層１４が設けられている。こ
の断面図によれば、また参照符号１６のところに銅から
なる層と同様に基板積層物を貫通して延びる穴が開けら
れている。穴１６は基板積層物を貫通するバイアの基礎
となる。
【００１８】製造方法のつぎの段階を、図３の断面図に
よって説明する。図に示すように、乾燥フィルム１７は
既知の方法によって上記裏面に真空積層する。代表的な
フィルム・フォトレジストはデュポン（Dupont）４７０
０シリーズである。その後、参照符号１６の穴には、導
電性で、メッキおよびハンダが可能なポリマー１８が充
填される。このポリマー１８は既知の方法によってペー
ストあるいは液体として塗布される。所望の特性を有
し、かつ相対的に釣り合った体熱膨脹率を有するポリマ
ーは、ダブリュー・アール・グレース（W.R.Grace）か
ら入手可能なＰＴＦである。この物質には銅が７０〜８
０％充たされている。そして、このポリマーを製造元が
指定した方法でもって硬化する。ポリマーを硬化させた
後、乾燥フィルム・フォトレジスト１７を剥がす。
【００１９】図４に示す断面図は、以下の点を除いて図
３と一致する。すなわち、基板積層物１を貫通する参照
符号１６の穴の壁部は、基板積層物を貫通するバイアの
導電性を改善するために、基板積層物１の前面および裏
面の露出された銅と同様に既知の方法によって銅からな
る層１９がメッキされている。メッキ層１９の形成は、
参照符号１６の穴にポリマー２１を蒸着し、かつ硬化す
るのに先だって行われる。メッキを施すことは、新たな
製造工程を追加することとなるけれども、穴の壁部に設
けられた銅からなる層によってバイアの導電性が改善さ
れる。図４に示す構成では、同一の乾燥フィルム・フォ
トレジスト２２を用い、また同様にポリマー２１を硬化
させた後にそれを剥がす。
【００２０】図５は、本発明にもとづく製造方法のさら
に別の段階を説明するための断面図であり、図３に示し
た段階から進んだ選択された構造が示されている。図５
に示した段階に到達するために、図３の構造の前面およ
び裏面に感光性誘電体物質２３を被覆する。この感光性
誘電体物質２３は、位置２４、２６、２７、２８、およ
び２９でバイア開口部を形成するために、露光および現
像によってフォトリソグラフィー処理される。好ましい
誘電体層物質が米国特許第5,300,402号に記載されてお
り、その内容を本願で援用する。フォトリソグラフィー
処理に必要な正確さを与えることによって、位置２４、
２６、２７、２８、および２９における誘電体２３の穴
は、直径がわずか０．１２ｍｍ以下である。このこと
は、そのようなバイアスの寸法および位置精度がフリッ
プ・チップ式チップのハンダボール配列に好ましく合う
点で重要である。
【００２１】図６の断面図に示される製造段階に到達す
るために、図５に示す構造をメッキし、フォトリソグラ
フィーによる回路パターンの形成を既知の方法でもって
行い、位置２４、２６、２７、２８、および２９のバイ
アを蒸着する。メッキ３１は、感光性誘電体２３の表面
から各バイアの底部に延びる。導電性ポリマー２１がメ
ッキ可能であることから、参照符号２６の前面側バイア
と参照符号２９の裏側バイアとの間に電気的接続が形成
される。本発明によれば、バイアのメッキ３１の窪みは
また導電性で、かつハンダおよびメッキ可能なポリマー
３２によって充填される。好ましくは、ポリマーは前述
のPTF6300-4である。続いて、このポリマー組成を製造
元の指示に従って硬化する。
【００２２】図７に示す製造段階は、図６の構造の前面
および裏面を感光性誘電体、好ましくは米国特許第5,30
0,4002号に記載された前述の物質で被覆し、続いてフォ
トリソグラフィーによる露光と現像とを行う。位置２
４、２６、２７、２８、および２９で整列した開口部が
定められる。
【００２３】図８は、図６に関連した最初に記載された
方法によってパターンのメッキおよびポリマーの充填が
なされた構造を示す。図８に示すように、寸法精度が高
く、かつ位置２４、２６、２７、２８、および２９に正
確に積み重ねバイアが位置する結果が得られる。直接、
かつ確実な電気的接続もまた上部の面から基板積層物の
導電性パターンまで、例えば位置２７から基板構造上の
銅の回路パターンからなる層３６に接続が存在する。ま
た、位置２６および２９の相補的な積み重ねバイア構造
が、導電性ポリマー充填物２１を利用した複合構造を通
じて直接接続されていることも留意すべき点である。上
部の積み重ねバイアのメッキ３４の窪みの導電性ポリマ
ー充填物３７導電性ポリマー充填物３７は種々の表面実
装電子装置、例えば前述したフリップ・チップ式チップ
をハンダで直接接続することを容易にする。
【００２４】図９および図１０は、図８で形成した基本
構造によって後の組立てに応じた顕著な融通性が与えら
れることを示す。ブラインド・バイアまたはメッキされ
たバイアの貫通穴が必要な場合、図８に示す構造に対し
て適当な穴開けを施し、図９に示すような断面となるよ
うにするとよい。図９に示すように、メッキされた貫通
穴からなるホールは位置３８に形成され、かつブライン
ド・バイアは位置３９に形成される。位置３８のメッキ
された貫通穴からなるバイアは、前面および裏面の基板
積層導電パターン３６および４１に接続し、一方位置３
９に開けられたブラインド・バイアの穴は基板積層物の
裏面から基板積層導電体３６とともに位置２７の積み重
ねバイアまでを接続する。従来のメッキおよびフォトリ
ソグラフィー処理によって、図１０に示すように銅から
なる導電性のパターン４２が形成される。
【００２５】図１０は、確実な構造の寸法精度が高く、
かつ正確に位置した積み重ねバイアの利点を例証するも
のである。積み重ねられたバイアによって、プリント回
路基板における層間の相互接続の表面領域が最小とな
る。この特性によって、高精度のピッチ間隔４６でハン
ダ・ボールを持つフリップ・チップ式チップ、例えば参
照符号４３への直接的な接続がなされる。さらに、積み
重なったバイアは容易に基板を介して相対的に間隔４８
が大きいボール・グリッド配列のパターン化されたハン
ダ・ボール４７に接続する。また、穴構成部品４９にあ
る従来のピンが、メッキされた貫通穴からなるバイア
（例えば位置３８のバイア）に接触してもよい。図１０
に示される構造部品の組合せは、本例の積み重ねバイア
方法の融通性とそれによって与えられる信頼性の高い接
続とを例証するものである。
【００２６】図１１は、本発明にもとづく有機チップ・
キャリアの有能な実施形態を説明するためのものであ
る。導電性を有し、かつ銅からなる相互接続５１は基板
積層物１の前面５２上にパターン化される。続いて、感
光性ポリマー５３および５４を前面５２および裏面５６
に形成し、その後に前面をフォトリソグラフィー処理す
ることによって、位置５７にバイアの開口部を形成す
る。穴５８は複合物から相互接続パターン化層５１に穴
開けしたものである。銅メッキを行うことによって、最
終的に導電性バイア・パターン５９が形成され、またメ
ッキされた貫通穴のパターン６１が裏面５６のポリマー
５４へ延びる。
【００２７】バイア５９とメッキ貫通穴とを作るため
に、メッキされた銅のエッチングは、電着されたフォト
レジスト、例えばマサチューセッツ州マールボラーフの
シップレイ・カンパニー（Shipey Company, Inc. of Ma
rlborough, MA)のＰＥＰＲ２４００を用いて行われる。
このフォトレジストを外側の面にだけ形成することな
く、フィルム・フォトレジストによって達成されること
なくメッキ６１が穴５８の中に被覆されるように、慣行
通りに蒸着する。電着したフォトレジストがたいへん均
一で、薄く（約７．５μｍ）、かつ良好な粘着性を示す
ことから、正確なパターン形成が可能となる。
【００２８】パターン・エッチングおよびフォトレジス
トの剥離を行った後、導電性ポリマー６３を蒸着かつ硬
化し、メッキされた穴５８の輪郭部分の窪みを導電性充
填物を平坦化する。必要に応じて、ハンダ・マスク６４
を加えても良い。
【００２９】図１２は、上記前面上にバイア金属５９か
らパターン化された基板積層導電体６１を通じてメッキ
された導電体６１によって形成された領域に至る導電性
の共通金属製経路を示す。フィルム・フォトレジストを
用いて普通に得られる領域６２は、電着フォトレジスト
が用いられた場合は除去される。このことによって、他
の相互接続配線パターンに利用される表面領域を増やす
ことができる。
【００３０】図１１もまた、導電体６１のランド部上の
ボール・グリッド配列（ＢＧＡ）ハンダ・ボール６６に
フリップ・チップ式チップ４３のハンダ・ボール４４を
接続するのに支持体を用いることを説明するものであ
る。
【００３１】図１３は、完成したキャリアを示すもの
で、前面上にエポキシ封入フリップ・チップ式チップを
有し、一方裏面にＢＧＡパターンとなったハンダ・ボー
ル６６を有する。
【００３２】本発明は特定の実施態様により記載し、か
つ説明したが、本発明に包含される装置および方法は請
求の範囲に即して解釈される。
【００３３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）積み重ねバイアを有する多層回路基板を製造する
方法であって、基体積層物を貫通する穴を形成する工程
と、前記基体積層物の前面および裏面に電気的相互接続
パターンを形成する工程と、前記基体積層物の一面から
前記穴を遮蔽する工程と、前記基体積層物の他の面から
導電性ポリマーによって前記穴を充填する工程と、前記
穴を貫通する導電性プラグを形成するために前記ポリマ
ーを硬化させる工程と、前記基体積層物の一面に第一の
誘電体層を形成する工程と、前記第一の誘電体層を通じ
て前記電気的相互接続パターンの領域を露出するため
に、前記第一の誘電体層の領域を選択的に除去する工程
と、選択的に除去された領域にバイアを形成するため
に、メッキする工程と、前記バイアに導電性ポリマーを
充填する工程と、前記充填されたバイア内に導電性プラ
グを形成するために前記ポリマーを硬化させる工程と、
を有することを特徴とする多層回路基板の製造方法。 （２）追加の層を設けるために、前記誘電体層の形成、
前記誘電体層の領域の選択的除去、前記メッキ、前記バ
イアへの導電性ポリマーの充填、および前記硬化を行う
工程を繰り返すことを特徴とする、上記（１）に記載の
多層回路基板の製造方法、 （３）前記第一の誘電体層はフォトレジストであり、ま
た前記選択的除去工程は選択的露出および現像を含むこ
とを特徴とする、上記（１）に記載の多層回路基板の製
造方法。 （４）前記基体積層物を貫通する穴の前記導電性ポリマ
ーからなるプラグを硬化させた後に、前記穴から前記遮
蔽する工程で用いた遮蔽物を取り除く工程を有すること
を特徴とする、上記（３）に記載の多層回路基板の製造
方法。 （５）前記硬化したポリマーからなるプラグは、ハンダ
付け可能であることを特徴とする、上記（４）に記載の
多層回路基板の製造方法。 （６）前記穴を遮蔽する工程は、フォトレジストを用い
て実行されることを特徴とする、上記（５）に記載の多
層回路基板の製造方法。 （７）積み重ねバイアを有する多層回路基板を製造する
方法であって、基体積層物の前面に第一の電気的相互接
続パターンを形成する工程と、前記基体積層物の前記前
面に第一の誘電体層を形成する工程と、前記第一の誘電
体層を通じて前記第一の電気的相互接続パターンの領域
を露出するために、前記第一の誘電体層の領域を選択的
に除去する工程と、選択的に除去された領域に第一のバ
イアを形成するために、メッキする工程と、前記第一の
バイアに第一の導電性ポリマーを充填する工程と、前記
充填された前記第一のバイア内に第一のプラグを形成す
るために前記第一の導電性ポリマーを硬化させる工程
と、前記基体積層物の前記前面に第二の誘電体層を形成
する工程と、前記第二の誘電体層を通じて前記第二の電
気的相互接続パターンの領域を露出するために、前記第
二の誘電体層の領域を選択的に除去する工程と、選択的
に除去された領域に第二のバイアを形成するために、メ
ッキする工程と、前記第二のバイアに第二の導電性ポリ
マーを充填する工程と、前記第二のバイアの下にある前
記第一のバイアと一直線に並び、かつ前記第一のバイア
と電気的に接続した前記第二のバイア内に、第二のプラ
グを形成するために前記第二の導電性ポリマーを硬化さ
せる工程と、を有することを特徴とする多層回路基板の
製造方法。 （８）前記基体積層物の裏面に第二の電気的相互接続パ
ターンを形成する工程と、前記基体積層物の前記裏面に
第三の誘電体層を形成する工程と、前記第三の誘電体層
を通じて前記第二の電気的相互接続パターンの領域を露
出するために、前記第三の誘電体層の領域を選択的に除
去する工程と、選択的に除去された領域に第三のバイア
を形成するために、メッキする工程と、前記第三のバイ
アに第三の導電性ポリマーを充填する工程と、前記充填
された前記第三のバイア内に第三のプラグを形成するた
めに前記第三の導電性ポリマーを硬化させる工程と、を
有することを特徴とする、上記（７）に記載の多層回路
基板の製造方法。 （９）前記第一の誘電体層および前記第二の誘電体層
は、フォトレジストであり、また前記選択的除去工程は
選択的露出および現像を含むことを特徴とする、上記
（７）に記載の多層回路基板の製造方法。 （１０）前記第一の硬化ポリマーからなるプラグおよび
前記第二の硬化ポリマーからなるプラグは、ハンダ付け
可能であることを特徴とする、上記（９）に記載の多層
回路基板の製造方法。 （１１）前記第一の硬化ポリマーからなるプラグ、前記
第二の硬化ポリマーからなるプラグ、および前記第三の
硬化ポリマーからなるプラグは、ハンダ付け可能である
ことを特徴とする、上記（８）に記載の多層回路基板の
製造方法。 （１２）エポキシ充填クロスからなる基体積層物と、フ
リップ・チップ式チップのマウントに一致し、かつ前記
基体積層物の前面に設けられた電気的相互接続パターン
と、前記基体積層物の前記前面と後面とを覆うパターン
誘電体層と、前記フリップ・チップ式チップのマウント
と前記電気的相互接続パターンとを接続するために、前
記前面に設けられた前記パターン誘電体層の開口部を貫
通して延びる第一のメッキ領域と、前記基部積層部の穴
を通じて、前記基体積層物の前記裏面を覆う前記誘電体
層上のパターン内に、前記電気的相互接続パターンとの
接続から延びる第二のメッキ領域と、を有することを特
徴とするチップ・キャリア。 （１３）前記第二のメッキ領域の前記パターンの一部分
は、ボール・グリッド配列に一致することを特徴とす
る、上記（１２）に記載のチップ・キャリア。 （１４）前記前面および前記裏面を覆う前記誘電体層
は、感光性ポリマーから作れられることを特徴とする、
上記（１３）に記載のチップ・キャリア。 （１５）前記基体積層物の前記穴は硬化導電性ポリマー
によって充填されていることを特徴とする、上記（１
４）に記載のチップ・キャリア。 （１６）チップ・キャリアを製造するための方法であっ
て、基体積層物の前面に電気的接続パターンを形成する
工程と、前記基体積層物の前記前面と裏面とに誘電体層
を形成する工程と、前記基体積層物と前記誘電体層とを
貫通する穴を形成する工程と、前記電気的相互接続パタ
ーンの領域を露出するために、前記前面側の前記誘電体
層の領域を選択的に除去する工程と、前記穴を貫通し、
かつ前記前面側の前記誘電体層の前記選択的に除去され
た領域のなかへ導電層を堆積させるために、メッキする
工程と、前記メッキされた導電層を選択的に露出するた
めに、フォトレジストを堆積し、かつフォトリソグラフ
ィーによるパターン形成を行う工程と、バイアス、メッ
キ貫通穴、およびランド部を選択的に形成するために、
前記パターン形成されたフォトレジストの存在下、前記
露出されたメッキをエッチングする工程と、を有するこ
とを特徴とするチップ・キャリアの製造方法。 （１７）前記フォトレジストを堆積する工程は、共形的
電着フォトレジストからなることを特徴とする、上記
（１６）に記載のチップ・キャリアの製造方法。 （１８）前記基体積層物を貫通する前記メッキされた穴
に導電体ポリマーを充填する工程と、前記穴を貫通する
導電性プラグを形成するために、前記ポリマーを硬化さ
せる工程と、を有することを特徴とする、上記（１７）
に記載のチップ・キャリアの製造方法。
【図面の簡単な説明】
【図１】感光性誘電体層を用い、かつ従来の方法で形成
された積み重ねバイア構造の模式的断面図である。
【図２】本発明の基板に適用される積層エポキシ・コア
構造の模式的断面図である。
【図３】図２に示す基板のコア構造を貫通する導電性バ
イアを形成するための方法を説明するための模式的断面
図である。
【図４】図２に示す基板のコア構造を貫通する導電性バ
イアを形成するための別の方法を説明するための模式的
断面図である。
【図５】導電性バイア作成に備えた感光性穴の形成方法
を説明するための模式的断面図である。
【図６】コア基板構造上に積み重ねて配列された、メッ
キされ、かつ導電性ポリマーが充填されたバイアの形成
方法を説明するための模式的断面図である。
【図７】コア基板構造上に積み重ねて配列された、メッ
キされ、かつ導電性ポリマーが充填されたバイアの形成
方法を説明するための模式的断面図である。
【図８】コア基板構造上に積み重ねて配列された、メッ
キされ、かつ導電性ポリマーが充填されたバイアの形成
方法を説明するための模式的断面図である。
【図９】基板構造にメッキが施された貫通穴およびブラ
インド・ホール・バイアスの形成に備えて基板構造に異
なる型の穴を形成する方法を説明するための模式的断面
図である。
【図１０】感光性誘電体層に積み重ねバイアがそれぞれ
異なるようにして設けられ、かつ積み重ねバイア、ブラ
インド・バイア、およびメッキが施された貫通穴バイア
の組合せを有する完成した基板構造の模式的断面図であ
る。
【図１１】チップ支持体の一実施形態を示す模式的断面
図である。
【図１２】図１０のチップ・キャリアの電気的接続を説
明するための模式的斜視図である。
【図１３】チップ・キャリアを用いて、フリップ・チッ
プ式チップをボール・グリッド・アレイ実装構造に接続
することを説明するための模式的斜視図である。
【符号の説明】
１ 多重エポキシ充填クロス層 １２ 導電層 １３ 裏側 １４ 導電層 １６ 穴 １７ 乾燥フィルム １８ ポリマー ２２ 乾燥フィルム・フォトレジスト ２３ 感光性誘電体物質 ２４ 位置 ２６ 位置 ２７ 位置 ２８ 位置 ２９ 位置 ３１ メッキ ４２ パターン ５１ 相互接続 ５２ 前面 ５６ 裏面 ６１ パターン ６３ 導電性ポリマー ６６ ハンダ・ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールス・ヘイドン・クロケット・ジュ ニア アメリカ合衆国78750、テキサス州オース ティンスコットランド ウェル・ドライブ 10710 (72)発明者 ステファン・アラン・ダン アメリカ合衆国78628、テキサス州ジョー ジタウンサン ガブリエル オーバールッ ク 615 イー (72)発明者 カール・グラント・ホエベナー アメリカ合衆国78628、テキサス州ジョー ジタウン インウッド・ドライブ 401 (72)発明者 マイケル・ジョージ・マックマスター アメリカ合衆国97064、オレゴン州バーノ ニアストニー ポイント・ロード 60201

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】積み重ねバイアを有する多層回路基板を製
    造する方法であって、 基体積層物を貫通する穴を形成する工程と、 前記基体積層物の前面および裏面に電気的相互接続パタ
    ーンを形成する工程と、 前記基体積層物の一面から前記穴を遮蔽する工程と、 前記基体積層物の他の面から導電性ポリマーによって前
    記穴を充填する工程と、 前記穴を貫通する導電性プラグを形成するために前記ポ
    リマーを硬化させる工程と、 前記基体積層物の一面に第一の誘電体層を形成する工程
    と、 前記第一の誘電体層を通じて前記電気的相互接続パター
    ンの領域を露出するために、前記第一の誘電体層の領域
    を選択的に除去する工程と、 選択的に除去された領域にバイアを形成するために、メ
    ッキする工程と、 前記バイアに導電性ポリマーを充填する工程と、 前記充填されたバイア内に導電性プラグを形成するため
    に前記ポリマーを硬化させる工程と、 を有することを特徴とする多層回路基板の製造方法。
  2. 【請求項２】追加の層を設けるために、前記誘電体層の
    形成、前記誘電体層の領域の選択的除去、前記メッキ、
    前記バイアへの導電性ポリマーの充填、および前記硬化
    を行う工程を繰り返すことを特徴とする、請求項１に記
    載の多層回路基板の製造方法、
  3. 【請求項３】前記第一の誘電体層はフォトレジストであ
    り、また前記選択的除去工程は選択的露出および現像を
    含むことを特徴とする、請求項１に記載の多層回路基板
    の製造方法。
  4. 【請求項４】前記基体積層物を貫通する穴の前記導電性
    ポリマーからなるプラグを硬化させた後に、前記穴から
    前記遮蔽する工程で用いた遮蔽物を取り除く工程を有す
    ることを特徴とする、請求項３に記載の多層回路基板の
    製造方法。
  5. 【請求項５】前記硬化したポリマーからなるプラグは、
    ハンダ付け可能であることを特徴とする、請求項４に記
    載の多層回路基板の製造方法。
  6. 【請求項６】前記穴を遮蔽する工程は、フォトレジスト
    を用いて実行されることを特徴とする、請求項５に記載
    の多層回路基板の製造方法。
  7. 【請求項７】積み重ねバイアを有する多層回路基板を製
    造する方法であって、 基体積層物の前面に第一の電気的相互接続パターンを形
    成する工程と、 前記基体積層物の前記前面に第一の誘電体層を形成する
    工程と、 前記第一の誘電体層を通じて前記第一の電気的相互接続
    パターンの領域を露出するために、前記第一の誘電体層
    の領域を選択的に除去する工程と、 選択的に除去された領域に第一のバイアを形成するため
    に、メッキする工程と、 前記第一のバイアに第一の導電性ポリマーを充填する工
    程と、 前記充填された前記第一のバイア内に第一のプラグを形
    成するために前記第一の導電性ポリマーを硬化させる工
    程と、 前記基体積層物の前記前面に第二の誘電体層を形成する
    工程と、 前記第二の誘電体層を通じて前記第二の電気的相互接続
    パターンの領域を露出するために、前記第二の誘電体層
    の領域を選択的に除去する工程と、 選択的に除去された領域に第二のバイアを形成するため
    に、メッキする工程と、 前記第二のバイアに第二の導電性ポリマーを充填する工
    程と、 前記第二のバイアの下にある前記第一のバイアと一直線
    に並び、かつ前記第一のバイアと電気的に接続した前記
    第二のバイア内に、第二のプラグを形成するために前記
    第二の導電性ポリマーを硬化させる工程と、 を有することを特徴とする多層回路基板の製造方法。
  8. 【請求項８】前記基体積層物の裏面に第二の電気的相互
    接続パターンを形成する工程と、 前記基体積層物の前記裏面に第三の誘電体層を形成する
    工程と、 前記第三の誘電体層を通じて前記第二の電気的相互接続
    パターンの領域を露出するために、前記第三の誘電体層
    の領域を選択的に除去する工程と、 選択的に除去された領域に第三のバイアを形成するため
    に、メッキする工程と、 前記第三のバイアに第三の導電性ポリマーを充填する工
    程と、 前記充填された前記第三のバイア内に第三のプラグを形
    成するために前記第三の導電性ポリマーを硬化させる工
    程と、 を有することを特徴とする、請求項７に記載の多層回路
    基板の製造方法。
  9. 【請求項９】前記第一の誘電体層および前記第二の誘電
    体層は、フォトレジストであり、また前記選択的除去工
    程は選択的露出および現像を含むことを特徴とする、請
    求項７に記載の多層回路基板の製造方法。
  10. 【請求項１０】前記第一の硬化ポリマーからなるプラグ
    および前記第二の硬化ポリマーからなるプラグは、ハン
    ダ付け可能であることを特徴とする、請求項９に記載の
    多層回路基板の製造方法。
  11. 【請求項１１】前記第一の硬化ポリマーからなるプラ
    グ、前記第二の硬化ポリマーからなるプラグ、および前
    記第三の硬化ポリマーからなるプラグは、ハンダ付け可
    能であることを特徴とする、請求項８に記載の多層回路
    基板の製造方法。
  12. 【請求項１２】エポキシ充填クロスからなる基体積層物
    と、 フリップ・チップ式チップのマウントに一致し、かつ前
    記基体積層物の前面に設けられた電気的相互接続パター
    ンと、 前記基体積層物の前記前面と後面とを覆うパターン誘電
    体層と、 前記フリップ・チップ式チップのマウントと前記電気的
    相互接続パターンとを接続するために、前記前面に設け
    られた前記パターン誘電体層の開口部を貫通して延びる
    第一のメッキ領域と、 前記基部積層部の穴を通じて、前記基体積層物の前記裏
    面を覆う前記誘電体層上のパターン内に、前記電気的相
    互接続パターンとの接続から延びる第二のメッキ領域
    と、 を有することを特徴とするチップ・キャリア。
  13. 【請求項１３】前記第二のメッキ領域の前記パターンの
    一部分は、ボール・グリッド配列に一致することを特徴
    とする、請求項１２に記載のチップ・キャリア。
  14. 【請求項１４】前記前面および前記裏面を覆う前記誘電
    体層は、感光性ポリマーから作れられることを特徴とす
    る、請求項１３に記載のチップ・キャリア。
  15. 【請求項１５】前記基体積層物の前記穴は硬化導電性ポ
    リマーによって充填されていることを特徴とする、請求
    項１４に記載のチップ・キャリア。
  16. 【請求項１６】チップ・キャリアを製造するための方法
    であって、 基体積層物の前面に電気的接続パターンを形成する工程
    と、 前記基体積層物の前記前面と裏面とに誘電体層を形成す
    る工程と、 前記基体積層物と前記誘電体層とを貫通する穴を形成す
    る工程と、 前記電気的相互接続パターンの領域を露出するために、
    前記前面側の前記誘電体層の領域を選択的に除去する工
    程と、 前記穴を貫通し、かつ前記前面側の前記誘電体層の前記
    選択的に除去された領域のなかへ導電層を堆積させるた
    めに、メッキする工程と、 前記メッキされた導電層を選択的に露出するために、フ
    ォトレジストを堆積し、かつフォトリソグラフィーによ
    るパターン形成を行う工程と、 バイアス、メッキ貫通穴、およびランド部を選択的に形
    成するために、前記パターン形成されたフォトレジスト
    の存在下、前記露出されたメッキをエッチングする工程
    と、 を有することを特徴とするチップ・キャリアの製造方
    法。
  17. 【請求項１７】前記フォトレジストを堆積する工程は、
    共形的電着フォトレジストからなることを特徴とする、
    請求項１６に記載のチップ・キャリアの製造方法。
  18. 【請求項１８】前記基体積層物を貫通する前記メッキさ
    れた穴に導電体ポリマーを充填する工程と、 前記穴を貫通する導電性プラグを形成するために、前記
    ポリマーを硬化させる工程と、 を有することを特徴とする、請求項１７に記載のチップ
    ・キャリアの製造方法。
JP21842896A 1995-09-25 1996-08-20 バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法 Expired - Fee Related JP3382096B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US533035 1995-09-25
US08/533,035 US5699613A (en) 1995-09-25 1995-09-25 Fine dimension stacked vias for a multiple layer circuit board structure

Publications (2)

Publication Number Publication Date
JPH09116267A true JPH09116267A (ja) 1997-05-02
JP3382096B2 JP3382096B2 (ja) 2003-03-04

Family

ID=24124192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21842896A Expired - Fee Related JP3382096B2 (ja) 1995-09-25 1996-08-20 バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法

Country Status (2)

Country Link
US (2) US5699613A (ja)
JP (1) JP3382096B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204565B1 (en) 1998-06-10 2001-03-20 Nec Corporation Semiconductor carrier and method for manufacturing the same
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US5661267A (en) * 1995-03-15 1997-08-26 Northrop Grumman Corporation Detector alignment board
JP3624967B2 (ja) * 1995-06-01 2005-03-02 日立化成工業株式会社 多層プリント配線板の製造方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
WO1998011605A1 (fr) * 1995-06-19 1998-03-19 Ibiden Co., Ltd. Carte de circuit permettant le montage de pieces electroniques
JP2831970B2 (ja) * 1996-04-12 1998-12-02 山一電機株式会社 回路基板における層間接続方法
US6192581B1 (en) * 1996-04-30 2001-02-27 Matsushita Electric Industrial Co., Ltd. Method of making printed circuit board
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5884397A (en) * 1996-08-06 1999-03-23 International Business Machines Corporation Method for fabricating chip carriers and printed circuit boards
US5891606A (en) * 1996-10-07 1999-04-06 Motorola, Inc. Method for forming a high-density circuit structure with interlayer electrical connections method for forming
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6098283A (en) * 1996-12-19 2000-08-08 Intel Corporation Method for filling vias in organic, multi-layer packages
JP3324437B2 (ja) * 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
US6188028B1 (en) * 1997-06-09 2001-02-13 Tessera, Inc. Multilayer structure with interlocking protrusions
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
EP1895589A3 (en) * 1997-10-17 2013-04-03 Ibiden Co., Ltd. Semiconductor package substrate
FI982568A (fi) * 1997-12-02 1999-06-03 Samsung Electro Mech Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6131279A (en) 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
US6261941B1 (en) 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
CN1168361C (zh) * 1998-02-26 2004-09-22 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
US6055723A (en) * 1998-06-01 2000-05-02 Trw Inc. Process of fabricating high frequency connections to high temperature superconductor circuits
US6262579B1 (en) 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6276055B1 (en) 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer
MY144574A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US20020017855A1 (en) * 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
GB9828656D0 (en) * 1998-12-23 1999-02-17 Northern Telecom Ltd High density printed wiring board having in-via surface mounting pads
US6356002B1 (en) * 1999-02-08 2002-03-12 Northrop Grumman Corporation Electrical slip ring having a higher circuit density
JP2000232269A (ja) * 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
JP3415089B2 (ja) * 1999-03-01 2003-06-09 住友金属鉱山株式会社 プリント配線板の製造方法
JP2000261147A (ja) * 1999-03-10 2000-09-22 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
US6256866B1 (en) * 1999-05-11 2001-07-10 Motorola, Inc. Polymer thick-film resistor printed on planar circuit board surface
US6354000B1 (en) 1999-05-12 2002-03-12 Microconnex Corp. Method of creating an electrical interconnect device bearing an array of electrical contact pads
US6207904B1 (en) 1999-06-02 2001-03-27 Northrop Grumman Corporation Printed wiring board structure having continuous graphite fibers
US6340796B1 (en) 1999-06-02 2002-01-22 Northrop Grumman Corporation Printed wiring board structure with integral metal matrix composite core
KR100333382B1 (ko) * 1999-06-24 2002-04-18 박종섭 반도체 장치의 다층금속배선 형성방법
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US6555762B2 (en) * 1999-07-01 2003-04-29 International Business Machines Corporation Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
US6423906B2 (en) * 1999-09-21 2002-07-23 Youngtek Electronics Corp. Surface mount package for long lead devices
KR100833723B1 (ko) * 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6521844B1 (en) * 1999-10-29 2003-02-18 International Business Machines Corporation Through hole in a photoimageable dielectric structure with wired and uncured dielectric
TW506242B (en) * 1999-12-14 2002-10-11 Matsushita Electric Ind Co Ltd Multi-layered printed circuit board and method for manufacturing the same
JP2001257476A (ja) 2000-03-14 2001-09-21 Oki Printed Circuit Kk 多層配線基板及びその製造方法
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
CN1444839A (zh) 2000-05-31 2003-09-24 Ttm先进电路公司 填充方法
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
AU2001264968A1 (en) 2000-05-31 2001-12-11 Honeywell International, Inc. Filling device
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6486408B1 (en) 2000-10-31 2002-11-26 Hewlett-Packard Company Flexible circuit using discrete wiring
WO2002037565A2 (en) * 2000-11-06 2002-05-10 Mcnc Method of connecting conductors on different levels of a microelectronic device and associated apparatus
US6675476B2 (en) * 2000-12-05 2004-01-13 Hewlett-Packard Development Company, L.P. Slotted substrates and techniques for forming same
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US6426470B1 (en) * 2001-01-17 2002-07-30 International Business Machines Corporation Formation of multisegmented plated through holes
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
EP1791410B1 (en) * 2001-03-14 2009-05-13 Ibiden Co., Ltd. Multilayer printed circuit board
US7152315B1 (en) 2001-03-20 2006-12-26 Visteon Global Technologies, Inc. Method of making a printed circuit board
US6762487B2 (en) 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
EP1259102B1 (en) * 2001-05-14 2008-01-09 Oki Printed Circuits Co., Ltd. Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
US20030067082A1 (en) * 2001-05-25 2003-04-10 Mark Moshayedi Apparatus and methods for stacking integrated circuit devices with interconnected stacking structure
US20030040166A1 (en) * 2001-05-25 2003-02-27 Mark Moshayedi Apparatus and method for stacking integrated circuits
US6504111B2 (en) 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
US6660945B2 (en) * 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
JP2003174249A (ja) * 2001-12-06 2003-06-20 Rohm Co Ltd 回路基板、およびこの回路基板の製造方法
AU2002357926A1 (en) * 2002-01-03 2003-07-30 Honeywell Advanced Circuits, Inc. Etched hole-fill stand-off
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US6984915B2 (en) 2002-01-22 2006-01-10 Electro-Tec Corp. Electrical slip ring platter multilayer printed circuit board and method for making same
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6796807B2 (en) * 2002-05-09 2004-09-28 Honeywell International, Inc. Adapter for surface mount devices to through hole applications
JP4056525B2 (ja) * 2002-05-23 2008-03-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層型ビア構造体
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
US20040007762A1 (en) * 2002-07-11 2004-01-15 Lameres Brock J. Method for fabricating adaptor for aligning and electrically coupling circuit devices having dissimilar connectivity patterns
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US7030010B2 (en) 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
US7250330B2 (en) * 2002-10-29 2007-07-31 International Business Machines Corporation Method of making an electronic package
US6887651B2 (en) * 2002-11-25 2005-05-03 International Business Machines Corporation Electrodeposited photoresist and dry film photoresist photolithography process for printed circuit board patterning
US20040108406A1 (en) * 2002-12-09 2004-06-10 Friesen Jed C. Paper towel dispenser
US6876088B2 (en) * 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
GB2405533A (en) * 2003-09-01 2005-03-02 Siemens Ag Printed circuit board having through-hole vias and micro-vias
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
EP1705972A4 (en) * 2004-04-28 2010-05-19 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
DE102004021062A1 (de) * 2004-04-29 2005-11-24 Siemens Ag Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US7312523B2 (en) * 2005-07-28 2007-12-25 International Business Machines Corporation Enhanced via structure for organic module performance
US7892412B2 (en) * 2005-08-05 2011-02-22 Mutual-Tek Industries Co., Ltd. Manufacturing process of embedded type flexible or rigid printed circuit board
US7577396B2 (en) * 2005-09-21 2009-08-18 Oki Data Corporation Printing apparatus
US7405146B2 (en) * 2006-01-24 2008-07-29 Kinsus Interconnect Technology Corp. Electroplating method by transmitting electric current from a ball side
TWI297585B (en) * 2006-02-08 2008-06-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
US20070281464A1 (en) * 2006-06-01 2007-12-06 Shih-Ping Hsu Multi-layer circuit board with fine pitches and fabricating method thereof
US7544304B2 (en) * 2006-07-11 2009-06-09 Electro Scientific Industries, Inc. Process and system for quality management and analysis of via drilling
US7560371B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Methods for selectively filling apertures in a substrate to form conductive vias with a liquid using a vacuum
FR2909833B1 (fr) * 2006-12-08 2009-01-23 Thales Sa Procede de realisation d'un circuit imprime multicouche
US7886437B2 (en) * 2007-05-25 2011-02-15 Electro Scientific Industries, Inc. Process for forming an isolated electrically conductive contact through a metal package
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US8058723B2 (en) * 2008-03-19 2011-11-15 Phoenix Precision Technology Corporation Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
KR100957787B1 (ko) * 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
US8166650B2 (en) * 2008-05-30 2012-05-01 Steering Solutions IP Holding Company Method of manufacturing a printed circuit board
US8187972B2 (en) 2008-07-01 2012-05-29 Teledyne Scientific & Imaging, Llc Through-substrate vias with polymer fill and method of fabricating same
US7826222B2 (en) * 2008-07-03 2010-11-02 Juniper Networks, Inc. Front-to-back cooling system for modular systems with orthogonal midplane configuration
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
TWI416677B (zh) * 2009-02-04 2013-11-21 Unimicron Technology Corp 封裝結構及其製法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
TWI375366B (en) * 2009-03-26 2012-10-21 Wistron Corp Electromagnetic interference suppressing device and related electronic device
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
JP2011049664A (ja) * 2009-08-25 2011-03-10 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、発振器、電子機器および電波時計
US8223498B2 (en) 2009-11-11 2012-07-17 Juniper Networks, Inc. Thermal interface members for removable electronic devices
CN102036507B (zh) * 2010-12-28 2013-02-13 东莞生益电子有限公司 Pcb板的纵向连接方法
US9113569B2 (en) * 2011-03-25 2015-08-18 Ibiden Co., Ltd. Wiring board and method for manufacturing same
DE102011122037A1 (de) * 2011-12-22 2013-06-27 Kathrein-Werke Kg Verfahren zur Herstellung einer elektrischen Hochfrequenz-Verbindung zwischen zwei Plattenabschnitten sowie eine zugehörige elektrische Hochfrequenz-Verbindung
US9526184B2 (en) 2012-06-29 2016-12-20 Viasystems, Inc. Circuit board multi-functional hole system and method
WO2014007038A1 (ja) * 2012-07-02 2014-01-09 日産自動車株式会社 界磁極用磁石体を構成する磁石片の製造装置及びその製造方法
US9763317B2 (en) * 2013-03-14 2017-09-12 Cisco Technology, Inc. Method and apparatus for providing a ground and a heat transfer interface on a printed circuit board
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
US11574874B2 (en) * 2017-03-30 2023-02-07 Intel Corporation Package architecture utilizing photoimageable dielectric (PID) for reduced bump pitch
US10772215B2 (en) 2017-07-14 2020-09-08 International Business Machines Corporation Conductive polymers within drilled holes of printed circuit boards
TWI658767B (zh) * 2017-09-28 2019-05-01 欣興電子股份有限公司 電路板的製造方法以及應用於製造其之堆疊結構
US10651127B2 (en) * 2017-09-29 2020-05-12 Intel Corporation Ring-in-ring configurable-capacitance stiffeners and methods of assembling same
JP2022505218A (ja) * 2018-10-19 2022-01-14 コーニング インコーポレイテッド ビアを備えたデバイス並びにビアを製造するための方法および材料
US11164779B2 (en) 2019-04-12 2021-11-02 International Business Machines Corporation Bamboo tall via interconnect structures
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
TWI842081B (zh) * 2021-09-10 2024-05-11 美商愛玻索立克公司 包括多重通孔之通孔連接結構以及包括其之基板及封裝半導體

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584570B2 (ja) * 1978-07-14 1983-01-27 タニナカ産業株式会社 撹拌機
US5378402A (en) * 1982-08-02 1995-01-03 Raychem Limited Polymer compositions
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
JPH0754872B2 (ja) * 1987-06-22 1995-06-07 古河電気工業株式会社 二層印刷回路シ−トの製造方法
US5300402A (en) * 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
US5200112A (en) * 1989-05-26 1993-04-06 International Business Machines Corporation Electrically conductive polymeric materials and uses thereof
US5098771A (en) * 1989-07-27 1992-03-24 Hyperion Catalysis International Conductive coatings and inks
US5006182A (en) * 1989-11-17 1991-04-09 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
JPH04164149A (ja) * 1990-10-29 1992-06-09 Nippondenso Co Ltd 燃料噴射弁
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5123849A (en) * 1990-11-15 1992-06-23 Amp Incorporated Conductive gel area array connector
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JP3037755B2 (ja) * 1992-06-11 2000-05-08 マックデーミッド・インコーポレーテッド プリント配線基板の製造方法
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
JPH06302965A (ja) * 1993-04-16 1994-10-28 Oki Electric Ind Co Ltd 薄膜多層基板におけるビア形成方法
JP3393676B2 (ja) * 1993-05-31 2003-04-07 京セラ株式会社 多層セラミック回路基板の製造方法
US5346558A (en) * 1993-06-28 1994-09-13 W. R. Grace & Co.-Conn. Solderable anisotropically conductive composition and method of using same
JP2500462B2 (ja) * 1993-07-22 1996-05-29 日本電気株式会社 検査用コネクタおよびその製造方法
DE69418698T2 (de) * 1994-04-14 1999-10-07 Hewlett-Packard Gmbh Verfahren zur Herstellung von Leiterplatten
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204565B1 (en) 1998-06-10 2001-03-20 Nec Corporation Semiconductor carrier and method for manufacturing the same
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6936774B2 (en) 2000-02-09 2005-08-30 Matsushita Electric Industrial Co., Ltd. Wiring substrate produced by transfer material method
EP1933376A2 (en) 2000-02-09 2008-06-18 Matsushita Electric Industrial Co., Ltd. Transfer material, method for producing the same and wiring substrate produced by using the same
US7888789B2 (en) 2000-02-09 2011-02-15 Panasonic Corporation Transfer material used for producing a wiring substrate

Also Published As

Publication number Publication date
US5758413A (en) 1998-06-02
US5699613A (en) 1997-12-23
JP3382096B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
US6291779B1 (en) Fine pitch circuitization with filled plated through holes
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US4915983A (en) Multilayer circuit board fabrication process
RU2327311C2 (ru) Способ встраивания компонента в основание
US5229550A (en) Encapsulated circuitized power core alignment and lamination
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
KR970023931A (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
GB2313713A (en) High-density mounting method for and structure of electronic circuit board
IL147419A (en) Circuitry with integrated passive components and method for producing same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US6606793B1 (en) Printed circuit board comprising embedded capacitor and method of same
US6593534B2 (en) Printed wiring board structure with z-axis interconnections
EP1146780A2 (en) Circuit board and method of manufacture
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
JPH0710029B2 (ja) 積層回路基板の製造方法
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
AU565755B2 (en) High density printed wiring board
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
US20030204949A1 (en) Method of forming connections on a conductor pattern of a printed circuit board
JP2000307217A (ja) 配線パターンの形成方法及び半導体装置
KR100333626B1 (ko) 인쇄회로기판의 제조방법
JP2795475B2 (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees