JP3415089B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JP3415089B2
JP3415089B2 JP2000023827A JP2000023827A JP3415089B2 JP 3415089 B2 JP3415089 B2 JP 3415089B2 JP 2000023827 A JP2000023827 A JP 2000023827A JP 2000023827 A JP2000023827 A JP 2000023827A JP 3415089 B2 JP3415089 B2 JP 3415089B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
electroplating
router bit
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000023827A
Other languages
English (en)
Other versions
JP2000315751A (ja
Inventor
宏樹 秦
健一 山根
典明 種子
明広 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2000023827A priority Critical patent/JP3415089B2/ja
Priority to US09/511,368 priority patent/US6550136B1/en
Priority to SG200001071A priority patent/SG97854A1/en
Priority to KR10-2000-0010104A priority patent/KR100509391B1/ko
Priority to TW089103548A priority patent/TW491009B/zh
Publication of JP2000315751A publication Critical patent/JP2000315751A/ja
Application granted granted Critical
Publication of JP3415089B2 publication Critical patent/JP3415089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント配線板の
製造方法に関し、特に半導体チップとの接続用ボンディ
ングワイヤのためのスリットを中央部に有してなるプリ
ント配線板の製造方法に関するものである。
【０００２】
【従来の技術】従来、かかるプリント配線板の製造方法
の一例を説明すると、ガラスエポキシ樹脂の表面に銅皮
膜を形成した、いわゆる銅張ガラスエポキシ樹脂基板を
用いて製造されていた。プリント配線板用の素材として
用いられるこのような銅張ガラスエポキシ樹脂基板は、
ガラスクロスにエポキシ樹脂を含浸させた、いわゆるガ
ラスエポキシ樹脂板に対し接合面に予め接着剤を塗布し
た銅箔を貼り合わせる方法、ガラスエポキシ樹脂プリプ
レグと銅箔とを熱圧着する方法などによって得られてい
た。この種の銅張ガラスエポキシ樹脂基板の表面に形成
される銅被覆層として用いられる銅箔は、いわゆる電解
銅箔であり、一般にその厚みは９μｍ〜３５μｍ程度の
ものが主流となっている。
【０００３】しかし、プリント配線板がテレビ、カメラ
などの民生用機器類、コンピューターなどの多種の産業
用機器類に幅広く使用されるようになるにつれ、高密度
な配線が要求されてきた結果、微細な回路を精度よく形
成するために、銅被覆層の薄肉化が求められてきた。し
たがって銅張ガラスエポキシ樹脂基板は、銅被覆層の薄
肉化に伴い、無電解めっきにより銅皮膜を形成する開発
が進んでいる。そしてこのような銅張ガラスエポキシ樹
脂基板を用いてプリント配線板を製造する方法として、
セミアディティブ法またはサブトラクティブ法などが一
般的に用いられている。
【０００４】前者のセミアディティブ法は、銅張ガラス
エポキシ樹脂基板上の銅被覆層にさらにめっきにより導
体回路を形成する方法であって、詳細には銅張ガラスエ
ポキシ樹脂基板に形成された金属皮膜を第１の金属層と
し、その上に所定パターンでめっきレジスト層を形成す
るものである。この場合めっきレジスト層を、第１の金
属層上にめっき処理により形成される回路の厚さ以上と
する。ついでめっきレジスト層のパターン間に露出され
ている金属皮膜（第１の金属層）上に電気めっき処理に
よってめっき皮膜（第２の金属層）を形成する。その後
前記めっきレジスト層を剥離して、金属皮膜（第１の金
属層）面を露出させ、前記電気めっき皮膜（第２の金属
層）をマスクとして、露出した金属皮膜（第１の金属
層）をエッチングにより除去して導体回路を形成する方
法である。
【０００５】また後者のサブトラクティブ法は、銅張ガ
ラスエポキシ樹脂基板から銅被覆層を溶解除去して導体
回路を形成する方法であって、詳細には銅張ガラスエポ
キシ樹脂基板に形成されている銅皮膜上に、エッチング
レジスト層を設け、回路として必要な領域を示すパター
ンに形成する。ついで露出した金属皮膜領域を溶解除去
して、導体回路パターンを形成し、その後前記レジスト
層を剥離することによりプリント配線板を製造する方法
である。このような方法により得られたプリント配線板
は、従来の銅箔を素材として製造された銅張ガラスエポ
キシ樹脂基板を用いて作製されたプリント配線板に比
べ、高密度な配線を形成することが可能となった。
【０００６】そして前記のようにして得られたプリント
配線板の導体回路部分にはその後、以下のような処理が
施される。すなわち、導体回路部分を、後に実施するソ
ルダレジストとの密着性を向上させるために粗面化した
後、ソルダレジストをコーティングあるいはラミネート
し、このソルダレジスト層を露光・現像によって中央部
にバンプパッド部を露出させ、さらに周辺部に残ったレ
ジスト層を熱硬化させた後、前記バンプパッド部に電気
めっきを施すものである。
【０００７】そして以上のようにして形成されたプリン
ト配線板は、図５に示すような形状を有し、図６のよう
にしてプリント配線板１１の周辺部に半導体チップ１２
の電極パッド１３と接続するためのバンプパッド１４が
アレイ状に並べられ前記半導体チップ１２の電極パッド
１３を前記バンプパッド１４とボンディングワイヤ１５
により接続して構成し、さらに必要に応じて前記のよう
にして接続されたプリント配線板１１と半導体チップ１
２とを樹脂１６でモールドするＰＢＧＡやカバープレー
トにより一体化するＴＢＧＡなどの半導体パッケージを
構成していた。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
プリント配線基板の周辺部にアレイ状に並べられたバン
プパッドを配設したプリント配線板によれば、プリント
配線基板の周辺部のバンプパッドに半導体チップの電極
パッドをボンディングワイヤにより接続する構造をとる
ために、該ボンディングワイヤの配線長を長くせざるを
得ず、したがってこのような構造をとる限り近年求めら
れている一層高密度化された導体回路や高速周波数に対
応することができなかった。そこで前記配線長を短くす
るために、プリント配線基板の中央部にルータービット
によりスリットを穿孔し、一方該スリットの近傍にバン
プパッドを配設して半導体チップの電極パッドと接続す
るためのボンディングワイヤを前記スリットに通して構
成したプリント配線板が提案された。
【０００９】この形式のプリント配線板は、銅張ガラス
エポキシ樹脂基板を用いてセミアディティブ法またはサ
ブトラクティブ法などにより導体回路を形成し、ついで
該導体回路に電気めっきによる表面処理を施し、その後
前記基板の中央部にルータービットによりスリットを穿
孔してなるものである。
【００１０】しかしながら前記したルータービットによ
りスリットを穿孔する際に、電気めっきのために前記中
央部に設けられた配線部のパターンに切断バリが発生
し、このバリが大きい場合には当該プリント配線板は不
良品として廃棄せざるを得ず、またバリが小さい場合に
は真空吸引などにより該バリを除去しなければならない
ために作業に手間がかかり、製品歩留まりを悪化すると
ともに、生産効率が低下するのみならず、仮に完全にバ
リの除去がなされない場合は配線間での短絡などの問題
が発生するなどの不都合があり、さらなる改善が望まれ
ていた。
【００１１】したがって本発明は、ルータービットによ
り中央部にスリットを穿孔してなるプリント配線板の製
造方法において、前記スリットの穿孔時に電気めっきの
ための配線部のパターンに切断バリの発生を防止すると
ともに、配線剥がれの発生も防止して製品歩留まりを高
めるとともに、作業効率を向上せしめたプリント配線板
の製造方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
本発明は、絶縁基板の表面に形成された金属皮膜をパタ
ーニングして導体回路を形成し、ついで該導体回路に電
気めっきによる表面処理を施し、その後前記基板の中央
部にルータービットにより半導体チップとの接続用ボン
ディングワイヤを通すためのスリットを穿孔してなるプ
リント配線板の製造方法において、前記スリットを穿孔
する箇所の電気めっき用配線部のパターンを、前記ルー
タービットの移動方向に直交する面に対して鋭角、好ま
しくは１５°以上の鋭角となるよう傾斜して形成し、か
つ前記電気めっき用配線部の幅を９０μｍ以上、好まし
くは１２０μｍ以上に形成したプリント配線板の製造方
法を特徴とするものである。
【００１３】
【発明の実施の形態】本発明では、一般的な銅張ガラス
エポキシ樹脂基板を用いることができるが、その他に前
記したセミアディティブ法あるいはサブトラクティブ
法、またはフルアディティブ法を用いて導体回路を形成
したものも用いることができる。
【００１４】すなわち無電解めっきにより金属皮膜を形
成する際、あるいは形成に先立ち銅張ガラスエポキシ樹
脂表面にめっき触媒としてパラジウム、銀あるいはそれ
らを含む合金が用いられる。そしてセミアディティブ法
またはサブトラクティブ法を用いて導体回路を形成する
場合は、ガラスエポキシ樹脂表面に前記触媒を用いため
っき処理により金属皮膜を形成した後、エッチングによ
り前記金属皮膜の一部を除去することにより、ガラスエ
ポキシ樹脂の表面に導体回路を形成する。
【００１５】またフルアディティブ法を用いて導体回路
を形成する場合は、前記触媒を吸着させ、めっきレジス
ト層を除去した後の回路間に露出したガラスエポキシ樹
脂の表面に金属皮膜を形成して導体回路を形成する。
【００１６】そしてこのようにして絶縁基板上に形成さ
れた導体回路部分を、後に実施する電気めっきとの密着
性を向上させるために、例えば化学研磨、バフ研磨ある
いはジェットスクラブ（砥粒吹付け）などによって粗面
化する。その後プリント配線基板表面全体に亘ってソル
ダレジストをコーティングあるいはラミネートして被覆
した後、該ソルダレジスト層を露光・現像によって除去
して基板の中央部にバンプパッド部を露出させ、つぎに
プリント配線板の周辺部に残ったソルダレジスト層を熱
硬化させた後、露出したバンプパッド部にＮｉ−Ａｕあ
るいはＡｕめっきを電気めっき法によって施す。
【００１７】このようにして形成されたプリント配線板
の中央部にルータービットによりスリットを穿孔し、該
スリットの近傍にバンプパッドを配設することにより図
１のプリント配線板が製造できるが、このスリットの穿
孔の際には電気めっきのために基板の中央部に設けられ
た配線部のパターンをルータービットにより切断する必
要があり、この場合に十分に切断バリの発生の防止を考
慮しなければならない。
【００１８】ここで本発明者らは、ルータービットによ
る電気めっき用の配線部のパターンの切断の際に、切断
バリの発生を防止するため種々の研究を行った結果、前
記配線部のパターンを一定の角度とすること、および配
線幅を一定幅以上にすることによりバリの発生が効果的
に防止できるのみならず、配線剥がれの発生も防止でき
ることを見出し本発明を完成するに至った。すなわち図
２に示すようにプリント配線板１に形成される電気めっ
き用の配線部のパターン７を、予めルータービット８の
移動方向αに直交する面βに対する角度γが鋭角、好ま
しくは１５°以上の鋭角、より好ましくは３０°程度と
なるよう傾斜して形成しておくとバリの発生が著しく減
少することを知見した。換言すると、ルータービット８
の移動方向αに直交する面βに対する前記配線部のパタ
ーンの角度γを１５°以上の鋭角とした理由は、１５°
未満乃至は鈍角とするとルータービット８により発生す
るバリが、著しく多量となってしまうからである。なお
ルータービット８の移動方向αに直交する面βに対する
角度γは大きい程好ましいが、シートの幅に制約がある
ため精々６０°程度が上限となる。
【００１９】また前記配線パターンにおいてその配線部
の幅が９０μｍ未満の場合、加工時に配線の剥がれが発
生するのみならず、該配線剥がれに起因するバリも発生
することを知見した。すなわちその幅を９０μｍ以上、
好ましくは１２０μｍ以上の幅を有する電気めっき用配
線部においては加工時の該配線の剥がれの発生を防止で
きる。なお配線の基板の寸法などにより異なるが、高密
度化の要求を考慮すると、前記配線部の幅は２００μｍ
以下とすることが好ましい。
【００２０】一般的にルータービット８による穿孔はス
リット９の幅や長さに応じて、前記した図２のように一
方向にビット８を回転させつつ該ビット８の移動方向α
に対して両側面を切断して穿孔する場合、または図３の
ように一方向にビット８を回転させつつ該ビット８の移
動方向αに対してスリット９の一側面９−１を切断して
穿孔し、ついで所定のスリット９の長さの切断が終わっ
た段階でビット８の移動方向αを反対方向に切替えて移
動方向α′に移動させ、スリット９の他側面９−２を切
断して穿孔して所望のスリット９を形成する場合がある
が、いずれの場合でも前記したようにルータービット８
の移動方向αに直交する面βに対する角度γが鋭角とな
るよう切断することが肝要である。
【００２１】なお後者の場合には必要に応じて移動方向
αを切替える操作を繰り返して往復動の回数を増すこと
により径の異なるルータービット８を使用することなく
スリット９の幅を広くすることができる。そして使用す
るルータービット８の種類や、該ビット８の回転数、挿
入・排出速度、送り速度などは特に限定されず、適宜穿
孔すべきスリット９の形状に応じて好適なものを選択す
ることができる。
【００２２】このようにして中央部にスリット９が穿孔
され、かつ該スリット９の近傍にバンプパッド４が配設
されているプリント配線板を、図４のようにして該バン
プパッド４と半導体チップ２の電極パッド３をボンディ
ングワイヤ５により接続するが、さらに必要に応じて接
続されたプリント配線板１と半導体チップ２とを樹脂６
でモールドするＰＢＧＡやカバープレートにより一体化
するＴＢＧＡなどの半導体パッケージとして構成するこ
ともできる。
【００２３】
【実施例】つぎに本発明の実施例を比較例とともに説明
する。１８μｍの銅箔を有する厚さ２００μｍの銅張ガ
ラスエポキシ樹脂基板の表面に、旭化成工業株式会社製
のドライフィルム型フォトレジスト「ＡＱ２５５９」
（商品名）を厚さ２５μｍで均一にラミネートした。そ
の後、フォトレジスト層上に回路幅、回路間隔が共に４
０μｍとなるようにパタ−ニングされたフォトマスクを
載置し、６０ｍＪ／ｃｍ２の紫外線を照射した後、現像
し、水洗、乾燥して導体回路が形成されたプリント配線
板を得た。
【００２４】つぎに前記導体回路部分を粒径１００μｍ
の砥粒を用いた吹付けにより粗面化した後、太陽インキ
社製のソルダレジスト「ＰＳＲ４０００ＡＵＳ」（商品
名）を厚さ３０μｍに塗布し、ついで該ソルダレジスト
を露光・現像により溶解除去して中央部にバンプパッド
部分を露出させ、さらに周辺部分に残存するソルダレジ
ストを乾燥炉により熱硬化させた。
【００２５】続いて電気めっき用の配線部のパターンに
ついて下記表１のように幅とルータービットの移動方向
に直交する面に対する角度（γ）を替えて電気めっきと
ルータービットによる穿孔を行い、バリの発生状態を表
１に示すとともに、配線剥がれの発生状態を表２に示
す。
【００２６】なおルータービットによる穿孔条件は以下
の通りであった。 ルータービット：ユニオンツール株式会社製ビット ビット回転数：３８０００ｒｐｍ（時計方向に回転） ビット挿入・排出速度：１００ｍｍ／ｍｉｎ ビット送り速度：３５０〜４００ｍｍ／ｍｉｎ（ビッ
トを一方向にのみ移動させた） スリットの幅および長さ：１．０ｍｍＷ×１０．００
ｍｍＬ
【００２７】
【表１】 ◎：バリの発生なし ○：バリの発生殆どなし ×：バリの発生あり
【００２８】前記表１より分かる通り、配線部分のパタ
ーン幅を替えてもルータービットの移動方向に直交する
面に対する角度（γ）を１５°以上に傾斜させればバリ
の発生は防止でき、特に３０°の傾斜ではバリが発生し
なかった。
【００２９】
【表２】 ◎：配線の剥がれなし ○：配線の剥がれ殆どなし ×：配線の剥がれあり
【００３０】前記表２より分かる通り、配線部分のパタ
ーン幅を９０μｍ以上にすれば配線剥がれは防止でき、
特に１２０μｍ以上の場合では配線剥がれが発生しなか
った。前記表１および表２の結果よりバリが発生せず、
かつ配線剥がれがない条件は、電気めっき用配線部の配
線パターンを、ルータービットの移動方向に直交する面
に対して１５°以上の鋭角となるよう傾斜して形成し、
かつ前記配線部の幅を、９０μｍ以上にすることである
ことが分った。
【００３１】
【発明の効果】以上述べた通り本発明によれば、ルータ
ービットによりスリットを穿孔してなるプリント配線板
の製造方法において、電気めっきのための配線部のパタ
ーンをルータービットにより切断する際、バリの発生を
防止するとともに、配線剥がれの発生も防止して製品歩
留まりを高めるとともに、作業効率を向上せしめたプリ
ント配線板の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明により作製されたプリント配線板の平面
図である。
【図２】本発明によるルータービットによるスリットを
一穿孔工程で穿孔する状況を示す図である。
【図３】本発明によるルータービットによるスリットを
往復動させて穿孔する状況を示す図である。
【図４】本発明に係るプリント配線板の一実施例を用い
て作製されたＰＢＧＡの概略断面図である。
【図５】従来のプリント配線板の平面図である。
【図６】従来技術によるプリント配線板を用いて作製さ
れたＰＢＧＢの概略断面図である。
【符号の説明】
１ プリント配線板 ２ 半導体チップ ３ 電極パッド ４ バンプパッド ５ ボンディングワイヤ ６ 樹脂 ７ パターン ８ ルータービット ９ スリット ９−１ 一側面 ９−２ 他側面 α、α′ 移動方向 β 面 γ 角度
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 明広 長野県上伊那郡箕輪町大字中箕輪12238 株式会社伸光製作所内 (56)参考文献 特開 平４−114489（ＪＰ，Ａ) 特開 平２−125497（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 1/02 H05K 3/00

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁基板の表面に形成された金属皮膜を
    パターニングして導体回路を形成し、ついで該導体回路
    に電気めっきによる表面処理を施し、その後前記基板の
    中央部にルータービットにより半導体チップとの接続用
    ボンディングワイヤを通すためのスリットを穿孔してな
    るプリント配線板の製造方法において、前記スリットを
    穿孔する箇所の電気めっき用配線部のパターンを、前記
    ルータービットの移動方向に直交する面に対して鋭角と
    なるよう傾斜して形成したことを特徴とするプリント配
    線板の製造方法。
  2. 【請求項２】 前記電気めっき用配線部のパターンを、
    前記ルータービットの移動方向に直交する面に対して１
    ５°以上の鋭角となるよう傾斜して形成したことを特徴
    とする請求項１記載のプリント配線板の製造方法。
  3. 【請求項３】 前記電気めっき用配線部の幅を、９０μ
    ｍ以上にすることを特徴とする請求項１または２記載の
    プリント配線板の製造方法。
JP2000023827A 1999-03-01 2000-02-01 プリント配線板の製造方法 Expired - Fee Related JP3415089B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000023827A JP3415089B2 (ja) 1999-03-01 2000-02-01 プリント配線板の製造方法
US09/511,368 US6550136B1 (en) 1999-03-01 2000-02-23 Method of fabricating printed wiring board
SG200001071A SG97854A1 (en) 1999-03-01 2000-02-28 Method of fabricating printed wiring board
KR10-2000-0010104A KR100509391B1 (ko) 1999-03-01 2000-02-29 인쇄 배선판 제조 방법
TW089103548A TW491009B (en) 1999-03-01 2000-03-01 Method of fabricating printed wiring board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-52837 1999-03-01
JP5283799 1999-03-01
JP2000023827A JP3415089B2 (ja) 1999-03-01 2000-02-01 プリント配線板の製造方法
US09/511,368 US6550136B1 (en) 1999-03-01 2000-02-23 Method of fabricating printed wiring board

Publications (2)

Publication Number Publication Date
JP2000315751A JP2000315751A (ja) 2000-11-14
JP3415089B2 true JP3415089B2 (ja) 2003-06-09

Family

ID=27617196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000023827A Expired - Fee Related JP3415089B2 (ja) 1999-03-01 2000-02-01 プリント配線板の製造方法

Country Status (3)

Country Link
US (1) US6550136B1 (ja)
JP (1) JP3415089B2 (ja)
TW (1) TW491009B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2396063B (en) * 2001-02-15 2005-02-09 Hewlett Packard Co Connector system and assembly
JP3715637B2 (ja) * 2004-03-11 2005-11-09 新光電気工業株式会社 めっき方法
JP2006286847A (ja) * 2005-03-31 2006-10-19 Eastern Co Ltd 半導体装置用基板の製造方法
KR100648916B1 (ko) * 2005-04-12 2006-11-27 주식회사 심텍 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
KR100632597B1 (ko) 2005-04-19 2006-10-11 삼성전기주식회사 보드 온 칩 볼 그리드 어레이 기판의 제조 방법
JP4704870B2 (ja) * 2005-09-26 2011-06-22 イビデン株式会社 プリント配線板の製造方法
JP2008171927A (ja) * 2007-01-10 2008-07-24 Renesas Technology Corp 半導体装置
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830554A (en) * 1986-06-23 1989-05-16 Cencorp, Inc. Routing apparatus for cutting printed circuit boards
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method

Also Published As

Publication number Publication date
US6550136B1 (en) 2003-04-22
TW491009B (en) 2002-06-11
JP2000315751A (ja) 2000-11-14

Similar Documents

Publication Publication Date Title
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
CN1329968C (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
JP2004214595A (ja) メッキリード線を使用しないパッケージ基板及びその製造方法
US7169313B2 (en) Plating method for circuitized substrates
US7600315B2 (en) Method of manufacturing printed circuit board
JP3415089B2 (ja) プリント配線板の製造方法
KR100648916B1 (ko) 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
US6801438B1 (en) Electrical circuit and method of formation
JP2000077568A (ja) プリント配線基板の構造及びその製造方法
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR100509391B1 (ko) 인쇄 배선판 제조 방법
JP2003209359A (ja) コア基板およびその製造方法
KR100545071B1 (ko) 도금 인입선이 단축된 패키지 기판 및 그 제조방법
JP2001358257A (ja) 半導体装置用基板の製造方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP2004095582A (ja) コア基板およびその製造方法
CN1591805A (zh) 热增强型球栅阵列集成电路封装基板制造方法及封装基板
JP2800785B2 (ja) 微細配線実装基板およびその製造方法
JPS63240093A (ja) プリント配線板の製造方法
JP2002026172A (ja) フレキシブル配線基板およびその製造方法
JP2004363283A (ja) 多層プリント配線基板の製造方法
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2005011918A (ja) 配線基板及びその製造方法
JP2001077234A (ja) プリント配線板、半導体装置およびその製造方法
JPS63260194A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees