KR970023931A - 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈 - Google Patents

회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈 Download PDF

Info

Publication number
KR970023931A
KR970023931A KR1019960045308A KR19960045308A KR970023931A KR 970023931 A KR970023931 A KR 970023931A KR 1019960045308 A KR1019960045308 A KR 1019960045308A KR 19960045308 A KR19960045308 A KR 19960045308A KR 970023931 A KR970023931 A KR 970023931A
Authority
KR
South Korea
Prior art keywords
layer
conductor
bump
circuit
forming
Prior art date
Application number
KR1019960045308A
Other languages
English (en)
Other versions
KR100458754B1 (ko
Inventor
노보루 신가이
타츠오 와다
카츠로 아오시마
Original Assignee
나야 유이찌로
메이코 일렉트로닉스 컴퍼니 리미티드
노보루 신가이
머신 액티브 컨택트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나야 유이찌로, 메이코 일렉트로닉스 컴퍼니 리미티드, 노보루 신가이, 머신 액티브 컨택트 컴퍼니 리미티드 filed Critical 나야 유이찌로
Publication of KR970023931A publication Critical patent/KR970023931A/ko
Application granted granted Critical
Publication of KR100458754B1 publication Critical patent/KR100458754B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/32—Safety or protective measures for persons during the construction of buildings
    • E04G21/3204—Safety or protective measures for persons during the construction of buildings against falling down
    • E04G21/3223—Means supported by building floors or flat roofs, e.g. safety railings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/32—Safety or protective measures for persons during the construction of buildings
    • E04G21/3204—Safety or protective measures for persons during the construction of buildings against falling down
    • E04G21/3252—Protections, e.g. cover, caps, against impaling on starter reinforcement bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 표면에 높이의 흑들림이 작은 범프의 패턴이 형성되어 있고, 거기에 반도체부품을 고밀도실장하는 것이 가능한 회로기판에 관한 것으로, 레지스터층과 절연기판으로 이루어진 절연기재가운데 전기도금법으로 형성된 도체회로가 매설되고, 그 표면에는 범프가 표출하고, 이들 사이에는 어느 것으로나 전기도금법으로 형성되는 기둥모양도체로 전기적으로 접속되어 있고 또 범프는 다른 도전재료를 전기도금법으로 2층이상 적층된 다층구조체인 회로기판을 제공하는 것으로, 이 회로기판은 범프의 형성 개소에 탄성부재를 배치하면 콘택트 헤드로써 응용할 수 있다.

Description

회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로기판 M1을 도시한 사시도.

Claims (26)

  1. 하기에서 이루어진 회로기판 ; 절연기판이 적어도 한면에는 적어도 범프가 형성된다 ; 상기 절연기재가 적어도 한면 혹은 / 및 내부에는 적어도 1층 도체회로가 배선된다 ; 상기 범프와 도체회로의 사이 혹은 / 및 각 도체회로 간에는 그것들을 전기적으로 접속한 도통구조가 형성된다 ; 그리고, 적어도 상기 범프는, 적어도 2종류의 도전재료를 순차 전착하여 이루어진 다층구조체이다.
  2. 제1항에 있어서, 상기 도통구조는 기둥모양도체이다.
  3. 제1항에 있어서, 상기 다층구조체는 2층구조체이며, 상기 2층구조체의 외층부는 금, 니켈, 니켈합금군에서 선정된 어느 것이나 1종, 또는 내층부는 동(銅)이다.
  4. 제1항에 있어서, 상기 절연기재가 적어도 한면에는 범프와 랜드부회로가 표출하여 형성된다.
  5. 제1항에 있어서, 상기 절연기재가 적어도 한면에는 범프와 랜드부회로와 도체회로가 표출하여 형성된다.
  6. 제1항에 있어서, 상기 범프가 형성된 상기 절연기재의 표면에는 그랜드선회로 혹은 /및 히트 싱크가 형성된다.
  7. 제6항에 있어서, 상기 절연기재의 내부에는, 상기 히트 싱크에서 다른 방향면에 걸쳐 상기 다른 방향면에 표출하는 전열로가 형성된다.
  8. 상기 공정에서 이루어진 회로기판의 제조방법 ; 도전기판과 상기 도전기판이 적어도 한면에 형성된 도체박층과, 상기 도체박층의 표면에 형성된 전착층과 상기 전착층의 개정개소에 매설하여 형성되어서, 적어도 2종류의 도전재료를 순차 전착하여 이루어진 다층구조체의 범프와, 상기 전착층을 피복하여 형성된 레지스터부(A)와, 상기 레지스터부(A)에 매설하여 형성되어, 상기 범프에 접속하는 제1기둥모양도체, 혹은 도체회로 또는 랜드부회로와, 상기 레지스터부(A)에 매설하여 형성되고, 상기 도체회로 또는 상기 랜드부회로가 접속하고, 그 단면은 상기 레지스터부(A)의 표면에 표준하는 제2기둥모양도체로 이루어진 부재(A)를 제조하는 공정A; 상기 부재A의 레지스터부 (A)의 표면에 1층도체회로가 형성되어 있는 부재B(1), 혹은 복수층의 도체회로와 그 도체회로간을 접속하는 기둥모양 도체가 다른 레지스터부(B)에 매설하여 형성되고, 또는 마지막 도체회로는 상기 레지스터부(B)의 표면에 형성되어 있는 부재B(2)를 제조하는 공정B; 상기 부재B(1) 또는 부재B(2)의 상기 도체회로측의 표면을 절연기재의 표면에 열 압착하여, 상기 도체회로가 상기 절연기재에 매설되어 이루어진 일체화물 (C)를 제조하는 공정C; 및 상기 일체화물 (C)에서 상기 도전기판을 박리한 다음, 상기 도체박층 및 전착층을 순차 에칭제거하여 범프를 표출시키는 공정 D.
  9. 제8항에 있어서, 공정A가 하기 공정에서 이루어진다 ; 전기도금법으로, 도전기판이 적어도 한면을 피복하여 도체박층을 형성하는 공정A1; 상기 도체박층을 피복하여 레지스터층(a1)을 형성한 다음 노광·현상 처리를 가하여, 상기 레지스터층(a1)을 범프형성예정개소에만 잔류시키고 상기 도체박층이 다른 표면을 노출시키는 공정 A2; 상기 도체박층의 노출표면에 전기도금법으로, 상기 범프형성예정개소에 잔류하는 레지스터층(a1)과 한면에 도전재료를 전착하여 전착층을 형성하는 공정 A3; 상기 범프형성예정개소에 잔류하는 상기 레지스터층(a1)을 제거하고 상기 전착층에 상기 도체박층의 표면이 노출된 범프용 홈을 형성하는 공정 A4; 상기 전착층의 표면을 피복하여 레지스터층(A2)을 형성한 다음 노광·현상처리를 가하여 상기 레지스터층(a2)에 상기 범프용 홈에 연통하는 제1구멍과, 형성할 만한 랜드부 회로의 회로 패턴에 상당하는 평면 패턴을 형성하는 공정 A5; 전기도금을 가하여, 상기 범프용 홈과 상기 제1구멍과 상기 평면 패턴에 제1도전재료를 층상에 전착하고 이어서 형성된 층상체상에 상기 제1도전재료와는 다른 적어도 1종의 도전재료를 또 순차 전착하여, 상기 범프용홈과 상기 제1구멍과 상기 평면 패턴을, 2종 이상의 도전재료가 적층하여 이루어진 다층구조체로 충전하여 범프와 제1기둥모양도체와 랜드부 회로를 일괄하여 형성하는 공정A6; 상기 레지스터층기둥(a2)을 제거하고 상기 전착층의 표면을 노출시키는 공정A7; 상기 전착층의 노출표면을 피복하여 상기 제1기둥모양도체의 단면이 표출하는 두께로 레지스터층(a3)을 형성하는 공정 A8; 상기 레지스터층(a3)과 상기 제2기둥모양도체의 단면을 피복하여 무전해도금법으로 도금박막을 형성하는 공정 A9; 상기 도금박막을 피복하여 레지스터층(a4)을 형성한 다음 노광·현상처리를 가하고, 상기 레지스터층(a4)에 형성할 만한 도체회로의 회로패턴에 상당하는 평면패턴 및 상기 랜드부회로에 연통하는 구멍의 평면패턴을 형성하여, 그 평면패턴에서 상기 도금박막의 표면을 노출시키는 공정 A10; 전기도금을 가하여, 상기 평면 패턴에 도전재료를 전착하여 도체 회로 및 상기 랜드부회로에 접속하는 주상상태들 일괄하여 형성하는 공정 A11; 상기 레지스터층(a4)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(a3)을 노출시키는 공정 A12; 상기 도체회로, 랜드부회로에 접속하는 상기 기둥모양도체 및 상기 레지스터층(a3)을 레지스터층(a4)으로 피복하여 상기 레지스터층(a3)과 상기 레지스터층(a5)에서 이루어진 레지스터부(A)를 형성한 다음 노광·현상 처리를 가하여, 상기 도체회로 및 랜드부회로에 접속하는 상기 기둥모양 도체에 연통하는 제2구멍을 형성하는 공정 A13; 및 전기도금을 가하여, 상기 제2구멍안에 도전재료를 충전하여 제2기둥모양도체를 형성하는 공정 A14.
  10. 제8항에 있어서, 공정 B(1)가 하기 공정에서 이루어진다 : 상기 부재A에 대한 상기 레지스터층(a5)의 전면을 피복하여, 무전해 도금법으로 도금박막을 형성하는 공정 B1; 전기도금을 가하여, 상기 도금박막의 노출표면에 도전재료를 전착하여 도체회로를 형성하는 공정B3; 및 상기 레지스터층(b1)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(a5)을 노출시키는 공정B4.
  11. 제8항에 있어서, 공정B(2)가 하기 공정에서 이루어진다 : 상기 부재B(1)에 대해서, 레지스터층(a5)과 상기 도체회로를 피복하여 레지스터층(b2)을 형성한 다음 노광·현상처리를 가하여, 상기 레지스터층(b2)에 상기 도체회로에 연통하는 구멍을 형성하는 공정B5; 전기도금을 가하여, 상기 구멍 안에 도전재료를 전 착하여 기둥모양도체를 형성하는 공정B6; 상기 레지스터층(b2)의 전면을 피복하여, 무전해도금법으로 도금박막을 형성하는 공정B7; 상기 도금박막을 피복하여 레지스터층(b3)을 형성한 다음 노광 현상 처리를 가하여, 상기 레지스터층(b3)에 형성할 만한 도체회로의 회로패턴에 상당하는 평면패턴을 형성하고, 그 평면패턴에서 상기 도금박막의 표면을 노출시키는 공정 B8; 전기도금을 가하여, 상기 평면패턴에 도전재료를 전착하여 도체회로를 형성하는 공정 B9; 및 상기 레지스터층(b3)을 제거하고, 노출된 상기 도금박막을 에칭제거하여 상기 레지스터층(b2)을 노출시키는 공정B10; 을 적어도 1회 행한다.
  12. 제8항에 있어서, 공정 A가 하기 공정에서 이루어진다 : 도전기판이 적어도 한면을 피복하고, 전기도금법으로 도체박층을 형성하는 공정A1; 상기 도체박층을 피복하여 레지스터층(a1)을 형성한 다음 노광·현상 처리를 가하여, 상기 레지스터층(a1)을, 범프형성예정개소에만 잔류시켜서 상기 도체박층이 다른 표면을 노출시키는 공정 A2; 상기 도체박층의 노출표면에 전기도금법으로 상기 범프형성예정개소에 잔류하는 상기 레지스터층(a1) 동일면에 도전재료를 전착하여 전착층을 형성하는 공정 A3; 상기 범프형성예정개소에 잔류하는 레지스터층(a1)을 제거하여, 상기 전착층에 상기 도체박층의 표면이 표출된 범프용 홈을 형성하는 공정A4; 상기 전착층의 표면을 피복하여 레지스터층(a2)을 형성한 다음 노광·현상처리를 가하고, 상기 레지스터층(a2)에, 상기 범프용 홈에 연통하는 평면패턴이며, 형성할 만한 도체회로의 회로패턴에 상당하는 평면패턴 및 필요에 따라서 랜드부회로의 회로패턴에 상당하는 평면패턴을 형성하는 공정 A15; 전기도금을 가하여, 상기 범프용 홈과 상기 평면 패턴에 제1도전재료를 전착하고, 이어서 형성된 층상체상에 상기 제1도전재료와는 다른 적어도 1종의 도전재료를 순차 전착하고, 상기 범프용 홈과 상기 도체회로와 필요에 따라서 상기 랜드부 회로를 2종이상의 도전재료가 적층하여 이루어진 다층구조체로 충전하고, 범프와 도체회로와 필요에 따라서는 랜드부 회로를 일괄하여 형성하는 공정 A16; 상기 도체회로 및 필요에 따라서는 랜드부회로를 피복하여 레지스터층(a3)을 형성한 다음 노광·현상처리를 가하여, 상기 레지스터층(a3)에 상기 도체회로 및 필요에 따라서는 랜드부 회로에 연통하는 제1구멍을 형성하는 공정 A17; 및 전기도금을 가하고, 상기 제1구멍 안에 도전재료를 전착하여 기둥모양도체를 형성하는 공정 A18.
  13. 하기에서 이루어진 범프식 콘택트 헤드 ; 절연기판의 소정개소에는, 적어도 상면이 상하이동가능한 가동부위가 형성된다 ; 상기 가동부위의 상면은 상기 절연기판의 상면과 동일면상태에 있다 ; 상기 절연기판의 상면 혹은 / 및 내부에는 상기 가동부위에까지 연재(延在)하는 복수개의 신호도체가 배선되어서, 적어도 그 선단은 상기 가동부위에 위치한다 ; ; 그리고, 상기 신호도체의 상기 선단의 상면에는, 적어도 2종류의 도전재료를 순차 전착하여 이루어진 다층구조체의 범프가 돌설된다.
  14. 제13항에 있어서, 상기 가동부위는 하기에서 이루어진다 : 상기 절연기판의 두께방향에 형성된 관통구멍 ; 상기 관통구멍에 배설된 탄성 부재 ; 그리고, 상기 탄성 부재의 상면은 상기 관통구멍의 상부개구에서 표출된다.
  15. 제13항에 있어서 상기 가동부위는 하기에서 이루어진다 : 상기 절연기판의 상면측이 박육부가 되도록 상기 절연기판의 두께 방향에 단차구조를 이루어 형성된 관통구멍의 상기 박육부이다 ; 그리고, 상기 관통구멍의 상부개구의 평면시 형상은 사각형이며, 그 사각형의 네 모퉁이에는 상기 절연기판의 주연부방향으로 연장하는 스릿트가 적어도 상기 단차구조에 대한 상기 박육부의 기부에까지 각설되어, 상기 박육부의 평면시형상은 설편형상을 이루고 있다.
  16. 제13항에 있어서, 상기 가동부위는 하기에서 이루어진다 : 상기 절연기판의 상면측이 박육부가되도록 상기 절연기판의 두께방향으로 단차구조를 이루어 형성되고, 상부개구의 평면시 형상은 사각형이며, 그 사각형의 네 모퉁이에는 상기 절연기판의 주연부 방향으로 연장하는 스릿트가 적어도 상기 단차구조에 대한 상기 박육부의 기부에 까지 각설되어, 상기 박육부의 평면시형상은 설편형상을 이루고 있는 관통구멍; 상기 관통구멍에 배설된 탄성부재; 그리고, 상기 탄성부재의 상면은 상기 관통구멍의 상부개구에서 표출되어, 상기 탄성부재의 상면에까지 상기 신호도체가 배선된다.
  17. 제13항에 있어서, 상기 신호도체는 그 상면만이 상기 절연기판과 상기 가동부위의 각 상면에 표출된다.
  18. 제13항에 있어서, 상기 가동부위의 하부에는, 상기 가동부위의 상면을 상방으로 팽출시키는 활성화수단이 배선된다.
  19. 제13항에 있어서, 상기 활성화수단이 밀폐구멍기실이다.
  20. 제13항에 있어서, 상기 절연기판에는 스루 홀이 형성되어, 상기 신호도체의 다른 단은 상기 스루 홀을 통하여 상기 절연기판의 다른쪽면에까지 도출되어, 그 선단에는 범프가 형성된다.
  21. 제13항에 있어서, 상기 절연기판은 전체가 탄성부재로 이루어진다.
  22. 하기 공정에서 이루어진 범프식 콘택트 헤드의 제조방법 : 도전박판의 표면을 피복하여 제1레지스터층을 형성한 다음 노광·현상처리를 가하여, 형성할 만한 범프의 위치에 상당하는 개소에 상기 도전박판의 표면을 노출시키는 공정 ; 상기 도전박판의 노출표면에 에칭처리를 가하여 상기 도전박판의 노출표면에 범프용 홈을 형성한 다음, 상기 제1레지스터층을 제거하는 공정, 표출된 도전박판의 표면을 피복하여 제2레지스터층을 형성한 다음 노광·현상처리를 가하여, 형성할 만한 신호도체의 패턴에 상당하는 평면 패턴으로 상기 도전박판의 표면을 노출시키는 공정 ; 전기도금을 가하여, 상기 범프용 홈과 상기 평면패턴에 제1도전재료를 층상에 전착하고, 이어서 형성된 층상체 상에 상기 제1도전재료와는 다른 적어도 1종의 도전재료를 순차 전착하고, 상기 범프용 홈과 상기 평면 패턴을 2종이상의 도전재료가 적층하여 이루어진 다층구조제로 충전하여 범프와 신호도체를 일괄하여 형성하는 공정 ; 상기 제2레지스터층을 제거한 다음, 그 표출면을 소정 형상의 개구를 갖는 관통구멍이 형성되어 있는 절연기판의 상기 개구측의 표면에 열압착하는 공정 ; 및 상기 관통구멍과 상기 도전박판에 의해 형성된 공동부에 탄성부재를 충전한 다음, 상기 도전박판을 에칭제거하여 상기 범프와 상기 신호도체의 상면을 표출시키는 공정.
  23. 하기 공정에서 이루어진 범프식 콘택트 헤드의 제조방법 : 도전기판이 적어도 한면을 피복하여, 전기도금법으로 도체박층을 형성하는 공정 ; 상기 도체박층을 피복하여 제1레지스터층을 형성한 다음 노광·현상처리를 가하여, 상기 제1레지스터층을 범프형성예정개소에만 잔류시켜서 상기 도체박층이 다른 표면을 노출시키는 공정 ; 상기 도체박층의 노출표면에, 전기도금법으로, 상기 범프형성예정개소에 잔류시키는 상기 제1레지스터층과 동일면에 도전재료를 전착하여 전착층을 형성하는 공정 ; 상기 범프형성예정개소에 잔류하는 상기 제1레지스터층을 제거하고, 상기 전착층에 상기 도체박층의 표면이 노출된 범프용 홈을 형성하는 공정 ; 상기 전착층의 표면을 피복하여 제2레지스터층을 형성한 다음 노광·현상처리를 가하여, 상기 제2레지스터층에 형성할만한 신호도체의 패턴에 상당하는 평면패턴에서 상기 전착층의 표면을 노출시키는공정, 전기도금을 가하여, 상기 범프용 홈과 상기 평면 패턴에 제1도전재료를 층상에 전착하고, 이어서 형성된 층상체상에 상기 제1도전재료와는 다른 적어도 1종의 도전재료를 순차 전착하고, 상기 범프용 홈과 상기 평면 패턴을 2종이상 도전재료가 적층하여 이루어진 다층구조체로 충전하여 범프와 신호도체를 일괄하여 형성하는 공정 ; 상기 제2레지스터층을 제거한 다음, 그 표출면은, 소정 형상의 개구를 갖는 관통구멍이 형성되어 있는 절연기판의 상기 개구측의 표면에 열압착하는 공정 ; 상기 관통구멍과 상기 전착층에 의해 형성된 공동부에 탄성부재를 충전한 다음, 상기 도전기판을 박리하고, 이어서 상기 도체박층 및 전착층을 순차 에칭 제거하여 범프 및 신호도체를 표출시키는 공정.
  24. 하기에서 이루어진 반도체부품실장모듈 ; 절연기재가 적어도 한면에 범프가 형성되어 있는 회로기판 ; 및 상기회로기판에 접착제를 사용하여 실장된 반도체부품 ; 그리고, 상기 반도체부품의 랜드부는 상기 범프와 기계적으로 접촉한다.
  25. 제24항에 있어서, 상기 접착제는 경화시에 촌법수축하는 접착제이다.
  26. 제24항에 있어서, 상기 범프가 적어도 2종류의 도전재료를 층상에 전착하여 이루어진 다층구조체이다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960045308A 1995-10-13 1996-10-11 회로기판과그제조방법,그회로기판을사용한범프식콘택트헤드와반도체부품실장모듈 KR100458754B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP26570195 1995-10-13
JP7-26571 1995-10-13
JP4774496 1996-03-05
JP8-47744 1996-03-05
JP7-265701 1996-04-10
JP8-88265 1996-04-10
JP8826596 1996-04-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020040003148A Division KR100474241B1 (ko) 1995-10-13 2004-01-15 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈

Publications (2)

Publication Number Publication Date
KR970023931A true KR970023931A (ko) 1997-05-30
KR100458754B1 KR100458754B1 (ko) 2005-09-30

Family

ID=27293073

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960045308A KR100458754B1 (ko) 1995-10-13 1996-10-11 회로기판과그제조방법,그회로기판을사용한범프식콘택트헤드와반도체부품실장모듈
KR1020040003148A KR100474241B1 (ko) 1995-10-13 2004-01-15 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020040003148A KR100474241B1 (ko) 1995-10-13 2004-01-15 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식콘택트 헤드와 반도체 부품 실장모듈

Country Status (5)

Country Link
US (3) US5886877A (ko)
EP (1) EP0768712B1 (ko)
KR (2) KR100458754B1 (ko)
DE (1) DE69635603T2 (ko)
TW (1) TW310370B (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP3704864B2 (ja) 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
IT1291779B1 (it) * 1997-02-17 1999-01-21 Magnetek Spa Procedimento per la realizzazione di circuiti stampati e circuiti stampati cosi'ottenuti
JP2956647B2 (ja) * 1997-04-21 1999-10-04 日本電気株式会社 半導体装置用キャリヤ及びそれを用いた半導体装置
US6268648B1 (en) * 1997-04-30 2001-07-31 Hitachi Chemical Co., Ltd. Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device
US6288347B1 (en) * 1997-05-30 2001-09-11 Kyocera Corporation Wiring board for flip-chip-mounting
JP2002520856A (ja) * 1998-07-08 2002-07-09 シーメンス アクチエンゲゼルシヤフト 回路装置およびその製造方法
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
US6078103A (en) * 1998-10-29 2000-06-20 Mcdonnell Douglas Corporation Dimpled contacts for metal-to-semiconductor connections, and methods for fabricating same
SE516087C2 (sv) * 1999-02-02 2001-11-19 Ericsson Telefon Ab L M Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare
JP3756723B2 (ja) * 1999-07-27 2006-03-15 松下電工株式会社 プリント配線板の加工方法
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2001267449A (ja) * 2000-03-15 2001-09-28 Nec Corp Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP4555436B2 (ja) * 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US6651324B1 (en) * 2000-11-06 2003-11-25 Viasystems Group, Inc. Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
DE10223738B4 (de) * 2002-05-28 2007-09-27 Qimonda Ag Verfahren zur Verbindung integrierter Schaltungen
DE10234951B4 (de) * 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making
US20090014897A1 (en) * 2003-05-15 2009-01-15 Kumamoto Technology & Industry Foundation Semiconductor chip package and method of manufacturing the same
US7332805B2 (en) * 2004-01-06 2008-02-19 International Business Machines Corporation Electronic package with improved current carrying capability and method of forming the same
JPWO2005081312A1 (ja) * 2004-02-24 2008-01-17 イビデン株式会社 半導体搭載用基板
JP2005328025A (ja) * 2004-04-13 2005-11-24 Matsushita Electric Ind Co Ltd 面実装電子部品の製造方法とこの製造方法で製造した面実装電子部品とこれを用いた電子機器
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
JP4319976B2 (ja) * 2004-12-27 2009-08-26 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR100771862B1 (ko) * 2005-08-12 2007-11-01 삼성전자주식회사 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
JP4979214B2 (ja) * 2005-08-31 2012-07-18 日本発條株式会社 プローブカード
JP5164362B2 (ja) 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
JP4715798B2 (ja) * 2007-04-10 2011-07-06 ブラザー工業株式会社 電子装置
US20090009197A1 (en) * 2007-07-02 2009-01-08 Kabushiki Kaisha Nihon Micronics Probe for electrical test
JP4447631B2 (ja) * 2007-11-05 2010-04-07 東京エレクトロン株式会社 位置検出用治具
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
KR100997524B1 (ko) * 2008-10-28 2010-11-30 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5379065B2 (ja) 2010-04-21 2013-12-25 新光電気工業株式会社 プローブカード及びその製造方法
US8797053B2 (en) * 2011-05-24 2014-08-05 Intel Corporation Positioning and socketing for semiconductor dice
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
US10070536B2 (en) * 2016-07-05 2018-09-04 Unimicron Technology Corp. Manufacturing method of circuit board structure
JP2019121311A (ja) * 2018-01-11 2019-07-22 シャープ株式会社 基板、表示装置及び基板の製造方法
KR102445562B1 (ko) * 2018-03-29 2022-09-21 삼성디스플레이 주식회사 인쇄 회로 기판 패키지 및 이를 포함하는 표시 장치
CN108684134B (zh) * 2018-05-10 2020-04-24 京东方科技集团股份有限公司 线路板和显示装置
TWI692639B (zh) * 2019-10-03 2020-05-01 佳世達科技股份有限公司 超音波探頭
DE102019132852B4 (de) * 2019-12-03 2021-12-30 Schweizer Electronic Ag Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
CN114040590B (zh) * 2021-10-22 2023-06-16 重庆康佳光电技术研究院有限公司 双面电路基板、显示面板及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3826984A (en) * 1969-02-28 1974-07-30 Licentia Gmbh Measuring device for the dynamic measurement of semiconductor parameters and method of making such a device
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4332343A (en) * 1978-09-20 1982-06-01 International Business Machines Corporation Process for in-situ modification of solder comopsition
US4649339A (en) * 1984-04-25 1987-03-10 Honeywell Inc. Integrated circuit interface
JPS62276894A (ja) * 1986-02-21 1987-12-01 株式会社メイコー スル−ホ−ル付導体回路板の製造方法
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
EP0259163A3 (en) * 1986-09-05 1989-07-12 Tektronix, Inc. Semiconductor wafer probe
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
JPH01160029A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 半導体装置
US4922192A (en) * 1988-09-06 1990-05-01 Unisys Corporation Elastic membrane probe
EP0361779A1 (en) * 1988-09-26 1990-04-04 Hewlett-Packard Company Micro-strip architecture for membrane test probe
US4968589A (en) * 1988-10-26 1990-11-06 General Signal Corporation Probe card for integrated circuit chip and method of making probe card
EP0368262B1 (en) * 1988-11-09 2001-02-14 Nitto Denko Corporation Wiring substrate, film carrier, semiconductor device made by using the film carrier, and mounting structure comprising the semiconductor device
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US4930001A (en) * 1989-03-23 1990-05-29 Hughes Aircraft Company Alloy bonded indium bumps and methods of processing same
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ｉｃ搭載用可撓性回路基板及びその製造法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5172050A (en) * 1991-02-15 1992-12-15 Motorola, Inc. Micromachined semiconductor probe card
US5225037A (en) * 1991-06-04 1993-07-06 Texas Instruments Incorporated Method for fabrication of probe card for testing of semiconductor devices
JP2873409B2 (ja) * 1991-06-07 1999-03-24 ティーディーケイ株式会社 薄膜磁気ヘッドの製造方法
US5177438A (en) * 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
US5310965A (en) * 1991-08-28 1994-05-10 Nec Corporation Multi-level wiring structure having an organic interlayer insulating film
KR100196195B1 (ko) * 1991-11-18 1999-06-15 이노우에 쥰이치 프로우브 카드
JPH05206201A (ja) * 1992-01-28 1993-08-13 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5513430A (en) * 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
JPH0883825A (ja) * 1994-09-09 1996-03-26 Tokyo Electron Ltd プローブ装置
US5854558A (en) * 1994-11-18 1998-12-29 Fujitsu Limited Test board for testing a semiconductor device and method of testing the semiconductor device
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
TW300954B (en) * 1995-07-14 1997-03-21 Tokyo Electron Co Ltd The probe card used in prober
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board

Also Published As

Publication number Publication date
DE69635603T2 (de) 2006-09-14
EP0768712A2 (en) 1997-04-16
KR100458754B1 (ko) 2005-09-30
DE69635603D1 (de) 2006-01-26
US5886877A (en) 1999-03-23
EP0768712A3 (en) 1999-01-07
US6239983B1 (en) 2001-05-29
US6350957B1 (en) 2002-02-26
KR100474241B1 (ko) 2005-03-14
EP0768712B1 (en) 2005-12-21
TW310370B (ko) 1997-07-11

Similar Documents

Publication Publication Date Title
KR970023931A (ko) 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
JP2842378B2 (ja) 電子回路基板の高密度実装構造
US3464855A (en) Process for forming interconnections in a multilayer circuit board
KR100836653B1 (ko) 회로기판 및 그 제조방법
JPH04345779A (ja) 電気接続要素の製造方法
JPH04355086A (ja) 電気接続要素の製造方法
JP3953122B2 (ja) 回路カード及びその製造方法
JP2000307031A (ja) 両面電気相互接続フレキシブル回路
US20090242238A1 (en) Buried pattern substrate
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
US20190296102A1 (en) Embedded component structure and manufacturing method thereof
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP3592129B2 (ja) 多層配線基板の製造方法
US5306872A (en) Structures for electrically conductive decals filled with organic insulator material
US6207354B1 (en) Method of making an organic chip carrier package
US3627902A (en) Interconnections for multilayer printed circuit boards
US6225028B1 (en) Method of making an enhanced organic chip carrier package
USRE29284E (en) Process for forming interconnections in a multilayer circuit board
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
JPH1079568A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee