JP2000307031A - 両面電気相互接続フレキシブル回路 - Google Patents

両面電気相互接続フレキシブル回路

Info

Publication number
JP2000307031A
JP2000307031A JP2000080572A JP2000080572A JP2000307031A JP 2000307031 A JP2000307031 A JP 2000307031A JP 2000080572 A JP2000080572 A JP 2000080572A JP 2000080572 A JP2000080572 A JP 2000080572A JP 2000307031 A JP2000307031 A JP 2000307031A
Authority
JP
Japan
Prior art keywords
copper
film
flexible circuit
vias
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000080572A
Other languages
English (en)
Other versions
JP2000307031A5 (ja
Inventor
Donald C Abbott
シー、アボット ドナルド
A Furecchetto Raymond
エイ、フレッチェット レイモンド
Szabo Robert
サボ ロバート
Steve Smith
スミス スチーブ
Christopher Smith
スミス クリストファー
West David
ウェスト デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000307031A publication Critical patent/JP2000307031A/ja
Publication of JP2000307031A5 publication Critical patent/JP2000307031A5/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 信頼性の高い製法による低コストなフレキシ
ブル回路。 【解決手段】 面積アレイ集積パッケージに対する基板
として特に役に立つ両面電気相互接続フレキシブル回
路、及びこの構造を作る方法を説明した。一方の面に相
互接続部を、そして第２の面にはんだボール接点パッド
を持つ回路が、空気ポケットを包み込むことを避ける為
に、１つの面からめっきされた銅によって相互接続され
る。１実施例では、ひっこんでいて良いはんだボール接
点パッドから伸びる銅フィルムから、導電バイアが形成
され、接点パッド内にはんだボールに対する井戸を作
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は全般的に集積回路
パッケージ、更に具体的に言えば、フレキシブル回路基
板を作る方法に関する。
【０００２】
【従来の技術及び課題】一層安く、一層速く、そして消
費電力が一層小さい集積回路に対する要求が強まるにつ
れて、回路板レベルでのデバイス詰込み密度も高くな
る。トランジスタの並びに半導体デバイスを集積する電
気的な相互接続の寸法を最小限にする要求に合う技術が
絶えず開発されるばかりでなく、パッケージ技術も進歩
しており、この結果、電気的及び熱的な性能が改善され
た一層小形の集積回路パッケージが得られている。ボー
ル格子（グリッド）アレイ（ＢＧＡ）及び多くのチップ
規模のパッケージ（ＣＳＰ）は、パッケージの区域内に
局限されたはんだボールのアレイを用いて、外部の回路
板に組込まれる集積回路パッケージである。はんだボー
ルが外部回路板に電気接続されると共に、パッケージの
基板にあるバイア及び導体トレースを介してチップに電
気接続される。面積（エリア）アレイ・パッケージの一
例が図１ａに示されており、これに対してリード付きパ
ッケージが図１ｂに示されている。図１ａに示すＣＳＰ
のような面積アレイ・パッケージでは、はんだボール１
０１が、リード付きパッケージの図１ｂに示された突出
するリード１２１をなくしており、印刷回路基板１０２
がダイを支持し、ダイとはんだボールの間の電気的な相
互接続をしている。回路板が、図１ｂのリード付きパッ
ケージのダイ付きパッケージ１２２及び内部リード・フ
レーム１２３の代りになり、こうして更にこじんまりし
たパッケージになる。更に、チップと外部回路板の間の
相互接続が一層短くなって、そのインダクタンスが一層
小さくなることにより、改善された性能が実現される。
集積回路チップ１０４が、ワイヤ・ボンディングによ
り、又はフリップ・チップ１０３接続により、基板上の
相互接続回路に電気接続される。典型的には、基板は頑
丈な印刷配線板構造であるか、或いは更に小形で更に密
な間隔の回路では、相互接続が支持のないフレキシブル
（可撓性）回路構造で作られる。基板のチップ側にある
印刷回路１０５間の、反対側の外部接点はんだボールへ
の電気接続は、基板を通る導電バイア１０６によって為
されているのが典型的である。
【０００３】印刷回路の従来の作り方は、回路パターン
及び導体通路の拡大スケールのアートワーク・マスタを
用意し、その後拡大スケールのアートワーク・マスタを
所望の寸法までフォトリソグラフ手法によって縮小す
る。フォトレジスト材料に対して用いる為、この縮尺し
た回路パターンに従ってスクリーン及びマスクを作る。
エッチング、スクリーニング、めっき、積層、真空堆
積、バイア孔の形成及び保護被覆の適用を含むプロセス
を使って、支持される印刷回路及び支持のないフレキシ
ブル回路の両方を作る。フレキシブル回路上の面積アレ
イ・パッケージに対する基板は、両面に金属銅を適用す
ることにより、リール又はシートの形で、誘電体重合体
基部フィルムの上に作るのが最も普通である。金属導体
は、基部フィルムに結合した薄い箔であってもよいし、
あるいは蒸着して、その後必要な厚さまでめっきしても
よい。金属に相互接続トレース及び接点パッドをパター
ンぎめしてエッチングする。基板の夫々の側にある導体
及び接点を電気的に相互接続する為の幾つかの方式が知
られている。典型的には、機械的な打抜き又はレーザ削
摩により、バイアを形成し、バイアをめっきによって導
体で埋め、フィルムを金属化する際に金属をデポジット
し、又は導電ペーストによって埋めることによって、導
体で埋める。回路の完全な製造は、環境保護をすると共
に、はんだ接点を維持するため、導体の上にニッケル層
及び金の薄膜をめっきすることを含む。最後の工程は、
はんだの広がりを制御する為に、はんだマスク被覆を適
用することである。こういう全ての製造方式は、何回も
のめっき又はエッチング工程を必要とし、一度に１つの
バイアを形成するレーザ削摩の場合、反復的なプロセス
は時間がかかる。バイアを形成する工程は、金属化の前
に、大掛かりな洗浄及び接着処理を必要とする。更に、
導電バイアを作る現存の方式は、通抜けの孔を一貫性を
持って導電性にするのと、上下の回路をバイアと整合さ
せるのに困難がある。バイアの導電度の不良が、導体と
基板の間の膨張の喰違い故に熱膨張の際に開く薄い導体
壁により、蒸着による不完全な被覆により、両側から金
属がめっきされるときに囲込まれた空気ポケットによ
り、薄い導体の疲労破損により、埋める材料の限界的な
導電度により、並びに不整合による限界的な接触によ
り、開路又は間欠的な破損の何れかとして現れる。従っ
て、フレキシブル回路として、並びに集積回路面積アレ
イパッケージに対する信頼性のあるフレキシブル回路基
板の大量生産が出来るようにする製造方法として、現在
の方法で確認されている信頼性の問題を除去し、各々の
回路の設計に必要な特定の工具を最小限に抑え、コスト
のかかる蒸着又は何回ものレーザ穿孔工程を必要としな
いフレキシブル回路及びその製造方法を提供することが
望ましい。
【０００４】
【課題を解決する為の手段及び作用】この発明の主な目
的は、誘電体フィルムの両面にある導体に取付けられた
信頼性のある導電バイアを含むフレキシブル回路に対す
る中間構造を提供することである。この発明の別の目的
は、基板の両面にある回路に整合し易い信頼性のある金
属導体のバイアを持つ集積回路面積アレイ・パッケージ
に対するフレキシブル回路基板を製造する方法として、
大量生産に適した方法を提供することである。この発明
の一面では、誘電体フィルムの主面に接着した銅フィル
ムを持つ基部誘電体フィルムに複数個の導電バイアが形
成される。フレキシブル回路内の導電バイアに対応する
箇所を第１の面上でパターンぎめし、銅フィルムをエッ
チングして、バイアの箇所を露出する。フォトレジスト
を取除き、銅が誘電体フィルム、好ましくは、ポリイミ
ドを基本とした重合体をエッチングする為のマスクとし
て役立つ。露出した重合体をエッチングして、誘電体の
第２の面上の銅フィルムで終端する複数個の円筒形開口
を作る。重合体を垂直方向にエッチングすると共に、水
平方向にはそれよりも少ない程度にエッチングして、第
１の面上に張出す銅の先端を残す。流体の力を使って、
第２の面上の銅を開口の中に引伸ばし成形し、それが第
１の面上の銅フィルムの平面上で終端するようにする。
こうして形成された第２の面上の無傷の銅層を陰極とし
て使って、陰極から銅を電気めっきして、銅で内張され
たバイアと第１の面上の銅フィルムの間の空間があれ
ば、それを埋める。電気めっきされた銅が、導体の厚さ
を厚くするのに役立つと共に、空所があればそれを密封
するのに役立ち、こうして頑丈な電気接点が保証され
る。１つの面からのめっきにより、両方の面から同時に
めっきされたバイアに見られるような空所及び空気ポケ
ットがなくなる。好ましい実施例のはんだボール接点パ
ッドは、この後で回路を外部印刷配線板に取付けるのに
使われるはんだボールを位置ぎめするのに特に適した、
導電バイアによって生ずるひっこみを持っている。第２
の実施例では、フレキシブル回路に対する中間構造が好
ましい実施例と同じく製造され、追加の銅がバイア及び
接点の露出した銅面の上に電気めっきされ、こうしてひ
っこみを、はんだボールを配置する為の選ばれたカップ
形の寸法まで埋める。
【０００５】関連する実施例では、誘電体フィルムの両
方の主面の上にある銅フィルムをフォトパターンして、
複数個のバイアの箇所を露出し、露出された銅フィルム
を両側でエッチングし、誘電体をエッチングして、両方
の面に張出す銅の先端を持つフィルムを通る開口を設け
る。銅の一方の面を銅電気めっき溶液の陰極と緊密に接
触させ、エッチングされたバイアを陰極接触面からめっ
きし、こうして空気ポケットのない密実な金属バイアに
する。この代りに、開口を機械的に打抜き、誘電体を化
学的にエッチングし、洗浄して、張出す銅の先端を持
つ、めっきの用意の出来た開口にすることが出来る。バ
イアは片側から上に述べたようにめっきされる。各々の
実施例は、誘電体フィルムの各々の主面の上にある連続
的な銅層と緊密に接触している密実な金属バイアの形成
及び埋めを含むフレキシブル回路に対する中間構造を開
示する。この後、金属化された面の上にフォトレジスト
を積層し、相互接続用のパターン及びはんだボール接点
パッドをバイアに対して整合させ、導体をエッチングす
る。パターンぎめされた導体は、はんだ接点に備えて、
ニッケル及び金の薄膜をめっきし、完成された回路には
んだマスクを適用する。リール間処理及び輸送が、基板
を製造する好ましい方式であり、これらの基板は、この
後、同じフォーマットを用いてパッケージに組立てるこ
とが出来る。しかし、方法はこの方式に限らない。
【０００６】
【実施例】この発明の好ましい実施例では、集積回路パ
ッケージに対するフレキシブル回路基板が図２に示され
ており、フレキシブル誘電体フィルム２０５の第１の面
上にある導体２０８を第２の面上にある複数個のはんだ
ボール接点パッド２０６に相互接続する複数個の信頼性
のある導電バイア２０１を持っている。バイアに延びる
倒立した銅フィルム・セグメント２０２から、はんだボ
ール・パッドに独特のひっこみが生じ、めっきされる銅
２０３が、銅フィルムと第１の面上の導体の間の空所を
埋める。銅フィルム・セグメントが誘電体フィルムの第
２の面に取付けられていて、そこにはんだボール接点パ
ッド２０６が定められ且つ位置ぎめされている。ひっこ
んだパッド２０１は、ＢＧＡ又はＣＳＰパッケージのよ
うな面積アレイ・パッケージを印刷配線板に取付ける為
にこの後で使われるはんだボールを配置するのに特に良
く適している。図３に示すこの発明の第２の実施例は、
誘電体フィルム３０５の第１の面上にある相互接続回路
３０８と、第２の面上にはんだボール接点パッド３０６
を形成するように伸びる銅フィルムの内張りを持つ複数
個の導電バイア３０１とを含む。めっきされた銅３０３
が内張りと第１の面上の導体との間の空間を埋めるのは
好ましい実施例と同じである。更に、ひっこんだバイア
構造が、中空空間を部分的に又は完全に埋める別の銅３
０７を含んでいて、こうしてはんだボール接点パッド内
の選ばれたカップ寸法が出来るようにしている。この発
明の第３の実施例は、図４に示すように、フレキシブル
誘電体フィルム４０５の第１の面上にある導体４０８を
複数個のはんだボール接点パッド４０６に相互接続する
複数個の導電バイア４０１を持つ集積回路パッケージに
対するフレキシブル回路基板を含む。導電バイア４０１
は、めっきされた銅の密実な芯を持ち、それが第２の面
上にある接点パッドの先端を第１の面上にある銅導体の
先端に接続する。ニッケル及び金のフィルムが、何れの
実施例でも露出した銅の面を覆い、拡散並びに環境によ
る侵食に対して保護している。
【０００７】次にこの発明の好ましい実施例のフレキシ
ブル回路を形成する方法について説明する。図５ａで
は、銅で構成された導電層５０４で両方の主面が被覆さ
れた市場で入手し得るフレキシブル誘電体フィルム５０
５、好ましくはポリイミドを基本とした重合体を含むフ
ィルム５０５の両方の面にフォトレジスト５１０を積層
する。誘電体フィルムの厚さは０．００３乃至０．００
６吋の範囲内であり、銅層の厚さは０．０００５乃至
０．００１５吋の範囲内である。図５ｂで、フレキシブ
ル回路の導電バイアの箇所５０１に対応する複数のフォ
トイメージ箇所が露光されて現像され、普通の方法で、
フィルムの第１の面上にある銅層５０８を露出する。即
ち、アートワークがフォトレジストの上に配置され、高
強度のＵＶ光源を用いてフォトレジストが露光される。
図５ｃで、銅が、アンモニア系エッチャントのような市
場で入手し得る銅エッチング溶液を用いて、露出された
バイアの位置５０１からエッチングされる。普通のプロ
セス技術により、フォトレジストが両方の面から取除か
れ、図５ｄでは、銅の面をマスクとして使って、既知の
技術のアルカリ性エッチャントにより、重合体フィルム
５０５に円筒形開口５１１が作られる。誘電体をエッチ
ングして、第１の面上にある銅の開口をアンダカットし
て、エッチングされた箇所に張り出す銅の先端５１８を
作る。誘電体フィルムの第２の面上にある銅フィルムは
連続的な層である。銅フィルムの延性と高い引張り強度
とにより、フィルムの第２の面上にある銅フィルムは、
エッチングされた開口の中に入込み、実質的に誘電体フ
ィルムを通抜けて、第１の面上にある導体に接近するよ
うに形成することが出来る。図５ｅに示すように、フィ
ルムの第１の面５０８が、位置ぎめされ、密実なダイ板
５２０によってプレスされて支持される。矢印５２１で
表す流体圧又は空気圧の力が第２の面に加えられること
により、第２の面上にある連続的な銅フィルム５０４が
引伸ばし成形されて、大体開口の側壁と同形になり、誘
電体５０５の第１の面の平面に接近する。図６ａでは、
銅めっき層６０３が、こうして形成された連続的な銅フ
ィルム５０４から開始される。選択的なめっきが次のよ
うに行われる。誘電体の第２の面上にある連続的な銅フ
ィルム５０４を銅めっき浴の陰極と接触させ、整流器か
ら陰極及び陽極に電流を印加する。図６ｂ及び６ｃで、
銅が引続いて陰極フィルムの上側からめっきされ、めっ
きされた銅が誘電体の第１の面上にある先端５１８と合
い、連続的な電気回路を作る。図６ｃでは、めっきされ
た銅の層が、開口を内張りする銅フィルム５０４と、第
１の面上にある導体との間の密実な塊となり、こうして
頑丈な導電バイア構造となる。めっきは連続的な陰極だ
けから行われ、第１及び第２の面上にある導体の間の接
触が連続的になった時点で、全ての表面でめっきが起り
始める。
【０００８】この発明の好ましい実施例は、フレキシブ
ル回路の面上にある導体を相互接続する箇所に対応する
複数個の導電バイアを持つ、フレキシブル・フィルムに
対する中間構造を提供し、バイア６０１は、図６ｃに示
すように、はんだボールを位置ぎめする為のひっこみを
持っている。誘電体の第２の面に取付けられた連続的な
銅フィルムの内張りを含む導電バイアを持ち、この内張
りが開口の中にプレスばめになっていると共に、第１の
面上の銅導体とバイア内張り銅との間を接触させる銅め
っきを持つフレキシブル回路に対する中間構造の第２の
実施例は、更に、部分的に又は完全に、ひっこんだバイ
アを銅めっきで埋める。図３に示すバイア構造は、好ま
しい実施例に示すのと同じ工程によって構成され、図５
及び６に示すようなバイア３０２を示しているが、めっ
きされた銅３０７で部分的に埋められたひっこみを持っ
ている。このひっこみの空所の深さが、追加の銅めっき
３０７の量によって制御され、はんだボールの直径によ
って必要とするように、空所の深さを選択する手段にな
る。関連する実施例では、バイアが導体面の間で完全に
銅でめっきされる。図７ａに示すように、両方の表面に
銅層７０４を持つ市場で入手し得る誘電体フィルム７０
５の両面にフォトレジスト７１０が積層される。フレキ
シブル回路のバイアの箇所７０１と対応するフォトパタ
ーンを既知の技術を用いて、各々の面で整合させ、露光
させ、現像する。同時に、アンモニア系エッチャントの
ような市場で入手し得る銅エッチング溶液を使って、図
７ｂに示すように露出された銅をエッチングする。次の
工程で、フォトレジストを取除き、苛性エッチャントを
用いて、両方の面から重合体をエッチングし、このとき
銅をマスクとする。これまでの実施例と同じく、図５ｄ
に示すように、銅をアンダカットして、開口に張り出す
銅フィルムの先端を作る。
【０００９】フィルムの第２の面７０２を銅めっき浴の
陰極７２０と緊密に接触させ、整流器から陰極及び陽極
に電流を印加する。こうすると、銅７０３が陰極からめ
っきされ始め、図７ｃ乃至７ｅに示すように開口を埋め
る。銅めっきが１つの陰極面から進められ、こうして２
つの面から行われるめっきの場合に典型的に起こるよう
な、空所及び空気ポケットが包み込まれることが避けら
れる。めっきされた銅がフィルムの第１の面上にある銅
導体と電気的に接触するまで、電流を印加して、めっき
を続ける。めっきされたバイアが、誘電体フィルムの両
方の面上にある銅フィルムと接触した密実な銅の芯を含
む。この代りに、開口を機械的な打抜きによって形成
し、誘電体をエッチングして、めっきするのに適したき
れいな誘電体表面を作ると共に、開口に張り出す銅の先
端を持つようにしてもよい。めっきは、図７ｃ乃至７ｅ
に示すのと同様に行われる。ここに開示した各々の方法
は、フレキシブル回路に対する新規な中間構造を提供
し、誘電体フィルムの第１の面上にある導電層が、フレ
キシブル回路のそれと対応するパターンの配列として設
けられた複数個の密実な銅の導電バイアによって、第２
の面上にある導体に接続される。既知の技術を使って、
フィルムの第１の面上にある銅層に一連のトレース並び
にその第２の面上に複数個のはんだボール接点パッドを
パターンぎめしてエッチングすることにより、回路を完
成する。第１の面上のトレースは、集積回路チップのは
んだボール又はワイヤ・ボンド接続に対する複数個のラ
ンドから、電力バス又はアース・バスのようないくらか
のチップ端子の間の共通相互接続のための電気的な相互
接続を提供するか、又はトレースは中間構造内の導電バ
イアで終端する。回路上の金属化が、既知の技術を使っ
て、露出した銅の上に配置されたニッケル及び金の層に
よって完成される。回路及びはんだボール・パッドのパ
ターンぎめに必要なプロセス及び材料は、整合が予め形
成された導電バイアに対するものであって、２つの面上
の導体をパターンぎめすることではなく、２つのパター
ンを整合させると共にバイアを正確な場所で接続しよう
とすることを別とすれば、フレキシブル回路を形成する
為に典型的に使われていたものと、特に異なるものでは
ない。
【００１０】集積回路面積アレイ・パッケージ基板とし
て使う為のフレキシブル回路を製造する為の機械化は、
リール間フィルム輸送に特に適している。最終的なユー
ザの輸送装置によって要求される通りに、単独の又は幾
つかのパッケージに対する適当なフィルム幅を選ぶ。輸
送機構のそれと合うように、フィルムの縁に沿ってスプ
ロケット孔を設ける。フレキシブル回路に対する中間構
造を形成する為の連続的な処理は、次の工程を含む。両
方の主面に銅層を持ち且つフォトレジストで積層された
誘電体フィルムに対するマスクの整合、レジストの露光
及び現像、及び銅と誘電体層のエッチングである。更に
連続的な処理は、導体面とのドラム形陰極の接触によ
り、１つの面から銅をめっきすることを含む。この連続
処理はリール間自動化に特に適している。スプロケット
駆動のリール間機械化は、フレキシブル回路を製造する
のに必要なフォトリソグラフ、エッチング及びめっき過
程を容易にする。この発明を好ましい実施例について説
明したが、これはこの発明の範囲をここに述べた何ら特
定の形式に制限するつもりではなく、その逆に、特許請
求の範囲によって定められたこの発明の精神及び範囲内
に含まれるような別の案、変更及び均等物をカバーする
ものであることを承知されたい。
【００１１】以上の説明に関し、更に以下の項目を開示
する。 （１） 集積回路チップを外部回路に相互接続すること
が出来るようにする両面電気相互接続フレキシブル回路
に於て、誘電体の第１の主面から第２の主面まで伸びる
複数個のバイアを持つ基部誘電体フィルムと、前記第１
の面上にあって、部分的に選ばれたバイアの近辺まで伸
びている導体と、前記第２の面上にあって、部分的に選
ばれたバイアの近辺まで伸びるはんだボール接点パッド
となるように整形された複数個の銅のフィルム・セグメ
ントと、前記導体パターンを選択的に夫々前記銅のフィ
ルム・セグメントの部分と相互接続する導電手段とを含
む両面電気相互接続フレキシブル回路。 （２） 第１項記載の両面電気相互接続フレキシブル回
路に於て、選ばれた銅のフィルム・セグメントが前記バ
イアの中にまで入り、実質的に前記誘電体の厚さを通抜
けている両面電気相互接続フレキシブル回路。 （３） 第１項記載の両面電気相互接続フレキシブル回
路に於て、前記はんだボール接点パッドがひっこんでい
る両面電気相互接続フレキシブル回路。 （４） 第１項記載の両面電気相互接続フレキシブル回
路に於て、更に、前記ひっこみを部分的に又は完全に埋
める銅層を含む両面電気相互接続フレキシブル回路。 （５） 第１項記載の両面電気相互接続フレキシブル回
路に於て、更に、前記相互接続パターン及びはんだボー
ル接点パッドの上にニッケル及び金の層を含む両面電気
相互接続フレキシブル回路。 （６） 第４項記載の両面電気相互接続フレキシブル回
路に於て、面積アレイ集積回路パッケージの基板に対す
る相互接続回路となる両面電気相互接続フレキシブル回
路。 （７） 第１項記載の両面電気相互接続フレキシブル回
路に於て、前記基部誘電体フィルムが、０．００３乃至
０．００６吋の範囲内の厚さのポリイミド重合体を含む
両面電気相互接続フレキシブル回路。
【００１２】（８） 集積回路チップを外部回路に相互
接続することが出来るようにする集積回路パッケージに
対する両面電気相互接続フレキシブル回路基板に於て、
０．００３乃至０．００６吋の範囲内の厚さを持ち、誘
電体の第１の主面から第２の主面まで伸びる複数個のバ
イアを持つ基部誘電体フィルムと、前記第１の面上にあ
って、部分的に選ばれたバイアの近辺まで伸びる導体パ
ターンと、前記第２の面上にあって、選ばれた前記セグ
メントが選ばれたバイアに入込むと共に、実質的に前記
誘電体の厚さを通抜け、前記セグメントが前記第２の面
上のひっこみを持つはんだボール接点パッドとなるよう
に整形されている複数個の銅のフィルム・セグメント
と、前記導体パターンを夫々前記銅のフィルム・セグメ
ントの部分と選択的に相互接続する導電手段と、前記相
互接続パターン及びはんだボール接点パッドの上にある
ニッケル及び金の層とを含む両面電気相互接続フレキシ
ブル回路基板。 （９） 第８項記載の集積回路パッケージに対する両面
電気相互接続フレキシブル回路基板に於て、前記はんだ
ボール接点パッドのひっこみが部分的に又は完全に銅で
埋められている両面電気相互接続フレキシブル回路基
板。 （１０） 集積回路チップを外部回路に相互接続するこ
とが出来るようにする集積回路パッケージに対する両面
電気相互接続フレキシブル回路基板に於て、０．００３
乃至０．００６吋の範囲内の厚さを持ち、誘電体の第１
の主面から第２の主面まで伸びる複数個のバイアを持つ
基部誘電体フィルムと、前記第１の面上にあって、部分
的に選ばれたバイアの近辺まで伸びる導体パターンと、
前記第２の面上にあって、部分的に選ばれたバイアの近
辺まで伸びるはんだボール接点パッドとなるように整形
された複数個の銅のフィルム・セグメントと、前記導体
パターンを夫々前記銅のフィルム・セグメントの部分と
選択的に相互接続する導電手段と、前記相互接続パター
ン及びはんだボール接点パッドの上にあるニッケル及び
金の層とを含む両面電気相互接続フレキシブル回路基
板。
【００１３】（１１）第１の面上にある相互接続パター
ンを第２の面上にある複数個のはんだボール・パッドに
接続する複数個の密実な銅のバイアを持つフレキシブル
回路に対する中間構造を作る方法に於て、 イ） 各々の主面の上に銅フィルムが配置されているフ
レキシブル誘電体フィルムの２つの主面の上にフォトレ
ジスト・フィルムを積層し、 ロ） 第１の面上にあるフレキシブル回路内の導電バイ
アに対応するレジスト内のパターンを整合させて選択的
に露光し、前記レジストを現像して、複数個のバイア箇
所を露出し、酸性溶液を用いて前記銅をエッチングし、 ハ） 両方の面から露光済みのフォトレジストを取除い
て、苛性溶液を用いて誘電体フィルム内に開口をエッチ
ングし、 ニ） 第２の面上に連続的な銅フィルムを持つ前記フレ
キシブル・フィルムをプレスして配置し、前記第２の面
に空気圧又は流体圧の力を加えて、前記連続的な銅フィ
ルムを前記エッチングされた開口内に入込み、実質的に
前記可撓性フィルムの厚さを通抜けるようにし、 ホ） フィルム集成体を銅電気めっき溶液内に浸漬し、
陰極から前記第２の面上の銅フィルムまで電気的な接触
を付け、電流を印加して、前記第１の面のパターンぎめ
される銅に電気的な接触が付いて、前記開口内の銅導体
の間の空間が実質的に埋められるまで、前記陰極から銅
が前記開口内の連続的な銅フィルムの上面にめっきされ
るようにする工程を含む方法。 （１２） 第１１項記載の方法に於て、更に、余分の銅
をめっきして、はんだボール接点パッド内のひっこみを
部分的に又は完全に埋めることを含む方法。
【００１４】（１３） 第１の面上にある相互接続パタ
ーンを第２の面上にある複数個のはんだボール・パッド
に接続する複数個の密実な銅のバイアを持つフレキシブ
ル回路に対する中間構造を作る方法に於て、 イ） フォトレジスト・フィルムを、各々の面上に配置
された銅フィルムを持つフレキシブル誘電体フィルムの
２つの主面の上に積層し、 ロ） 夫々両面にあるフレキシブル回路の導電バイアに
対応するフォトレジスト内のパターンを整合させて選択
的に露光し、前記レジストを現像して複数個のバイア箇
所のパターンを露出すると共に、酸性溶液を用いて前記
銅をエッチングし、 ハ） 露光済みのフォトレジストを取除き、アルカリ性
溶液を用いて誘電体フィルム内に開口をエッチングし、 ニ） 前記フィルムを銅電気めっき溶液内に浸漬し、陰
極から前記第２の面上にある銅に対して緊密な接触を持
たせ、電流を印加して銅が前記陰極からめっきさせるよ
うにして、こうして前記第１の面上の銅導体に電気的な
接触が付くまで、銅導体でバイアを埋める工程を含む方
法。 （１４） 第１３項記載のフレキシブル回路に対する中
間構造を作る方法に於て、前記銅が誘電体をエッチング
する為のマスクになる方法。 （１５） 第１３項記載のフレキシブル回路に対する中
間構造を作る方法に於て、前記誘電体をエッチングする
ことが、両面で銅フィルムをアンダカットして、開口に
張出す銅フィルムの先端を提供する方法。 （１６） 第１の面上にある相互接続パターン及び第２
の面上にある複数個のはんだボール・パッドに対する複
数個の密実な銅のバイアを持つ誘電体フィルム上のフレ
キシブル回路に対する中間構造を作る方法に於て、 イ） 両方の主面に銅層が接着されたフレキシブル・フ
ィルム内の導電バイアのパターンに対する複数個の開口
を機械的に打抜き、 ロ） アルカリ性溶液を使って露出済み誘電体をエッチ
ングして、前記開口に延びる張出す銅の先端を形成し、 ハ） 前記フィルムを銅電気めっき溶液内に浸漬し、陰
極から前記第２の面上の銅に対する緊密な接触を付け、
電流を印加して銅が陰極からめっきされるようにし、こ
うして第１の面上の銅導体に電気的な接触が付くまで銅
導体でバイアを埋める工程を含む方法。 （１７） 第１１、１３及び１６項記載のフレキシブル
回路を形成する方法に於て、前記誘電体フィルムが、ス
プロケット輸送機構に対応する前記フィルムの縁と平行
な複数個の開口を含み、前記方法の工程が、リール間輸
送機構を用いて行われる方法。
【００１５】（１８） 面積アレイ集積パッケージに対
する基板として特に役に立つ両面電気相互接続フレキシ
ブル回路、及びこの構造を作る方法を説明した。一方の
面に相互接続部を、そして第２の面にはんだボール接点
パッドを持つ回路が、空気ポケットを包み込むことを避
ける為に、１つの面からめっきされた銅によって相互接
続される。１実施例では、ひっこんでいて良いはんだボ
ール接点パッドから伸びる銅フィルムから、導電バイア
が形成され、接点パッド内にはんだボールに対する井戸
を作る。
【図面の簡単な説明】
【図１】ａは、フレキシブル回路基板を持つ面積アレイ
チップ規模のパッケージの一例（従来技術）。ｂは、リ
ードフレームを持つリード付きパッケージの一例（従来
技術）。
【図２】この発明のひっこんだバイアの断面図。
【図３】部分的に銅で埋められたひっこんだバイアの断
面図。
【図４】エッチングされてめっきされたバイアの断面
図。
【図５】誘電体フィルムの一方の面上にある連続的な銅
フィルムから導電バイアを形成するときに使われるプロ
セス工程を示す。
【図６】陰極から一方の面の上にめっきされた銅を形成
して空所のないバイアを作る様子を示す。
【図７】その箇所をエッチングし、１つの面からのめっ
きにより、導電バイアを形成するのに使われるプロセス
の工程を示す。
【符号の説明】
２０１ 導電バイア ２０２ 銅フィルム・セグメント ２０３ 銅 ２０５ 誘電体フィルム ２０６ ボール接点パッド ２０８ 導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レイモンド エイ、フレッチェット アメリカ合衆国 ロード アイランド、ノ ース プロビデンス、 メドウビュー ブ ールバード 19 (72)発明者 ロバート サボ アメリカ合衆国 ロード アイランド、ス ミスフィールド、フェンウッド アベニュ ー 41 (72)発明者 スチーブ スミス アメリカ合衆国 ロード アイランド、リ ンカン、ウィルバー ロード 52 (72)発明者 クリストファー スミス アメリカ合衆国 マサチューセッツ、ロチ ェスター、ブラドフォード レーン 56 (72)発明者 デビッド ウェスト アメリカ合衆国 マサチューセッツ、ペム ブローク、ベイカー ストリート 59

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップを外部回路に相互接続す
    ることが出来るようにする両面電気相互接続フレキシブ
    ル回路に於て、 誘電体の第１の主面から第２の主面まで伸びる複数個の
    バイアを持つ基部誘電体フィルムと、 前記第１の面上にあって、部分的に選ばれたバイアの近
    辺まで伸びている導体と、 前記第２の面上にあって、部分的に選ばれたバイアの近
    辺まで伸びるはんだボール接点パッドとなるように整形
    された複数個の銅のフィルム・セグメントと、 前記導体パターンを選択的に夫々前記銅のフィルム・セ
    グメントの部分と相互接続する導電手段とを含む両面電
    気相互接続フレキシブル回路。
  2. 【請求項２】 第１の面上にある相互接続パターンを第
    ２の面上にある複数個のはんだボール・パッドに接続す
    る複数個の密実な銅のバイアを持つフレキシブル回路に
    対する中間構造を作る方法に於て、 イ） 各々の主面の上に銅フィルムが配置されているフ
    レキシブル誘電体フィルムの２つの主面の上にフォトレ
    ジスト・フィルムを積層し、 ロ） 第１の面上にあるフレキシブル回路内の導電バイ
    アに対応するレジスト内のパターンを整合させて選択的
    に露光し、前記レジストを現像して、複数個のバイア箇
    所を露出し、酸性溶液を用いて前記銅をエッチングし、 ハ） 両方の面から露光済みのフォトレジストを取除い
    て、苛性溶液を用いて誘電体フィルム内に開口をエッチ
    ングし、 ニ） 第２の面上に連続的な銅フィルムを持つ前記フレ
    キシブル・フィルムをプレスして配置し、前記第２の面
    に空気圧又は流体圧の力を加えて、前記連続的な銅フィ
    ルムを前記エッチングされた開口内に入込み、実質的に
    前記可撓性フィルムの厚さを通抜けるようにし、 ホ） フィルム集成体を銅電気めっき溶液内に浸漬し、
    陰極から前記第２の面上の銅フィルムまで電気的な接触
    を付け、電流を印加して、前記第１の面のパターンぎめ
    される銅に電気的な接触が付いて、前記開口内の銅導体
    の間の空間が実質的に埋められるまで、前記陰極から銅
    が前記開口内の連続的な銅フィルムの上面にめっきされ
    るようにする工程を含む方法。
JP2000080572A 1999-03-23 2000-03-22 両面電気相互接続フレキシブル回路 Abandoned JP2000307031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12573599P 1999-03-23 1999-03-23
US125735 1999-03-23

Publications (2)

Publication Number Publication Date
JP2000307031A true JP2000307031A (ja) 2000-11-02
JP2000307031A5 JP2000307031A5 (ja) 2007-04-19

Family

ID=22421163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000080572A Abandoned JP2000307031A (ja) 1999-03-23 2000-03-22 両面電気相互接続フレキシブル回路

Country Status (2)

Country Link
US (1) US6365974B1 (ja)
JP (1) JP2000307031A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569889B1 (ko) 2013-12-23 2015-11-17 한국기계연구원 신축성을 가지는 유연 전자소자의 접속방법 및 이에 의해 제조된 유연 전자소자

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026012A (ja) * 2000-07-05 2002-01-25 Murata Mfg Co Ltd 半導体装置及びその製造方法
US6429527B1 (en) 2001-01-17 2002-08-06 International Business Corporation Method and article for filling apertures in a high performance electronic substrate
US6888256B2 (en) * 2001-10-31 2005-05-03 Infineon Technologies Ag Compliant relief wafer level packaging
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP4369348B2 (ja) 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
TWI250629B (en) * 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
US7232740B1 (en) 2005-05-16 2007-06-19 The United States Of America As Represented By The National Security Agency Method for bumping a thin wafer
US7572681B1 (en) * 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7919868B2 (en) * 2007-08-15 2011-04-05 Qimonda Ag Carrier substrate and integrated circuit
US20100149773A1 (en) * 2008-12-17 2010-06-17 Mohd Hanafi Mohd Said Integrated circuit packages having shared die-to-die contacts and methods to manufacture the same
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9543384B2 (en) 2015-02-26 2017-01-10 SK Hynix Inc. Semiconductor package
KR102497583B1 (ko) 2015-10-27 2023-02-10 삼성전자주식회사 유연한 연결부를 갖는 반도체 장치 및 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691245A (en) * 1996-10-28 1997-11-25 He Holdings, Inc. Methods of forming two-sided HDMI interconnect structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101569889B1 (ko) 2013-12-23 2015-11-17 한국기계연구원 신축성을 가지는 유연 전자소자의 접속방법 및 이에 의해 제조된 유연 전자소자

Also Published As

Publication number Publication date
US6365974B1 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
JP2000307031A (ja) 両面電気相互接続フレキシブル回路
US6915566B2 (en) Method of fabricating flexible circuits for integrated circuit interconnections
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
US6041495A (en) Method of manufacturing a circuit board having metal bumps and a semiconductor device package comprising the same
US5433822A (en) Method of manufacturing semiconductor device with copper core bumps
US5773195A (en) Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
US8383950B1 (en) Metal etch stop fabrication method and structure
US20080020132A1 (en) Substrate having stiffener fabrication method
US5884396A (en) Transfer flat type ball grid array method for manufacturing packaging substrate
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
US8186043B2 (en) Method of manufacturing a circuit board
EP1951012B1 (en) Method of manufacturing a wiring board including electroplating
US6248612B1 (en) Method for making a substrate for an integrated circuit package
CN107104091A (zh) 一种半埋入线路基板结构及其制造方法
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
JP2000114412A (ja) 回路基板の製造方法
JP2004349414A (ja) 回路基板とその製造方法
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JPH08330472A (ja) 半導体装置とその製造方法
KR100333626B1 (ko) 인쇄회로기판의 제조방법
JP3777687B2 (ja) チップキャリア
JP2501168B2 (ja) 半導体装置及びその製造方法
KR100584971B1 (ko) 플립칩 패키지 기판의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081210