KR100584971B1 - 플립칩 패키지 기판의 제조 방법 - Google Patents

Abstract

본 발명은 플립칩 패키지 기판의 제조 방법에 관한 것으로, 외층 회로패턴이 형성된 양층 또는 다층구조의 본판에 오픈 영역을 절연성 액상물질로 도포한 후 원판 상부의 외층 회로패턴 상에 금속 물질의 무전해 도금을 수행하여 다이(die)와 전극단자를 전기적으로 접속하는 플립칩 범프를 형성하는 플립칩 패키지 기판의 제조 방법에 관한 것이다.

플립칩, 범프, 패키지 기판, 외층 회로패턴, 금속 물질, 절연성 액상물질

Description

플립칩 패키지 기판의 제조 방법{Method For Manufacturing Flip Chip Package Printed Circuit Board}

도 1은 종래의 플립칩 패키지 기판의 제조 공정을 도시한 공정도.

도 2는 본 발명에 따른 양층 구조의 플립칩 패키지 기판의 제조 공정을 도시한 공정도.

도 3은 본 발명에 따른 다층 구조의 플립칩 패키지 기판의 제조 공정을 도시한 공정도.

* 도면의 주요 부분에 대한 부호의 설명 *

111 : 절연층 112 : 동박층

120 : 비아홀 130 : 동도금층

140 : 페이스트 150 : 에칭 레지스트 패턴

160 : 절연성 액상물질 170 : 솔더 레지스트 패턴

180 : 플립칩 범프 180' : 솔더 볼 패드

190 : 솔더 볼 210 : 베이스 기판

211 : 비아홀 212 : 내층 회로패턴

220 : 절연층 230 : 비아홀

240 : 시드층 250 : 레지스트 패턴

260 : 외층 회로패턴 270 : 절연성 액상물질

280 : 솔더 레지스트 패턴 290 : 플립칩 범프

290' : 솔더 볼 패드 300 : 솔더 볼

본 발명은 플립칩 패키지 기판의 제조 방법에 관한 것이다.

보다 구체적으로는, 외층 회로패턴이 형성된 양층 또는 다층구조의 본판에 오픈 영역을 절연성 액상물질로 도포한 후 금속 물질의 무전해 도금을 수행하여 다이(die)와 전극단자를 전기적으로 접속하는 플립칩 범프를 형성하는 플립칩 패키지 기판의 제조 방법에 관한 것이다.

회로가 설계된 반도체칩에 전기적인 연결을 해주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것이 패키징의 역할이다. 웨이퍼 한 장에는 동일한 전기회로가 인쇄된 칩이 수십 개에서 혹은 수백 개까지 놓일 수 있다. 그러나 칩 자체만으로는 외부로부터 전기를 공급받아 전기 신호를 전달해 주거나 받을수 없을뿐만 아니라, 외부의 충격에 쉽게 손상될 수 있기 때문에 기판에 실장되기 전까지 완전한 제품이라고 볼 수 없는 것이다.

휴대용 전자제품이 소형화하면서 이에 반도체가 실장될 공간은 더욱 줄어들고, 제품은 더욱 다기능화되고 있다. 따라서 단위 체적당 실장효율을 높이기 위해서 패키지는 경박단소화에 부응할 수밖에 없다. 이러한 요구로 개발되어 상용화된 것이 칩 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)이다. 최근의 패키지 개발 추세는 칩의 크기에 맞게 줄이는 것을 넘어서, SCSP(Stacked CSP)처럼 칩 위에 또 칩을 올려 쌓아 올리거나 기능이 다른 여러 개의 반도체칩을 하나의 패키지 안에 배열하는 MCM(Multi Chip Module) 패키지 등도 개발되었다. 또한, 생산효율을 높이기 위해 리드프레임이 없는 즉, 선 없는 반도체로 불리는 것으로 실장 시에 베어칩을 기판에 직접 접착하는 플립칩 실장 기술 등이 급부상하고, 웨이퍼를 개별적인 칩으로 분리하지 않고 여러 칩들이 붙어 있는 상태에서 다이본딩, 몰딩, 트리밍, 마킹 등 일련의 조립공정을 마친 후 이를 절단해 곧바로 완제품을 만드는 방법인 웨이퍼 레벨 패키지(WLP)도 개발되고 있는 추세이다. 최근 환경규제가 점점 강화되면서 무연솔더링도 부각되고 있다. 본 발명은 이들 중에서 플립칩 실장 기술을 사용하는 플립칩 패키지 기판에 관한 것이다.

플립칩 패키지는 기존의 와이어 본드 패키지 보다 처리할 수 있는 소비전력이 높고 뛰어난 열성능을 갖는다. 또한, 보틀넥(bottleneck) 작용을 하는 와이어 본드가 필요없기 때문에 전기성능이 좋다.

이하, 도 1을 참조하여 종래의 플립칩 패키지 기판의 제조 공정을 상세하게 설명한다.

먼저, 비아홀(11)이 형성된 베이스기판에 사진 식각 공정에 의해 내층 회로 패턴(12)을 형성하고 내층 회로패턴(12)이 형성된 베이스 기판(10)상에 절연자재를 빌드업(builed-up) 방식으로 도포하여 절연층(20)을 형성한다.(도 1a 참조).

이후, 베이스 기판(10)상에 형성된 절연층(20)에 대해 레이저 가공을 수행하여 층간 전기적 접속을 수행하는 비아홀(30)을 형성하고, 상기 비아홀(30)이 형성된 절연층(20)에 외층 회로패턴을 형성하기 위한 시드층(seed layer)(40)으로서 도금층을 형성한다(도 1b 참조).

상술한 바와 같이, 형성된 시드층(40) 상에 사진 식각 공정을 행하여 레지스트 패턴을 형성하고, 동도금(50)을 수행한 후 레지스트 패턴을 제거하고 에칭처리를 함으로써 외층 회로패턴을 완성한다(도 1c 참조).

이후, 솔더레지스트를 도포하고 건조한 후 아트워크 필름을 밀착하여 노광 및 현상을 행하여 솔더레지스트 패턴(60, 60')을 원판 상·하부에 형성한다(도 1d 참조).

상술한 바와 같이, 솔더레지스트 패턴(60)을 형성한 후 오픈 영역(a, a')에 무전해 니켈 및 금도금으로 표면처리를 행함으로써 원판 상부의 오픈 영역(a)에서 플립칩 범프 패드(70)와 원판 하부의 오픈 영역(a')에서 솔더 볼 패드(70')를 완성한다(도 1e 참조).

이후, 플립칩 범프 패드(70) 및 솔더 볼 패드(70')에 솔더 페이스트를 스크린 방식으로 도포하고 일정의 열을 가하면 솔더 페이스트 내의 플럭스(Flux)가 표면을 둘러쌓아 플립칩 범프(80) 및 솔더 볼(80')을 형성하여 최종적인 플립칩 패키지 기판을 완성하였다(도 1f 참조).

여기서, 솔더 페이스트는 도전성 물질의 페이스트와 염화물·플루오르화물·수지(樹脂) 등의 재질로 형성된 플럭스가 혼합된 물질이다. 용해한 금속과 반응하여 자체로부터 불순물이 들어갈 염려가 없는 플럭스를 섞어서 융점을 낮게하면 녹은 플럭스가 도전성 페이스트의 표면에 떠서 얇은 층을 이루어 산화를 방지하고 접합율을 높여준다.

상술한 바와 같은 솔더레지스트 패턴이 형성된 본판에 솔더 페이스트를 이용하여 플립칩 범프를 형성하는 플립칩 패키지 기판의 제조 방법에 있어서는, 회로 패턴이 완성된 기판에 다이(die)와 전극단자를 전기적으로 접속하는 플립칩 패드를 솔더 페이스트로 형성함으로써 공정이 많아지고 생산 비용이 증가할 뿐만 아니라, 플립칩 범프의 접합 등의 불량이 발생하여 신뢰성을 감소시키는 문제점이 있었다.

또한, 상술한 바와 같은 종래의 플립칩 패키지 기판의 제조 방법에 있어서는, 도전성 페이스트와 플럭스(Flux)로 구성된 솔더 페이스트를 사용함으로써 디플럭스(Deflux) 공정에 의하여 도포된 솔더 페이스트의 부피가 증가하게 되어 파인 피치(Fine pitch)를 구현하는데 한계가 있는 문제점이 있었다.

본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 외층 회로패턴이 형성된 양층 또는 다층구조의 본판에 오픈 영역을 절연성 액상물질로 도포한후 금속 물질의 무전해 도금을 수행하여 공정수를 단축하고 비용을 절감하며 파인 피치를 구현하는 플립칩 범프를 형성하는 플립칩 패키지 기판의 제조 방법에 관한 것이다.

본 발명에 따른 플립칩 패키지 기판의 제조 방법은, 비아홀이 형성된 동박적층원판의 양면에 회로패턴을 형성하는 단계, 상기 회로패턴에 의해 양면의 오픈된 영역에 절연성 액상물질을 도포하고 건조하는 단계, 상기 절연성 액상물질이 도포된 원판 하부에 솔더 레지스트 패턴을 형성하는 단계, 상기 원판에 금속 물질의 무전해 도금을 실시하여 상기 원판 상부의 회로패턴 위에 플립칩 범프와 상기 원판 하부의 솔더 레지시트 패턴에 의해 오픈된 영역에 솔더 볼 패드를 형성하는 단계, 및 상기 솔더 볼 패드 상에 솔더 볼을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명에 따른 또다른 플립칩 패키지 기판의 제조 방법은, 내층 회로패턴이 형성된 베이스 기판에 절연층을 형성하고 시드층을 형성한 후, 외층 회로패턴을 형성하는 단계, 상기 외층 회로패턴에 의해 양면의 오픈된 영역에 절연성 액상물질을 도포 및 건조하는 단계, 상기 원판에 금속 물질의 무전해 도금을 실시하여 상기 원판 상부의 회로패턴 위에 플립칩 범프와 상기 원판 하부의 솔더 레지시트 패턴에 의해 오픈된 영역에 솔더 볼 패드를 형성하는 단계, 및 상기 솔더 볼 패드 상에 솔더 볼을 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부 도면을 참조하여 본 발명에 따른 플립칩 패키지 기판의 제조 방법에 대하여 상세하게 설명한다.

도 2를 참조하여 본 발명에 따른 양층으로 구성된 플립칩 패키지 기판의 제 조 방법에 대하여 설명한다.

먼저, 도 2a에 도시된 바와 같이, 절연층(111)을 개재하여 양면에 박막의 동박(112)이 형성된 동박적층원판(CCL;Copper Clad Laminate)을 제공한다.

여기서, 동박적층원판은 일반적으로 인쇄회로기판이 제조되는 원판으로 절연층(111)에 얇게 구리(112)를 입힌 구조를 갖는다.

이후, 도 2b에 도시된 바와 같이, 상기 동박적층원판에 드릴링 가공하여 비아홀(120)을 형성한다.

여기서, 비아홀(120)을 형성하는 과정은 CNC 드릴(Computer Numerical Control drill) 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(A)을 형성하는 방식을 사용하는 것이 바람직하다.

상기 비아홀(120)은 층간 전기적 연결을 수행하기 위하여 형성되는 것으로서, 드릴링 이후에 디버링(Deburring) 및 디스미어(Desmear)의 공정에 의하여 비아홀 가공중에 발생하는 각종 오염과 이물질은 제거한다.

상술한 바와 같이, 동박적층원판에 층간 전기적 접속을 수행하는 비아홀(120)을 형성한 후 도 2c에 도시된 바와 같이, 상기 동박층(112) 및 비아홀(120)에 대한 무전해 동도금 및 전해 동도금을 수행하여 동도금층(130)을 형성한다.

여기서, 무전해 동도금을 먼저 행하고 그 다음 전해 동도금을 행하는 이유는 절연층 위에서는 전기가 필요한 전해 동도금을 실시할 수 없기 때문이다.

즉, 전해 동도금에 필요한 도전성 막을 형성시켜주기 위해서 그 전처리로서 얇게 무전해 동도금을 한다. 무전해 동도금은 처리가 어렵고 경제적이지 못한 단점 이 있기 때문에 회로패턴의 도전성 부분은 전해 동도금으로 형성하는 것이 바람직하다.

이후, 도 2d에 도시된 바와 같이, 비아홀(120)의 내벽에 형성된 무전해 및 전해 동도금층(130)을 보호하기 위해 상기 비아홀의 내부 영역에 페이스트(140)를 충진한다.

여기서, 페이스트(140)는 절연성의 잉크재질을 사용하는 것이 일반적이나, 인쇄회로기판의 사용 목적에 따라 도전성 페이스트도 사용될 수 있다. 도전성 페이스트는 주성분이 Cu, Ag, Au, Sn, Pb 등의 금속을 단독 또는 합금 형식으로 유기 접착제와 함께 혼합한 것이다.

상술한 바와 같이, 페이스트(140) 충진 후 도 2e에 도시된 바와 같이, 상기 동도금층(130)상에 회로패턴을 형성하기 위한 에칭 레지스트 패턴(150)을 형성한다.

여기서, 에칭 레지스트 패턴(150)을 형성하기 위해서는 아트워크 필름에 인쇄된 회로패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로패턴을 드라이 필름으로 전사하는 방식이다.

이때, 회로패턴이 전사된 드라이 필름은 에칭 레지스트로서 역할을 하게 되고, 상기 드라이 필름을 에칭 레지스터로 이용하여 에칭 처리를 수행하는 경우, 도 2f에 도시된 바와 같이, 에칭 레지스트 패턴(150)이 형성되지 않은 영역의 도금층(130)이 제거되어 오픈된 영역(b, b')을 갖는 소정 형상의 회로패턴이 형성된 양층 회로기판을 제공하게 된다.

이후, 도 2g에 도시된 바와 같이 회로패턴이 형성된 원판 양면의 오픈된 영역(b, b')에 절연성 액상물질(160)을 도포하고 건조와 레벨링(Leveling) 과정을 수행한다.

여기서 절연성 액상물질(160)은 절연성을 갖는 액체 상태의 물질로 페이스트가 일반적으로 사용된다.

상술한 바와 같이, 절연성 액상물질(160)을 도포한 후 도 2h에 도시된 바와 같이 원판의 하부에 솔더레지스트를 도포하고 솔더레지스트 패턴이 출력된 아트워크 필름을 밀착하여 노광 및 현상을 행하여 솔더레지스트 패턴(170)을 형성한다.

여기서 솔더레지스트용의 레지스트 잉크는 PSR(Photo imageable Solder Resist Ink)로 녹색이 많으며, 솔더의 용해온도에서도 충분히 견디는 내열성 수지로 만들어진다.

이후, 도 2i에 도시된 바와 같이 금속 물질의 무전해 도금을 실시하여 원판 상부에 플립칩 범프(180)를 완성하고, 원판 하부에 솔더 볼 패드(180')를 형성하게 된다.

여기서, 플립칩 범프(180)는 원판 상부에 형성된 회로패턴에 금속 물질의 무전해 도금을 실시하여 형성된 도금층으로, 칩을 실장하는 역할뿐만 아니라 회로패턴의 산화를 방지하고 좋은 전도성을 부여한다.

또한, 플립칩 범프가 회로패턴상에 위치하면서 종래의 130㎛~200㎛ 패드 간격을 80㎛까지 가능하게 함으로써 파인 피치를 구현하고, 칩 실장시 칩과 패드간의 거리가 확보되어 언더 필(Under fill)이 유리하다.

상기 금속 물질은 니켈, 금, 팔라디움, 은, 주석 등이 사용된다.

이때, 금은 접찹성을 높이기 위하여 먼저 니켈을 도금하고 이어서 도금된다.

상술한 바와 같이, 원판 하부에 형성된 솔더 볼 패드 상에 도 2j에 도시된 바와 같이, 솔더 페이스트 물질을 도포하고 일정의 열을 가하여 리플로우(Reflow) 및 디플럭스(Deflux) 과정을 거쳐 솔더 볼(190)을 완성하면 최종적인 양층으로 구성된 플립칩 패키지 기판을 완성하게 된다.

도 3을 참조하여 본 발명에 따른 다층으로 구성된 플립칩 패키지 기판의 제조 방법에 대하여 설명한다.

먼저, 도 3a에 도시된 바와 같이 층간 연결을 위한 비아홀(211)이 형성된 동박적층원판 상에 소정의 사진 식각 공정으로 내층 회로패턴(212)을 형성한 베이스 기판(210)을 제공한다.

실시예에서, 베이스 기판(210)의 내층(즉, 원판의 내부에 회로패턴이 형성된 동박층)이 2층인 구조가 도시되어 있으나, 사용 목적이나 용도에 따라 내층이 4층 및 6층 등의 다층의 구조인 베이스 기판(210)을 사용할 수 있다.

이후, 도 3b에 도시된 바와 같이 베이스 기판(210) 상에 빌드-업(build-up) 층을 구현하기 위한 층간 절연을 수행하는 절연층(220)을 적층하되, 상기 절연층(220)은 일반적으로 수지와 보강기재의 합성물질을 사용한다.

상술한 바와 같이, 상기 적층된 절연층(220)상에 도 3c에 도시된 바와 같이 베이스 기판(210)에 형성된 내층 회로패턴(212)과 후술하는 외층 회로패턴이 전기 적으로 접속하는 형상의 블라인드 비아홀(230)을 형성한다.

이때, 상기 블라인드 비아홀(230)은 기계적 드릴링을 사용할 수도 있으나, 관통홀을 가공할 때보다 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저를 이용하는 것이 바람직하다.

이후, 도 3d에 도시된 바와 같이 무전해 도금으로 시드층(240)을 형성한다.

여기서, 고밀도의 미세 회로패턴을 형성하기 위해서는 상기 시드층(240)을 구성하는 도금층의 두께는 낮게 형성되어야 하고, 또한 비아홀(230)에 형성되는 도금층의 두께는 절연층(220)의 표면에 형성되는 도금층의 두께보다 얇게 형성하여야 한다.

상술한 바와 같이, 시드층(240)을 형성한 후 도 3e에 도시된 바와 같이, 상기 시드층 상에 레지스트 패턴(250)을 형성한다.

이때, 레지스트 패턴(250)을 형성하기 위해서는 아트워크 필름에 인쇄된 회로 패턴을 기판 상에 전사하여야 한다. 전사하는 방법에는 여러 가지 방법이 있으나, 가장 흔히 사용되는 방법으로는 감광성의 드라이 필름을 사용하여 자외선에 의해 아트 워크 필름에 인쇄된 회로 패턴을 드라이 필름으로 전사하는 방식이다. 최근에는 드라이 필름 대신에 LPR(Liquid Photo Resist)을 사용하기도 한다.

이후, 도 3f에 도시된 바와 같이 동도금을 수행한 후, 레지스트 패턴(250)을 박리하고 에칭 처리를 통해 오픈된 시드층(240)을 제거함으로써 오픈된 영역(c, c')을 갖는 소정 형상의 외층 회로패턴(260)이 형성된 다층 회로기판을 제공하게 된다.

이후, 도 3g에 도시된 바와 같이 외층 회로패턴(260)이 형성된 원판 양면의 오픈된 영역(c, c')에 절연성 액상물질(270)을 도포하고 건조와 레벨링(Leveling) 과정을 수행한다.

여기서 절연성 액상물질(270)은 절연성을 갖는 액체 상태의 물질로 페이스트가 일반적으로 사용된다.

상술한 바와 같이, 절연성 액상물질(270)을 도포한 후 도 3h에 도시된 바와 같이 원판의 하부에 솔더레지스트를 도포하고 솔더레지스트 패턴이 출력된 아트워크 필름을 밀착하여 노광 및 현상을 행하여 솔더레지스트 패턴(280)을 형성한다.

여기서 솔더레지스트용의 레지스트 잉크는 PSR(Photo imageable Solder Resist Ink)로 녹색이 많으며, 솔더의 용해온도에서도 충분히 견디는 내열성 수지로 만들어진다.

이후, 도 3i에 도시된 바와 같이 금속 물질의 무전해 도금을 실시하여 원판 상부에 플립칩 범프(290)를 완성하고, 원판 하부에 솔더 볼 패드(290')를 형성하게 된다.

여기서, 플립칩 범프(290)는 원판 상부에 형성된 회로패턴에 금속 물질의 무전해 도금을 실시하여 형성된 도금층으로, 칩을 실장하는 역할뿐만 아니라 회로패턴의 산화를 방지하고 좋은 전도성을 부여한다.

또한, 플립칩 범프(290)가 회로패턴상에 위치하면서 종래의 130㎛~200㎛ 패드 간격을 80㎛까지 가능하게 함으로써 파인 피치를 구현하고, 칩 실장시 칩과 패 드간의 거리가 확보되어 언더 필(Under fill)이 유리하다.

상기 금속 물질은 니켈, 금, 팔라디움, 은, 주석 등이 사용된다.

이때, 금은 접찹성을 높이기 위하여 먼저 니켈을 도금하고 이어서 도금된다.

상술한 바와 같이, 원판 하부에 형성된 솔더 볼 패드(290') 상에 도 3j에 도시된 바와 같이, 솔더 페이스트 물질을 도포하고 일정의 열을 가하여 리플로우(Reflow) 및 디플럭스(Deflux) 과정을 거쳐 솔더 볼(300)을 완성하면 최종적인 다층으로 구성된 플립칩 패키지 기판을 완성하게 된다.

상기한 바와 같이, 본 발명에 따른 플립칩 패키지 기판의 제조 방법에 따르면, 기존의 솔더 레지스트를 도포하고 표면처리를 한 후 솔더 페이스트를 이용하여 플립칩 범프를 형성하는 대신 외층 회로층에 형성된 오픈 영역에 절연성 액상물질을 도포한 후 원판 상부의 외층 회로패턴 상에 금속 물질의 무전해 도금을 실시하여 플립칩 범프를 형성함으로써 경박단소화는 물론 공정이 감소하고 비용이 절감된다.

또한, 본 발명은 외층 회로패턴 상에 플립칩 범프를 형성함으로써 파인 피치(Fine Pitch)를 구현할 뿐만 아니라, 플립칩 패드 간의 접합 등 불량이 발생하지 않아 신뢰성이 증가하고 칩 실장시 칩과 패드간의 거리가 확보되어 언더 필(Under fill)이 유리하다.

여기서, 상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.

Claims (7)

1. 비아홀이 형성된 동박적층원판의 양면에 회로패턴을 형성하는 단계;

   상기 회로패턴에 의해 양면의 오픈된 영역에 절연성 액상물질을 도포하고 건조하는 단계;

   상기 절연성 액상물질이 도포된 원판 하부에 솔더 레지스트 패턴을 형성하는 단계;

   상기 원판에 금속 물질의 무전해 도금을 실시하여 상기 원판 상부의 회로패턴 위에 플립칩 범프와 상기 원판 하부의 솔더 레지시트 패턴에 의해 오픈된 영역에 솔더 볼 패드를 형성하는 단계; 및

   상기 솔더 볼 패드 상에 솔더 볼을 형성하는 단계

   를 포함하는 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.
2. 제1항에 있어서,

   상기 절연성 액상물질은 페이스트인 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.
3. 제1항에 있어서,

   상기 금속 물질은 니켈, 금, 팔라디움, 은, 주석 중 하나인 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.
4. 내층 회로패턴이 형성된 베이스 기판에 절연층을 형성하고 시드층을 형성한 후, 외층 회로패턴을 형성하는 단계;

   상기 외층 회로패턴에 의해 양면의 오픈된 영역에 절연성 액상물질을 도포 및 건조하는 단계;

   상기 원판에 금속 물질의 무전해 도금을 실시하여 상기 원판 상부의 회로패턴 위에 플립칩 범프와 상기 원판 하부의 솔더 레지시트 패턴에 의해 오픈된 영역에 솔더 볼 패드를 형성하는 단계; 및

   상기 솔더 볼 패드 상에 솔더 볼을 형성하는 단계

   를 포함하는 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.
5. 제 4 항에 있어서, 상기 외층 회로패턴을 형성하는 단계는,

   비아홀이 형성된 동박적층원판의 양면에 내층 회로패턴을 형성하는 단계;

   상기 내층 회로패턴이 형성된 기판에 층간 전기적 절연을 수행하는 절연층을 형성하는 단계;

   상기 절연층에 대해 층간 전기적 도통을 수행하는 비아홀을 형성하는 단계;

   상기 비아홀이 형성된 절연층상에 시드층(seed layer)을 형성하는 단계;

   상기 시드층상에 사진 식각 공정에 의해 레지스트 패턴을 형성하는 단계; 및

   상기 레지스트 패턴이 형성된 원판에 동도금을 실시한 후 레지스트 패턴을 박리시키고 오픈된 시드층을 에칭 처리하여 외층 회로패턴을 형성하는 단계,

   를 포함하는 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.
6. 제4항에 있어서,

   상기 절연성 액상물질은 페이스트인 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.
7. 제4항에 있어서,

   상기 금속 물질은 니켈, 금, 팔라디움, 은, 주석 중 하나인 것을 특징으로 하는 플립칩 패키지 기판의 제조 방법.

Images