JP2005150344A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005150344A
JP2005150344A JP2003384867A JP2003384867A JP2005150344A JP 2005150344 A JP2005150344 A JP 2005150344A JP 2003384867 A JP2003384867 A JP 2003384867A JP 2003384867 A JP2003384867 A JP 2003384867A JP 2005150344 A JP2005150344 A JP 2005150344A
Authority
JP
Japan
Prior art keywords
layer
rewiring
semiconductor device
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003384867A
Other languages
English (en)
Other versions
JP4438389B2 (ja
Inventor
Ichiro Mihara
一郎 三原
Yuji Negishi
祐司 根岸
Shinji Wakizaka
伸治 脇坂
Toshihiro Kido
利浩 城戸
Hiroyasu Sadabetto
裕康 定別当
Yutaka Yoshino
裕 吉野
Yoshio Imamura
圭男 今村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Nippon CMK Corp
CMK Corp
Original Assignee
Casio Computer Co Ltd
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd, Nippon CMK Corp, CMK Corp filed Critical Casio Computer Co Ltd
Priority to JP2003384867A priority Critical patent/JP4438389B2/ja
Publication of JP2005150344A publication Critical patent/JP2005150344A/ja
Application granted granted Critical
Publication of JP4438389B2 publication Critical patent/JP4438389B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 上層再配線を有する半導体装置において、それが搭載される回路基板を含む全体としての小型化を図る。
【解決手段】 上層配線２および下層配線３を有するベース板１の上面にはＣＳＰと呼ばれる半導体構成体４が設けられ、その周囲には矩形枠状の絶縁層１６が設けられ、それらの上には第１、第２の上層再配線２０、２４が設けられ、第２の上層再配線２４の接続パッド部上には半田ボール２７が設けられている。ベース板１下には第１、第２の下層再配線３３、３７が上下導通部４３を介して第１、第２の上層再配線２０、２４に接続されて設けられ、第２の下層再配線３７の接続パッド部下にはベアチップ等からなる半導体構成体４０が設けられている。
【選択図】 図１

Description

この発明は半導体装置およびその製造方法に関する。
近年、携帯電話に代表されるような携帯型電子機器の小型化に相俟ってＣＳＰ(chip size package)と呼ばれる半導体装置が開発されている。このＣＳＰは、複数の外部接続用の接続パッドが形成されたベアーの半導体装置の上面にパッシベーション膜（中間絶縁膜）を設け、このパッシベーション膜の各接続パッドの対応部に開口部を形成し、該開口部を介して各接続パッドに接続される再配線を形成し、各再配線の他端部側に柱状の外部接続用電極を形成するとともに、各外部接続用電極間に封止材を充填したものである。
このような、ＣＳＰによれば、各柱状の外部接続用電極上に半田ボールを形成しておくことにより、接続端子を有する回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能である。このような、ＣＳＰにおいて、生産性を高めるために、ウエハ状態の半導体基板にパッシベーション膜、再配線、外部接続用電極、および封止材を形成し、さらに、封止材で覆われずに露出された外部接続用電極の上面に半田ボールを設けた後、ダイシングラインで切断するようにしたものがある（例えば、特許文献１参照）。
特開２００１−１６８１２８号公報
ところで、上記従来の半導体装置では、集積化が進むに従って、外部接続用電極の数が増加すると、次のような問題があった。すなわち、上述した如く、ＣＳＰは、ベアーの半導体装置の上面に外部接続用電極を配列するので、通常は、マトリクス状に配列するのであるが、そのために、外部接続用電極数の多い半導体装置の場合には、外部接続用電極のサイズおよびピッチが極端に小さくなってしまう欠点を有しており、このため、ベアーの半導体装置のサイズの割に外部接続用電極が多いものには適用できないものであった。すなわち、外部接続用電極のサイズおよびピッチが極端に小さくなれば、回路基板との位置合わせが困難であるばかりでなく、接合強度が不足する、ボンディング時に電極間の短絡が発生する、通常はシリコン基板からなる半導体基板と回路基板の線膨張係数の差に起因して発生する応力により外部接続用電極が破壊される等の致命的な問題が発生するのである。
また、上記従来の半導体装置では、上述の如く、回路基板にフェースダウン方式でボンディングすることができ、実装面積をほぼベアーの半導体装置と同一のサイズとすることが可能となるので、従来のワイヤーボンディング等を用いたフェースアップ方式のボンディング方法に比し、電子機器を大幅に小型化することが可能であるが、それでも小型化に限界があった。すなわち、回路基板上に他の必要な電子部品、例えば、他の半導体装置、コンデンサや抵抗等からなるチップ部品を搭載し、これら電子部品に上記従来の半導体装置を接続すると、これらが平面的に配置されるため、小型化に限界があった。また、平面的に配置される関係から、配線長が増大し、インピーダンス（浮遊容量等）の増加等の問題が生じ、回路特性が劣化することがあった。
そこで、この発明は、外部接続用電極の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となり、且つ、電子機器のより一層の小型化が可能で、配線長を最短として回路特性劣化を抑制することが可能となる新規な半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明は、ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられ、基材に樹脂を含浸させたものからなる絶縁層と、前記絶縁層上に、少なくとも一部が前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、接続パッド部を有する少なくとも１層の上層再配線と、前記ベース板下に設けられた少なくとも１層の下層再配線と、前記絶縁層および前記ベース板に設けられた貫通孔内に前記上層再配線の少なくとも一部と前記下層再配線の少なくとも一部とを接続するように設けられた上下導通部と、を備えていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記絶縁層はガラス繊維に熱硬化性樹脂を含浸させたものからなることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記ベース板上に前記半導体構成体が複数個相互に離間して設けられていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記最下層の下層再配線の接続パッド部を除く部分を覆う最下層絶縁膜を有することを特徴とするものである。
請求こう１０に記載の発明は、請求項９に記載の発明において、前記最下層絶縁膜下に電子部品が前記最下層の下層再配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項１１に記載の発明は、請求項１に記載の発明において、前記ベース板の上下面に上層配線および下層配線が前記上下導通部に接続されて設けられていることを特徴とするものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記上層配線と前記下層配線とのうちの一方はグラウンド配線であり、他方は電源配線であることを特徴とするものである。
請求項１３に記載の発明は、請求項１に記載の発明において、前記上層再配線の層数と前記下層再配線の層数とは同じであることを特徴とする半導ものである。
請求項１４に記載の発明は、ベース板上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記半導体構成体の周囲における前記ベース板上に、基材に樹脂を含浸させてなるものによって絶縁層を形成する工程と、接続パッド部を有し、且つ、少なくとも一部がいずれかの前記半導体構成体の前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁層上に配置されるように形成する工程と、前記ベース板下に少なくとも１層の下層再配線を形成する工程と、前記絶縁層および前記ベース板に形成された貫通孔内に前記上層再配線の少なくとも一部と前記下層再配線の少なくとも一部とを接続する上下導通部を形成する工程と、前記半導体構成体間における前記絶縁層および前記ベース板を切断して前記最上層の上層再配線の接続パッド部が前記絶縁層上に配置された半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記絶縁層をガラス繊維に熱硬化性樹脂を含浸させたものによって形成することを特徴とするものである。
請求項１６に記載の発明は、請求項１４に記載の発明において、前記上層再配線のうちのいずれかの層の上層再配線と、前記下層再配線のうちのいずれかの層の下層再配線と、前記上下導通部と、を同時に形成することを特徴とするものである。
請求項１７に記載の発明は、請求項１４に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１８に記載の発明は、請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とするものである。
請求項１９に記載の発明は、請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とするものである。
請求項２０に記載の発明は、請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とするものである。
請求項２１に記載の発明は、請求項１４に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を形成する工程を有することを特徴とするものである。
請求項２２に記載の発明は、請求項２１に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
請求項２３に記載の発明は、請求項１４に記載の発明において、前記最下層の下層再配線の接続パッド部を除く部分を覆う最下層絶縁膜を形成する工程を有することを特徴とするものである。
請求項２４に記載の発明は、請求項２３に記載の発明において、前記最下層絶縁膜下に電子部品を前記最下層の下層再配線の接続パッド部に接続させて設ける工程を有することを特徴とするものである。
請求項２５に記載の発明は、請求項１４に記載の発明において、前記ベース板の上下面に上層配線および下層配線が設けられていることを特徴とするものである。
請求項２６に記載の発明は、請求項２５に記載の発明において、前記上層配線と前記下層配線とのうちの一方はグラウンド配線であり、他方は電源配線であることを特徴とするものである。
請求項２７に記載の発明は、請求項１４に記載の発明において、前記上下導通部を形成するとき、前記上下導通部を前記上層配線および前記下層配線に接続することを特徴とするものである。
請求項２８に記載の発明は、請求項１４に記載の発明において、前記上層再配線の層数と前記下層再配線の層数とを同じとすることを特徴とする半導ものである。
この発明によれば、半導体構成体の周囲に設けられた、基材に樹脂を含浸させたものからなる絶縁層上に最上層の上層再配線の少なくとも一部の接続パッド部を配置しているので、最上層の上層再配線の接続パッド部（外部接続用電極）の数が増加しても、そのサイズおよびピッチを必要な大きさにすることが可能となる。また、ベース板下に少なくとも１層の下層再配線を設け、絶縁層およびベース板に設けられた貫通孔内に設けられた上下導通部を介して、上層再配線の少なくとも一部と下層再配線の少なくとも一部とを接続しているので、最下層の下層再配線に電子部品を接続させて搭載するようにして、電子機器のより一層の小型化が可能で、且つ、配線長を最短として回路特性を向上させることが可能となる。
図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面矩形形状のベース板１を備えている。ベース板１の上面には銅箔からなる上層配線２が設けられ、下面には銅箔からなる下層配線３が設けられている。この場合、上層配線２はべたパターンからなるグラウンド配線であり、下層配線３はべたパターンからなる電源配線である。
上層配線２の上面には、ベース板１のサイズよりもある程度小さいサイズの平面矩形形状の半導体構成体４の下面がダイボンド材からなる接着層５を介して接着されている。この場合、半導体構成体４は、後述する再配線、柱状電極、封止膜を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に再配線、柱状電極、封止膜を形成した後、ダイシングにより個々の半導体構成体４を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体４の構成について説明する。
半導体構成体４はシリコン基板（半導体基板）６を備えている。シリコン基板６は接着層５を介してベース板１に接着されている。シリコン基板６の上面には所定の機能（例えばＣＰＵとしての機能）の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド７が集積回路に接続されて設けられている。接続パッド７の中央部を除くシリコン基板６の上面には酸化シリコン等からなる絶縁膜８が設けられ、接続パッド７の中央部は絶縁膜８に設けられた開口部９を介して露出されている。
絶縁膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜（絶縁膜）１０が設けられている。この場合、絶縁膜８の開口部９に対応する部分における保護膜１０には開口部１１が設けられている。保護膜１０の上面には銅等からなる下地金属層１２が設けられている。下地金属層１２の上面全体には銅からなる再配線１３が設けられている。下地金属層１２を含む再配線１３の一端部は、両開口部９、１１を介して接続パッド７に接続されている。
再配線１３の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１４が設けられている。再配線１３を含む保護膜１０の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜（絶縁膜）１５がその上面が柱状電極１４の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体４は、シリコン基板６、接続パッド７、絶縁膜８を含み、さらに、保護膜１０、再配線１３、柱状電極１４、封止膜１５を含んで構成されている。
半導体構成体４の周囲における上層配線２を含むベース板１の上面には矩形枠状の絶縁層１６がその上面が半導体構成体４の上面とほぼ面一となるように設けられている。絶縁層１６は、通常、プリプレグ材と言われるもので、例えば、ガラス繊維等からなる基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたものからなっている。
半導体構成体４および絶縁層１６の上面には第１の上層絶縁膜１７がその上面を平坦とされて設けられている。第１の上層絶縁膜１７は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂やＢＴ樹脂等の熱硬化性樹脂中に繊維やフィラー等の補強材を分散させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
柱状電極１４の上面中央部に対応する部分における第１の上層絶縁膜１７には開口部１８が設けられている。第１の上層絶縁膜１７の上面には銅等からなる第１の上層下地金属層１９が設けられている。第１の上層下地金属層１９の上面全体には銅からなる第１の上層再配線２０が設けられている。第１の上層下地金属層１９を含む第１の上層再配線２０の一端部は、第１の上層絶縁膜１７の開口部１８を介して柱状電極１４の上面に接続されている。
第１の上層再配線２０を含む第１の上層絶縁膜１７の上面には第１の上層絶縁膜１７と同一の材料からなる第２の上層絶縁膜２１が設けられている。第１の上層再配線２０の接続パッドの少なくとも一部に対応する部分における第２の上層絶縁膜２１には開口部２２が設けられている。第２の上層絶縁膜２１の上面には銅等からなる第２の上層下地金属層２３が設けられている。第２の上層下地金属層２３の上面全体には銅からなる第２の上層再配線２４が設けられている。第２の上層下地金属層２３を含む第２の上層再配線２４の少なくとも一部の一端部は、第２の上層絶縁膜２１の開口部２２を介して第１の上層再配線２０の接続パッド部に接続されている。
第２の上層再配線２４を含む第２の上層絶縁膜２１の上面にはソルダーレジスト等からなる最上層絶縁膜２５が設けられている。第２の上層再配線２４の接続パッド部に対応する部分における最上層絶縁膜２５には開口部２６が設けられている。開口部２６内およびその上方には半田ボール２７が第２の上層再配線２４の接続パッド部に接続されて設けられている。複数の半田ボール２７は、最上層絶縁膜２５上にマトリクス状に配置されている。
下層配線３を含むベース板１の下面には第１の上層絶縁膜１７と同一の材料からなる第１の下層絶縁膜３１がその下面を平坦とされて設けられている。第１の下層絶縁膜３１の下面には銅等からなる第１の下層下地金属層３２が設けられている。第１の下層下地金属層３２の下面全体には銅からなる第１の下層再配線３３が設けられている。
第１の下層再配線３３を含む第１の下層絶縁膜３１の下面には第１の上層絶縁膜１７と同一の材料からなる第２の下層絶縁膜３４が設けられている。第１の下層再配線３３の接続パッド部に対応する部分における第２の下層絶縁膜３４には開口部３５が設けられている。第２の下層絶縁膜３４の下面には銅等からなる第２の下層下地金属層３６が設けられている。第２の下層下地金属層３６の下面全体には銅からなる第２の下層再配線３７が設けられている。第２の下層下地金属層３６を含む第２の下層再配線３７の少なくとも一部の一端部は、第２の下層絶縁膜３４の開口部３５を介して第１の下層再配線３３の接続パッド部に接続されている。
第２の下層再配線３７を含む第２の下層絶縁膜３４の下面にはソルダーレジスト等からなる最下層絶縁膜３８が設けられている。第２の下層再配線３７の接続パッド部に対応する部分における最下層絶縁膜３８には開口部３９が設けられている。最下層絶縁膜３８の下面には複数の半導体構成体４０が、その上面に設けられた半田ボール４１が最下層絶縁膜３８の開口部３９を介して第２の下層再配線３７の接続パッド部に接続されて、搭載されている。
半導体構成体４０は、詳細には図示していないが、ベアチップ、ＢＧＡ(ball grid array)、ＣＳＰ等のいずれであってもよく、シリコン等からなる半導体基板の上面には所定の機能（例えば半導体メモリとしての機能）の集積回路が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッドが集積回路に接続されて設けられ、接続パッド自体または該接続パッドに接続された柱状電極等からなる外部接続用電極上に半田ボール４１が設けられた構造となっている。
第２の上層下地金属層２３を含む第２の上層再配線２４の少なくとも一部と第２の下層下地金属層３６を含む第２の下層再配線３７の少なくとも一部とは、第２の上層絶縁膜２１、第１の上層下地金属層１９を含む第１の上層再配線２０、第１の上層絶縁膜１７、絶縁層１６、上層配線２および下層配線３を含むベース板１、第１の下層絶縁膜３１、図１では図示しない位置に設けられている第１の下層下地金属層３２を含む第１の下層再配線３３および第２の下層絶縁膜３４の所定の箇所に設けられた貫通孔４２の内壁面に設けられた銅等からなる下地金属層４３ａと銅層４３ｂとからなる上下導通部４３を介して接続されている。
この場合、上下導通部４３内には、上下配線の電気的な導通を良くするために、銅ペースト、銀ペースト、導電性樹脂等からなる導電材４４が充填されているが、絶縁性樹脂が充填されていてもよく、また、空洞であってもよい。
ここで、一例として、半導体構成体４のグラウンド用の柱状電極１４は、第１の上層再配線２０および上下導通部４３を介して、グラウンド配線を構成する上層配線２に接続されている。半導体構成体４の電源用の柱状電極１４は、第１の上層再配線２０および上下導通部４３を介して、電源配線を構成する下層配線３に接続されている。
半導体構成体４０のグラウンド用の半田ボール４１は、第２の下層再配線３７および上下導通部４３を介して、グラウンド配線を構成する上層配線２に接続されている。半導体構成体４０の電源用の半田ボール４１は、第２の下層再配線３７および上下導通部４３を介して、電源配線を構成する下層配線３に接続されている。
半導体構成体４の信号用の柱状電極１４と半導体構成体４０の信号用の半田ボール４１とは、第１の上層再配線２０、上下導通部４３、第１の下層再配線３３および第２の下層再配線３７を介して接続されている。そして、グラウンド配線はグラウンド用の半田ボール２７に接続され、電源配線は電源用の半田ボール２７に接続され、信号配線は信号用の半田ボール２７に接続されている。
ところで、ベース板１のサイズを半導体構成体４のサイズよりもある程度大きくしているのは、シリコン基板６上の接続パッド７の数の増加に応じて、半田ボール２７の配置領域を半導体構成体４のサイズよりもある程度大きくし、これにより、第２の上層再配線２４の接続パッド部（最上層絶縁膜２５の開口部２６内の部分）のサイズおよびピッチを柱状電極１４のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された第２の上層再配線２４の接続パッド部は、半導体構成体４に対応する領域のみでなく、半導体構成体４の周側面の外側に設けられた絶縁層１６に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２７のうち、少なくとも最外周の半田ボール２７は半導体構成体４よりも外側に位置する周囲に配置されている。
また、この半導体装置では、ベース板１下に第１、第２の下層再配線３３、３７を設け、第１、第２の上層再配線２０、２４の少なくとも一部と第１、第２の下層再配線３３、３７の少なくとも一部とを上下導通部４３を介して接続しているので、最下層絶縁膜３８の下面に半導体構成体（電子部品）４０を搭載するようにすることができ、これにより、電子機器のより一層の小型化が可能となるとともに、配線長を最短として回路特性を向上させることができる。また、ベース板１の上下面に銅箔からなる上層配線２および下層配線３を設けているので、これらの配線２、３をビルドアップ工法により形成する場合と比較して、工程数を少なくすることができる。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体４の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）６上にアルミニウム系金属等からなる接続パッド７、酸化シリコン等からなる絶縁膜８およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜１０が設けられ、接続パッド７の中央部が絶縁膜８および保護膜１０に形成された開口部９、１１を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板６には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド７は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部９、１１を介して露出された接続パッド７の上面を含む保護膜１０の上面全体に下地金属層１２を形成する。この場合、下地金属層１２は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１２の上面にメッキレジスト膜５１をパターン形成する。この場合、再配線１３形成領域に対応する部分におけるメッキレジスト膜５１には開口部５２が形成されている。次に、下地金属層１２をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５１の開口部５２内の下地金属層１２の上面に再配線１３を形成する。次に、メッキレジスト膜５１を剥離する。
次に、図４に示すように、再配線１３を含む下地金属層１２の上面にメッキレジスト膜５３をパターン形成する。この場合、柱状電極１４形成領域に対応する部分におけるメッキレジスト膜５３には開口部５４が形成されている。次に、下地金属層１２をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜５３の開口部５４内の再配線１３の接続パッド部上面に柱状電極１４を形成する。次に、メッキレジスト膜５３を剥離し、次いで、再配線１３をマスクとして下地金属層１２の不要な部分をエッチングして除去すると、図５に示すように、再配線１３下にのみ下地金属層１２が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１４および再配線１３を含む保護膜１０の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１５をその厚さが柱状電極１４の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１４の上面は封止膜１５によって覆われている。
次に、封止膜１５および柱状電極１４の上面側を適宜に研磨し、図７に示すように、柱状電極１４の上面を露出させ、且つ、この露出された柱状電極１４の上面を含む封止膜１５の上面を平坦化する。ここで、柱状電極１４の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１４の高さにばらつきがあるため、このばらつきを解消して、柱状電極１４の高さを均一にするためである。
次に、図８に示すように、シリコン基板６の下面全体に接着層５を接着する。接着層５は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板６に固着する。次に、シリコン基板６に固着された接着層５をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板６の下面に接着層５を有する半導体構成体４が複数個得られる。
このようにして得られた半導体構成体４では、シリコン基板６の下面に接着層５を有するため、ダイシング工程後に各半導体構成体４のシリコン基板６の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体４のシリコン基板６の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体４を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示すベース板１を複数枚採取することができる大きさで、限定する意味ではないが、平面形状が矩形形状のベース板１を用意する。この場合、ベース板１の上下面には当初銅箔がラミネートされているが、これらの銅箔をフォトリソグラフィ法によりパターニングすることにより、上層配線２および下層配線３が形成されている。
次に、上層配線２の上面の所定の複数箇所にそれぞれ半導体構成体４のシリコン基板６の下面に接着された接着層５を接着する。ここでの接着は、加熱加圧により、接着層５を本硬化させる。次に、半導体構成体４間および最外周に配置された半導体構成体４の外側における上層配線２を含むベース板１の上面に、格子状でシート状の２枚の絶縁材料１６ａ、１６ｂを位置決めしながら積層して配置する。なお、２枚の絶縁材料１６ａ、１６ｂを積層して配置した後に、半導体構成体４を配置するようにしてもよい。
格子状の絶縁材料１６ａ、１６ｂは、ガラス繊維等の基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材に、型抜き加工やエッチング等により複数の矩形形状の開口部５５を形成することにより得られる。この場合、開口部５５のサイズは半導体構成体４のサイズよりもやや大きくなっている。このため、絶縁材料１６ａ、１６ｂと半導体構成体４との間には隙間５６が形成されている。
また、絶縁材料１６ａ、１６ｂの合計厚さは、半導体構成体４の厚さよりも厚く、後述の如く、加熱加圧されたときに、隙間５６を十分に埋めることができる程度の厚さとなっている。ここで、絶縁材料１６ａ、１６ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、この絶縁材料は、上記の如く、２層であってもよいが、１層または３層以上であってもよい。
次に、図１１に示すように、一対の加熱加圧板５７、５８を用いて上下から絶縁材料１６ａ、１６ｂを加熱加圧する。すると、絶縁材料１６ａ、１６ｂ中の溶融された熱硬化性樹脂が押し出されて、図１０に示す、絶縁材料１６ａ、１６ｂと半導体構成体４との間の隙間５６に充填され、その後の冷却により、半導体構成体４間および最外周に配置された半導体構成体４の外側における上層配線２を含むベース板１の上面に、絶縁層１６がその上面を半導体構成体４の上面とほぼ面一とされて形成される。
次に、図１２に示すように、半導体構成体４および絶縁層１６の上面に第１の上層絶縁膜１７を形成するとともに、下層配線３を含むベース板１の下面に第１の下層絶縁膜３１を形成する。この場合、第１の上層絶縁膜１７および第１の下層絶縁膜３１は、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
そして、半導体構成体４および絶縁層１６の上面にシート状のビルドアップ材を配置するとともに、下層配線３を含むベース板１の下面にシート状のビルドアップ材を配置し、次いで、図示しない一対の加熱加圧板を用いて上下から加熱加圧すると、半導体構成体４および絶縁層１６の上面に第１の上層絶縁膜１７が形成されるとともに、下層配線３を含むベース板１の下面に第１の下層絶縁膜３１が形成される。
この場合、第１の上層絶縁膜１７の上面は、上側の加熱加圧板の下面によって押さえ付けられるため、平坦面となる。また、第１の下層絶縁膜３１の下面は、下側の加熱加圧板の上面によって押さえ付けられるため、平坦面となる。したがって、第１の上層絶縁膜１７の上面および第１の下層絶縁膜３１の下面を平坦化するための研磨工程は不要である。このため、ベース板１のサイズが例えば５００×５００ｍｍ程度と比較的大きくても、その上に配置された複数の半導体構成体４に対して第１の上層絶縁膜１７の上面および第１の下層絶縁膜３１の下面の平坦化を一括して簡単に行なうことができる。
なお、第１の上層絶縁膜１７および第１の下層絶縁膜３１として、ガラス繊維等の基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、またはフィラーが混入されない、熱硬化性樹脂のみからなる材料を用いることもできる。
次に、図１３に示すように、レーザビームを照射するレーザ加工により、柱状電極１４の上面中央部に対応する部分における第１の上層絶縁膜１７に開口部１８を形成する。この場合、第１の下層絶縁膜３１には開口部は形成しない。次に、必要に応じて、第１の上層絶縁膜１７の開口部１８内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１４に示すように、開口部１８を介して露出された柱状電極１４の上面を含む第１の上層絶縁膜１７の上面全体および第１の下層絶縁膜３１の下面全体に、銅の無電解メッキ等により、第１の上層下地金属層１９および第１の下層下地金属層３２を形成する。次に、第１の上層下地金属層１９の上面に上層メッキレジスト膜６１をパターン形成し、また、第１の下層下地金属層３２の下面に下層メッキレジスト膜６２をパターン形成する。この場合、第１の上層再配線２０形成領域に対応する部分における上層メッキレジスト膜６１には開口部６３が形成されている。また、第１の下層再配線３３形成領域に対応する部分における下層メッキレジスト膜６２には開口部６４が形成されている。
次に、下地金属層１９、３２をメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜６１の開口部６３内の第１の上層下地金属層１９の上面に第１の上層再配線２０を形成し、また、下層メッキレジスト膜６２の開口部６４内の第１の下層下地金属層３２の下面に第１の下層再配線３３を形成する。
次に、両メッキレジスト膜６１、６２を剥離し、次いで、第１の上層再配線２０および第１の下層再配線３３をマスクとして第１の上層下地金属層１９および第１の下層下地金属層３２の不要な部分をエッチングして除去すると、図１５に示すように、第１の上層再配線２０下にのみ第１の上層下地金属層１９が残存され、また、第１の下層再配線３３上にのみ第１の下層下地金属層３２が残存される。
次に、図１６に示すように、第１の上層再配線２０を含む第１の上層絶縁膜１７の上面にシート状のビルドアップ材等からなる第２の上層絶縁膜２１を形成し、また、第１の下層再配線３３を含む第１の下層絶縁膜３１の下面にシート状のビルドアップ材等からなる第２の下層絶縁膜３４を形成する。
次に、図１７に示すように、レーザビームを照射するレーザ加工により、第１の上層再配線２０の接続パッド部の少なくとも一部に対応する部分における第２の上層絶縁膜２１に開口部２２を形成し、また、第１の下層再配線３３の接続パッド部の少なくとも一部に対応する部分における第２の下層絶縁膜３４に開口部３５を形成形成する。
また、メカニカルドリルを用いて、第２の上層絶縁膜２１、第１の上層下地金属層１９を含む第１の上層再配線２０、第１の上層絶縁膜１７、絶縁層１６、上層配線２および下層配線３を含むベース板１、第１の下層絶縁膜３１、図１７では図示しない位置に設けられている第１の下層下地金属層３２を含む第１の下層再配線３３および第２の下層絶縁膜３４の所定の箇所に貫通孔４２を形成する。次に、必要に応じて、開口部２２、３５内および貫通孔４２内等に発生したエポキシスミア等をデスミア処理により除去する。
ここで、一例として、半導体構成体４の厚さが２５μｍとかなり薄く、図１７に示す状態における総厚が１００〜２００μｍと比較的薄い場合には、貫通孔４２をレーザビームを照射するレーザ加工により形成することが可能である。
次に、図１８に示すように、開口部２２を介して露出された第１の上層再配線２０の接続パッド部を含む第２の上層絶縁膜２１の上面全体、開口部３５を介して露出された第１の下層再配線３３の接続パッド部を含む第２の下層絶縁膜３４の下面全体および貫通孔４２の内壁面に、銅の無電解メッキ等により、第２の上層下地金属層２３、第２の下層下地金属層３６、下地金属層４３ａを形成する。
次に、第２の上層下地金属層２３の上面に上層メッキレジスト膜６５をパターン形成し、また、第２の下層下地金属層３６の下面に下層メッキレジスト膜６６をパターン形成する。この場合、貫通孔４２を含む第２の上層再配線２４形成領域に対応する部分における上層メッキレジスト膜６５には開口部６７が形成されている。また、貫通孔４２を含む第２の下層再配線３７形成領域に対応する部分における下層メッキレジスト膜６６には開口部６８が形成されている。
次に、下地金属層２３、３６、４３ａをメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜６５の開口部６７内の第２の上層下地金属層２３の上面に第２の上層再配線２４を形成し、また、下層メッキレジスト膜６６の開口部６８内の第２の下層下地金属層３６の下面に第２の下層再配線３７を形成し、さらに、貫通孔４２内の下地金属層４３ａの表面に銅層４３ｂを形成する。
次に、両メッキレジスト膜６５、６６を剥離し、次いで、第２の上層再配線２４および第２の下層再配線３７をマスクとして第２の上層下地金属層２３および第２の下層下地金属層３６の不要な部分をエッチングして除去すると、図１９に示すように、第２の上層再配線２４下にのみ第２の上層下地金属層２３が残存され、また、第２の下層再配線３７上にのみ第２の下層下地金属層３６が残存される。
この状態では、一例として、半導体構成体４のグラウンド用の柱状電極１４は、第１の上層再配線２０および上下導通部４３を介して、グラウンド配線を構成する上層配線２に接続されている。半導体構成体４の電源用の柱状電極１４は、第１の上層再配線２０および上下導通部４３を介して、電源配線を構成する下層配線３に接続されている。
次に、図２０に示すように、スクリーン印刷法等により、上下導通部４３内に銅ペースト、銀ペースト、導電性樹脂等からなる導電材４４を充填する。次に、必要に応じて、貫通孔４２から突出された余分の導電材４４をバフ研磨等により除去する。次に、スクリーン印刷法やスピンコーティング法等により、第２の上層再配線２４を含む第２の上層絶縁膜２１の上面にソルダーレジスト等からなる最上層絶縁膜２５を形成する。この場合、第２の上層再配線２４の接続パッド部に対応する部分における最上層絶縁膜２５には開口部２６が形成されている。
また、スクリーン印刷法やスピンコーティング法等により、第２の下層再配線３７を含む第２の下層絶縁膜３４の下面にソルダーレジスト等からなる最下層絶縁膜３８を形成する。この場合、第２の下層再配線３７の接続パッド部に対応する部分における最下層絶縁膜３８には開口部３９が形成されている。
次に、最下層絶縁膜３８の下面に複数の半導体構成体４０を、その上面に設けられた半田ボール４１を最下層絶縁膜３８の開口部３９を介して第２の下層再配線３７の接続パッド部に接続されて、実装する。この状態では、一例として、半導体構成体４０のグラウンド用の半田ボール４１は、第２の下層再配線３７および上下導通部４３を介して、グラウンド配線を構成する上層配線２に接続されている。半導体構成体４０の電源用の半田ボール４１は、第２の下層再配線３７および上下導通部４３を介して、電源配線を構成する下層配線３に接続されている。
次に、開口部２６内およびその上方に半田ボール２７を第２の上層再配線２４の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体４間において、最上層絶縁膜２５、第２の上層絶縁膜２１、第１の上層絶縁膜１７、絶縁層１６、ベース板１、第１の下層絶縁膜３１、第２の下層絶縁膜３４および最下層絶縁膜３８を切断すると、図１に示す半導体装置が複数個得られる。
以上のように、上記製造方法では、ベース板１上に複数の半導体構成体４を接着層５を介して配置し、複数の半導体構成体４に対して、上層配線２、下層配線３、第１、第２の上層再配線２０、２４、第１、第２の下層再配線３３、３７、上下導通部４３および半田ボール２７の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１１に示す製造工程以降では、ベース板１と共に複数の半導体構成体４を搬送することができるので、これによっても製造工程を簡略化することができる。
なお、上記実施形態では、上層配線２をべたパターンからなるグラウンド配線とし、下層配線３をべたパターンからなる電源配線とした場合について説明したが、これら限らず、その逆としてもよい。また、上層配線２または下層配線３により、べたパターンからなるシールド層を形成するようにしてもよく、また、通常の配線パターンを形成するようにしてもよい。
また、上記実施形態では、上層再配線および下層再配線を共に２層とした場合について説明したが、これに限らず、１層または３層以上としてもよく、また、同数層ではなく異数層としてもよい。ただし、同数層とした場合には、半導体装置の反りを低減することができる。さらに、最下層絶縁膜３８下にコンデンサや抵抗等からなるチップ部品（電子部品）を搭載するようにしてもよい。
また、上記実施形態では、互いに隣接する半導体構成体４間において切断したが、これに限らず、２個またはそれ以上の半導体構成体４を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で１組の半導体構成体４は同種、異種のいずれであってもよい。
また、上記実施形態では、半導体構成体４は、外部接続用電極としての柱状電極１４を有するものとしたが、これに限らず、柱状電極を有せず、外部接続用電極としての接続パッド部を有する再配線１３を有するものであってもよく、また、柱状電極および再配線を有せず、外部接続用電極としての接続パッド７を有するものであってもよい。
また、上記実施形態では、第２の上層再配線２４の少なくとも一部と第２の下層再配線３７の少なくとも一部とを、第２の上層絶縁膜２１、第１の上層下地金属層１９を含む第１の上層再配線２０、第１の上層絶縁膜１７、絶縁層１６、上層配線２および下層配線３を含むベース板１、第１の下層絶縁膜３１、図１では図示しない位置に設けられている第１の下層下地金属層３２を含む第１の下層再配線３３および第２の下層絶縁膜３４の所定の箇所に設けられた貫通孔４２内に設けられた上下導通部４３を介して接続した場合について説明したが、これに限定されるものではない。
例えば、第１の上層再配線２０の少なくとも一部と第１の下層再配線３３の少なくとも一部とを、第１の上層絶縁膜１７、絶縁層１６、上層配線２および下層配線３を含むベース板１および第１の下層絶縁膜３１の所定の箇所に設けられた貫通孔内に設けられた上下導通部を介して接続するようにしてもよい。
さらに、上記実施形態では、絶縁層１６を形成した後に、第１の上層絶縁膜１７および第１の下層絶縁膜３１を形成する場合について説明したが、これに限らず、図１０に示す状態において、絶縁材料１６ｂの上面にシート状のビルドアップ材を配置するとともに、下層配線３を含むベース板１の下面にシート状のビルドアップ材を配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧して、絶縁層１６、第１の上層絶縁膜１７および第１の下層絶縁膜３１を同時に形成するようにしてもよい。
この発明の一実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図２に続く製造工程の断面図。 図３に続く製造工程の断面図。 図４に続く製造工程の断面図。 図５に続く製造工程の断面図。 図６に続く製造工程の断面図。 図７に続く製造工程の断面図。 図８に続く製造工程の断面図。 図９に続く製造工程の断面図。 図１０に続く製造工程の断面図。 図１１に続く製造工程の断面図。 図１２に続く製造工程の断面図。 図１３に続く製造工程の断面図。 図１４に続く製造工程の断面図。 図１５に続く製造工程の断面図。 図１６に続く製造工程の断面図。 図１７に続く製造工程の断面図。 図１８に続く製造工程の断面図。 図１９に続く製造工程の断面図。
符号の説明
１ ベース板
２ 上層配線
３ 下層配線
４ 半導体構成体
５ 接着層
６ シリコン基板
７ 接続パッド
１３ 再配線
１４ 柱状電極
１５ 封止膜
１６ 絶縁層
１７ 第１の上層絶縁膜
２０ 第１の上層再配線
２１ 第２の上層絶縁膜
２４ 第２の上層再配線
２５ 最上層絶縁膜
２７ 半田ボール
３１ 第１の下層絶縁膜
３３ 第１の下層再配線
３４ 第２の下層絶縁膜
３７ 第２の下層再配線
３８ 最下層絶縁膜
４０ 半導体構成体
４２ 貫通孔
４３ 上下導通部

Claims (28)

  1. ベース板と、
    前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する少なくとも１つの半導体構成体と、
    前記半導体構成体の周囲における前記ベース板上に設けられ、基材に樹脂を含浸させたものからなる絶縁層と、
    前記絶縁層上に、少なくとも一部が前記半導体構成体の外部接続用電極に接続されて設けられ、且つ、接続パッド部を有する少なくとも１層の上層再配線と、
    前記ベース板下に設けられた少なくとも１層の下層再配線と、
    前記絶縁層および前記ベース板に設けられた貫通孔内に前記上層再配線の少なくとも一部と前記下層再配線の少なくとも一部とを接続するように設けられた上下導通部と、
    を備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記絶縁層はガラス繊維に熱硬化性樹脂を含浸させたものからなることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記ベース板上に前記半導体構成体が複数個相互に離間して設けられていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置。
  5. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を有することを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  9. 請求項１に記載の発明において、前記最下層の下層再配線の接続パッド部を除く部分を覆う最下層絶縁膜を有することを特徴とする半導体装置。
  10. 請求項９に記載の発明において、前記最下層絶縁膜下に電子部品が前記最下層の下層再配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  11. 請求項１に記載の発明において、前記ベース板の上下面に上層配線および下層配線が前記上下導通部に接続されて設けられていることを特徴とする半導体装置。
  12. 請求項１１に記載の発明において、前記上層配線と前記下層配線とのうちの一方はグラウンド配線であり、他方は電源配線であることを特徴とする半導体装置。
  13. 請求項１に記載の発明において、前記上層再配線の層数と前記下層再配線の層数とは同じであることを特徴とする半導体装置。
  14. ベース板上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体の周囲における前記ベース板上に、基材に樹脂を含浸させてなるものによって絶縁層を形成する工程と、
    接続パッド部を有し、且つ、少なくとも一部がいずれかの前記半導体構成体の前記外部接続用電極に接続される少なくとも１層の上層再配線を、該上層再配線のうち、最上層の上層再配線の接続パッド部が前記絶縁層上に配置されるように形成する工程と、
    前記ベース板下に少なくとも１層の下層再配線を形成する工程と、
    前記絶縁層および前記ベース板に形成された貫通孔内に前記上層再配線の少なくとも一部と前記下層再配線の少なくとも一部とを接続する上下導通部を形成する工程と、
    前記半導体構成体間における前記絶縁層および前記ベース板を切断して前記最上層の上層再配線の接続パッド部が前記絶縁層上に配置された半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記絶縁層をガラス繊維に熱硬化性樹脂を含浸させたものによって形成することを特徴とする半導体装置の製造方法。
  16. 請求項１４に記載の発明において、前記上層再配線のうちのいずれかの層の上層再配線と、前記下層再配線のうちのいずれかの層の下層再配線と、前記上下導通部と、を同時に形成することを特徴とする半導体装置の製造方法。
  17. 請求項１４に記載の発明において、前記切断は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  18. 請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての柱状電極を有するものであることを特徴とする半導体装置の製造方法。
  19. 請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッド部を有する再配線を有するものであることを特徴とする半導体装置の製造方法。
  20. 請求項１４に記載の発明において、前記半導体構成体は、前記外部接続用電極としての接続パッドを有するものであることを特徴とする半導体装置の製造方法。
  21. 請求項１４に記載の発明において、前記最上層の上層再配線の接続パッド部を除く部分を覆う最上層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記最上層の上層再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  23. 請求項１４に記載の発明において、前記最下層の下層再配線の接続パッド部を除く部分を覆う最下層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  24. 請求項２３に記載の発明において、前記最下層絶縁膜下に電子部品を前記最下層の下層再配線の接続パッド部に接続させて設ける工程を有することを特徴とする半導体装置の製造方法。
  25. 請求項１４に記載の発明において、前記ベース板の上下面に上層配線および下層配線が設けられていることを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の発明において、前記上層配線と前記下層配線とのうちの一方はグラウンド配線であり、他方は電源配線であることを特徴とする半導体装置の製造方法。
  27. 請求項１４に記載の発明において、前記上下導通部を形成するとき、前記上下導通部を前記上層配線および前記下層配線に接続することを特徴とする半導体装置の製造方法。
  28. 請求項１４に記載の発明において、前記上層再配線の層数と前記下層再配線の層数とを同じとすることを特徴とする半導体装置の製造方法。
JP2003384867A 2003-11-14 2003-11-14 半導体装置の製造方法 Expired - Lifetime JP4438389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003384867A JP4438389B2 (ja) 2003-11-14 2003-11-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003384867A JP4438389B2 (ja) 2003-11-14 2003-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005150344A true JP2005150344A (ja) 2005-06-09
JP4438389B2 JP4438389B2 (ja) 2010-03-24

Family

ID=34693128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384867A Expired - Lifetime JP4438389B2 (ja) 2003-11-14 2003-11-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4438389B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228901A (ja) * 2004-02-13 2005-08-25 Renesas Technology Corp 半導体装置
JP2007095739A (ja) * 2005-09-27 2007-04-12 Casio Comput Co Ltd 半導体装置
WO2007043639A1 (ja) * 2005-10-14 2007-04-19 Fujikura Ltd. プリント配線基板及びプリント配線基板の製造方法
JP2008218979A (ja) * 2007-03-02 2008-09-18 Samsung Electro-Mechanics Co Ltd 電子パッケージ及びその製造方法
JP2008300782A (ja) * 2007-06-04 2008-12-11 Shinko Electric Ind Co Ltd 貫通電極付き基板の製造方法
JP2009071259A (ja) * 2007-09-10 2009-04-02 Hynix Semiconductor Inc 半導体パッケージ及びその製造方法
US7550833B2 (en) * 2004-12-14 2009-06-23 Casio Computer Co., Ltd. Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
JP2009231328A (ja) * 2008-03-19 2009-10-08 Dainippon Printing Co Ltd 電子モジュール
JP2010245509A (ja) * 2009-03-31 2010-10-28 Ibiden Co Ltd 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228901A (ja) * 2004-02-13 2005-08-25 Renesas Technology Corp 半導体装置
US7550833B2 (en) * 2004-12-14 2009-06-23 Casio Computer Co., Ltd. Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
JP2007095739A (ja) * 2005-09-27 2007-04-12 Casio Comput Co Ltd 半導体装置
JP4534927B2 (ja) * 2005-09-27 2010-09-01 カシオ計算機株式会社 半導体装置
JP4592751B2 (ja) * 2005-10-14 2010-12-08 株式会社フジクラ プリント配線基板の製造方法
WO2007043639A1 (ja) * 2005-10-14 2007-04-19 Fujikura Ltd. プリント配線基板及びプリント配線基板の製造方法
TWI415542B (zh) * 2005-10-14 2013-11-11 Fujikura Ltd A printed wiring board, and a printed wiring board
JPWO2007043639A1 (ja) * 2005-10-14 2009-04-16 株式会社フジクラ プリント配線基板及びプリント配線基板の製造方法
US7849591B2 (en) 2005-10-14 2010-12-14 Fujikura Ltd. Method of manufacturing a printed wiring board
KR100987688B1 (ko) 2005-10-14 2010-10-13 가부시키가이샤후지쿠라 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP2008218979A (ja) * 2007-03-02 2008-09-18 Samsung Electro-Mechanics Co Ltd 電子パッケージ及びその製造方法
JP2008300782A (ja) * 2007-06-04 2008-12-11 Shinko Electric Ind Co Ltd 貫通電極付き基板の製造方法
JP2009071259A (ja) * 2007-09-10 2009-04-02 Hynix Semiconductor Inc 半導体パッケージ及びその製造方法
JP2009231328A (ja) * 2008-03-19 2009-10-08 Dainippon Printing Co Ltd 電子モジュール
JP2010245509A (ja) * 2009-03-31 2010-10-28 Ibiden Co Ltd 半導体装置
US8441133B2 (en) 2009-03-31 2013-05-14 Ibiden Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP4438389B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
KR100778597B1 (ko) 적층 반도체 장치와 그 제조방법
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005093942A (ja) 半導体装置
JP2006173232A (ja) 半導体装置およびその製造方法
JP2004349361A (ja) 半導体装置およびその製造方法
JP4157829B2 (ja) 半導体装置およびその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP4379693B2 (ja) 半導体装置およびその製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP4324732B2 (ja) 半導体装置の製造方法
JP4321758B2 (ja) 半導体装置
JP4513302B2 (ja) 半導体装置
JP2009246404A (ja) 半導体装置の製造方法
JP4316623B2 (ja) 半導体装置の製造方法
JP2006173234A (ja) 半導体装置およびその製造方法
JP2004221418A (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4438389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term