SE516087C2 - Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare - Google Patents

Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare

Info

Publication number
SE516087C2
SE516087C2 SE9900349A SE9900349A SE516087C2 SE 516087 C2 SE516087 C2 SE 516087C2 SE 9900349 A SE9900349 A SE 9900349A SE 9900349 A SE9900349 A SE 9900349A SE 516087 C2 SE516087 C2 SE 516087C2
Authority
SE
Sweden
Prior art keywords
conductor structure
conductor
dielectric
conductors
layer
Prior art date
Application number
SE9900349A
Other languages
English (en)
Other versions
SE9900349L (sv
SE9900349D0 (sv
Inventor
Per Ligander
Leif Roland Bergstedt
Spartak Gevorgian
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9900349A priority Critical patent/SE516087C2/sv
Publication of SE9900349D0 publication Critical patent/SE9900349D0/sv
Priority to AU28361/00A priority patent/AU2836100A/en
Priority to EP00906802A priority patent/EP1163828B1/en
Priority to DE60012899T priority patent/DE60012899T2/de
Priority to PCT/SE2000/000070 priority patent/WO2000047026A1/en
Priority to US09/495,481 priority patent/US6617509B1/en
Publication of SE9900349L publication Critical patent/SE9900349L/sv
Publication of SE516087C2 publication Critical patent/SE516087C2/sv

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09318Core having one signal plane and one power plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)

Description

av: a 10 15 20 25 30 _516 087 2 Överhörning är en icke-önskvärd effekt mellan tvà ledare som beror pá det elektromagnetiska fältet, vilket uppstär pá grund av signalströmmarna i de respektive ledningarna. Detta kan uppfattas som en parasitär kapacitiv och induktiv koppling mellan ledarna. Överhörningen kan anses vara proportionell med en kopplingskoefficient K, vilken definieras som K = Cm/C = Lm/L.
Härvid betecknar Cm och Lm den ömsesidiga kapacitansen respektive induktansen. mellan. tvà. parallella ledare och C och L betecknar ledarens egenkapacitans respektive egeninduktivitans. I en ekvivalenstolkning är det tillräckligt att antingen betrakta fallet för enbart kapacitiv koppling eller enbart induktiv koppling. Den följande diskussionen hänför sig enbart till den kapacitiva kopplingen. Den sà definierade kopplingskoefficienten är ett mätt pá storleken av en oönskad parasitär kapacitans jämfört med ledarens egenkapacitans (jfr. även figur l).
En Ininskning av överhörningseffekter är liktydigt med att minimera värdet för kopplingskoefficienten K. För att uppna en hög resistans i utrymmet mellan tvà ledare skall den ömsesidiga kapacitansen Cm mellan ledarna vara sà liten som möjligt. Ledningskapacitansen C mellan ledare och jordplanet skall däremot vara stor. Som framgàr av kopplingskoefficientens definition är det dessutom nödvändigt att förhållandet mellan den ömsesidiga kapacitansen Cm och ledningskapacitansen C är liten.
Det framgår av den allmänna definitionen av en kapacitans för en godtycklig elektrodanordning att dess storlek väsentligen bestäms genom förhållandena. i utrymmet mellan s 10 1 s Ao» P 34:e f//fl 2 o , , ¿â:FBÅ:šzäo¶/ lww ° 30 o 25 .516 _08? 3 tvà elektroder. Detta innefattar närmare bestämt sàväl de i synnerhet elektrodernas avstånd dielektriska geometriska dimensionerna, fràn varandra, och det mellanliggande materialet, vilket kännetecknas av dess dieletricitetstal ar.
Det enklaste sättet att minimera. överhörningen. mellan tvá ledare har därför hittills varit att öka avstándet mellan Därvid kunde typiska värden för avståndet vara tre bredd ledarna. till fyra gànger högre än ledarnas och uppnà storleksordningar omkring 600pm - 800pm. Detta innebär dock oacceptabla inskränkningar för en optimal mönsterkortsdesign som skall rymma sä många komponenter som möjligt pà en liten yta. Överhörning kan även minimeras genom att använda ett dielektriskt material med lågt dielektricitetstal i utrymmet mellan ledarna.
En anordning för att minimera överhörningar sonx uppträder mellan ledare pá ett mönsterkort visas i EP 0 354 671 Al. Pà ett metalliskt grundplan anordnas poster av ett dielektriskt material med därpá befintliga metalliska ledare. Dessa vertikala. poster är separerade fràn 'varandra genom luckor som sträcker sig enda ner till grundplanet och som är fyllda med luft. Detta resulterar bland annat i en minskad kapacitiv' koppling mellan ledarna och sàledes i en förminskad överhörning.
JP 3-041 803 A visar en annan anordning för ndnskning av ledare ett mönsterkort. Detta pà àstadkommes genom en anordning mellan ledarna som består av överhörning mellan ett dielektriskt material med ett relativt lägre dielektricitetstal än det övriga materialet. 10 15 20 25 30 .,516 087 TF? 4 nEnoGönELsE FÖR UPPFINNINGEN Föreliggande uppfinning angriper problemet att minska överhörning mellan tätt anordnade ledare t.ex. på ett mönsterkort.
Ett första ändamål med uppfinningen är att minska överhörningseffekter mellan två ledare på ett mönsterkort.
Ett annat ändamål med föreliggande uppfinning är att åstadkomma ett mönsterkort innefattande en anordning för minskning av överhörningseffekter mellan två ledare, varvid anordningens funktion är huvudsakligen oberoende av avstàndet mellan de två ledarna och det mellan ledarna befintliga materialet.
Ytterligare ett ändamål med föreliggande uppfinning är att åstadkomma ett tillverkningsförfarande för anordningen enligt uppfinningen.
Dessa ändamål uppnås enligt uppfinningen genom att anordna en hög kapacitans i ett om möjligt smalt utrymme mellan var och en av ledarna och jordplanet för att kunna binda det elektriska fältet mot jordplanet huvudsakligen inom detta utrymme och för att därmed kunna förhindra läckage av fältlinjer“ mot de sidoliggande ledarna så att överhörning mellan ledarna förhindras.
Uppfinningen bygger på insikten att denna kapacitanshöjning kan, uppnås genonl en. anordning i 'utrymmet direkt under en skikt signalledare bestående av ett tunnare dielektriskt och/eller ett dielektriskt material med ett högre dielektricitetstal mr jämfört med det övriga dielektriska materialet.
I en fördelaktig utföringsform är anordningen smalare samt symmetriskt anordnad med avseende på ledarens bredd. 10 15 20 25 30 51-6 0.87 5 Anordningen enligt uppfinningen samt förfaranden för tillverkning av mönsterkort innehällande denna anordning kännetecknas närmare av vad som framgár i de bifogade patentkraven.
En första fördel med anordningen enligt uppfinningen är att överhörning mellan ledarna minskas.
En annan viktig fördel med uppfinningen är att denna effekt uppnàs huvudsakligen oberoende av' mönsterkortets geometri- utrymmet mellan ledarna. eller dess materialegenskaper i Detta innebär t.ex. att det dielektriska materialet i detta utrymme kan väljas pá ett lämpligt sätt. Genom ett material med lagt dielektricitetstal sr kan överhörningen därigenom minskas ytterligare.
Detta innebär dessutom att denna effekt är oberoende av mönsterkortets design och inte medför nägra inskränkningar för dimensionering och anordning av ledarna pä mönsterkortet. Således kan ledarna pà nßnsterkortet packas tätare utan inskränkningar pà grund av överhörningseffekter avstandet mellan tvà ledare kan vara i sä att samma storleksordning som ledarnas bredd. fördel den som. förminskar överhörningen kan uppnås Ytterligare en med uppfinningen är att kapacitanshöjning, pà tva olika sätt, vilka kan användas antingen var för sig eller företrädesvis i samverkan.
FIGURBESKRIVNING Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade ritningar.
Figur l visar i ett symboliskt kretsschema de kapacitiva kopplingarna som uppträder pä ett mönsterkort. 10 15 20 f'= 25 51.6 0187 6 Figur 2 visar en första föredragen utförandeform av ett mönsterkort innefattande anordningen enligt uppfinningen för minskning av överhörning.
Figur 3 visar en andra alternativ utförandeform av ett mönsterkort enligt figur 2 innefattande anordningen enligt uppfinningen, vilket dessutom innefattar ett högdielektriskt material.
Figur 4 visar en utförandeform med enbart tvà ledare.
Figur 5 visar ytterligare en alternativ utförandeform varvid anordningen enligt uppfinningen är anordnad i en mikrostripledare.
Figur 6a-6c visar tillverkningsstegen för ett mönsterkort enligt figur 2 med hjälp av offsettryckning.
Figur 7a-7d *visar tillverkningsstegen för ett mönsterkort enligt figur 3 med hjälp av offsettryckning.
Figur 8a-8e visar tillverkningsstegen för ett mönsterkort enligt figur 3 med hjälp av fotokänslig dielektrisk lack och plätering av ledarna.
Figur 9a-9f visar tillverkningsstegen för ett mönsterkort enligt figur 3 med hjälp av fotokänslig dielektrisk lack och panelplätering av ledarna innan exponering.
FÖREDRAGNA UTFÖRINGSFQRMR Figur 1 visar ett tvärsnitt av ett mönsterkort 10 bestàende av en bärande del ll och ett därpá anordnat skikt av ett dielektriskt material 12 med ett antaget dielektricitetstal er. Figuren visar exempelvis tvá parallella ledare 14 som är inbäddade i det dielektriska materialet. Överhörningen mellan dessa ledare bestäms genom den ömsesidiga 10 15 20 - 25 7 kapacitansen 15 (Cm) mellan ledarna och kapacitanserna 13 (C) vilken delen, binda det mellan respektive ledare och den bärande används som jordplan. För att kunna elektromagnetiska fältet till utrymmet mellan ledarna och jordplanet krävs en hög kapacitans C mellan respektive ledare och jordplanet och en liten kapacitans Cm mellan tvà intill varandra anordnade ledare.
Figur 2 visar en första föredragen. utföringsform. för ett mönsterkort enligt uppfinningen. I överensstämmelse med figur 1 innefattar mönsterkortet ett bärande jordplan 21 pá vilket har anordnats ett skikt av ett dielektriskt material 22. Inbäddade i tva ledare 24. 24 och jordplanet 21 uppnàs därvid genom att minska deras detta dielektriska material är, i detta exempel, En högre kapacitans C mellan ledare avstànd till jordplanet. Detta sker genom att anordna ett skikt 23 av ett ledande material direkt pà jordplanet 21 i utrymmet under ledaren 24. Skiktet 23 är därvid utformat med en upphöjning i sin tvärriktning ovanför jordplanet 21.
Uppfinningsidén sàsom visats i figur 2 kan varieras i olika alternativa utföranden. Dessa alternativ rör främst utformningen av det mellan ledarna liggande utrymmet och utformningen av ledarna.
Figur 3 visar ett alternativt utförande varvid utrymmet mellan ledaren 34 och den pà jordplanet 31 anordnade ledaren 33 utfylls med ett dielektriskt material 35 med hög dielektricitetstal ma jämfört med det övriga dielektriska materialet 32 pà jordplanet vilket har ett lägre dielektricitetstal an. Genom detta uppnás ytterligare en kapacitanshöjning.
Utrymmet mellan ledarna 34 och de pá jordplanet anordnade ledarna 33 kan utfyllas i sin helhet med ett skikt av nämnda högdielektriska. material 35. Det är dock fördelaktigt att detta skikt 35 är smalare än ledarna. Därigenom kan en v. u u..- n . u. vv.- 10 15 20 25 30 51161187 8 större del av det elektriska fältet bindas i ett smalt utrymme under varje ledare. Detta är särskilt fördelaktigt vid höga signalfrekvenser där strömmarna huvudsakligen leds ledarnas Bredden d av detta närmast ytterkanter. högdielektriska material dimensioneras i en föredragen utföringsform enligt formeln d < (w - 25) varvid Ö betecknar det antagna intràngsdjupet för strömmen i en ledare och w ledarens bredd.
Skiktet 35 av det högdielektriska materialet har i figur 3 anordnats symmetriskt med avseende pà ledarnas symmetriaxel (ej visad). Detta är den föredragna utföringsformen vid ledningsbärare med ett flertal bredvid 'varandra anordnade ledare. Figur 4 visar som ett specialfall ett mönsterkort 40 tvä ledare 44. Därvid kan, i en tänkbar med endast modifikation, kopplingen mellan de elektriska fälten av respektive det högra och vänstra ledareparet 43/44 minskas pà ett enkelt sätt genom att öka avstàndet mellan skikten 45 av det högdielektriska materialet, vilka anordnats mellan ovannämnda ledarepar 43/44. Dessa skikt 45 anordnas nagot förskjutet pá ett sàdant sätt att skiktet under det högra ledareparet 43/44 förskjuts nagot ät höger och skiktet under det vänstra ledareparet 43/44 förskjuts nagot ät vänster jämfört med ledareparets respektive symmetriaxel 46. Även utformningen av de direkt pà jordplanet anordnade ledarna 23 kan. modifieras inom ramen för uppfinningsidén.
Ledarna 23 kan till exempel utformas med ett rektangulärt tvärsnitt eller med samma tvärsnitt som ledarna 24. För att uppnà en koncentration av det elektriska fältet inom ett om möjligt smalt utrymme mellan ledarna 23/24 utformas i. den föredragna utföringsformen de direkt pà jordplanet 21 anordnade ledarna 23 pà ett sàdant sätt att deras tjocklek vardera minskar i riktning parallellt med jordplanet mot deras ytterkanter. Detta utförande kan även kombineras med 10 15 20 25 30 516 087 9 ledarna ett högdielektriskt material i 23/24.- utrymmet mellan Föreliggande uppfinning kan med fördel även användas vid andra tillämpningar. I figur 5 visas till exempel anordningen enligt uppfinningen i en microstripledare 50. En mikrostripledare har två jordplan 51 och 57 samt en däremellan befintlig i ett första dielektriskt material 52 inbäddad första ledarestruktur 54. På ett första jordplan 51 anordnas en andra ledarestruktur 53 och på motsvarande sätt anordnas en tredje ledarestruktur 56 på det andra jordplanet 57. Dessa ledarestrukturer 53 och 56 utgör upphöjningar över respektive jordplan vilka överlappas av den första En. högre kapacitans C mellan. ledarna 54 således minska avståndet mellan ledarna 54 och respektive jordplan 51 och 57. ledarestrukturen. och jordplan 51 respektive 57 uppnås genom att För att uppnå en koncentration av det elektriska fältet inom ett om möjligt smalt utrymme under ledarna utformas de direkt på jordplanen 51 och 57 anordnade ledarna 53 och 56 på ett sådant sätt att deras tjocklek vardera minskar i riktning parallellt med jordplanen mot deras ytterkanter.
Utrymmet mellan ledarna 54 och de på jordplanen 51 och 57 anordnade ledarna 53 och 56 kan utfyllas med ett dielektriskt material 55 med hög dielektricitetstal erz jämfört. med «det övriga dielektriska. materialet 52, vilket har ett lägre dielektricitetstal aa. Genom detta uppnås ytterligare en kapacitanshöjning.
I de följande figurerna 6a-6c, 7a-7d, 8a-8e, och 9a-9f beskrivs fyra tillverkningsförfaranden för ett mönsterkort innefattande anordningen enligt uppfinningen. I figur 6 och 7 används ett offsettryckningsförfarande för framställning av ett mönsterkort enligt respektive figur 2 och 3.
Figurerna 8 och 9 demonstrerar tillverkningsstegen för 10 15 20 25 30 5.416 087 10 framställning av ett mönsterkort enligt figur 3 under användning av ett fotokänsligt dielektriskt material.
Figur 6a-6c beskriver tillverkningen av ett mönsterkort med enbart ett dielektriskt material. I ett första steg (figur 6a) trycks en första ledarestruktur 62 direkt pà den bärande grunddelen 61 vilken fungerar som ett jordplan för kortet.
Pà denna grunddel 61 och pá ledarestrukturen 62 trycks sedan (figur 6b). I ett trycks pá detta dielektriska material ett skikt 63 av ett dielektriskt material sista steg (figur 6c) en andra ledarestruktur 64 pà ett sàdant sätt att den andra ledarestrukturen överlappar den första ledarestrukturen med avseende pa deras tvärriktning. Den önskade kapacitanshöjningen mellan ledarna 64 och den som jordplan fungerande bärande grunddel 61 erhàlles sàledes genonl att av det dielektriska materialet 63 i minska tjockleken utrymmet 65 mellan ledarna. Detta uppnàs genom att ändra tjockleken av ledarna 62 beroende pà vilken kapacitans som skall uppnàs mellan ledarna 62 och 64.
Figur 7a-7d. beskriver ett tillverkningsförfarande för framställning av ett mönsterkort med tva olika dielektriska material. Såsom beskrivet ovan trycks den önskade ledarestrukturen 72 direkt pà den bärande grunddelen 71 Därefter trycks pà dessa ledare 72 först ett (figur 7b) den resterande grunddelen 71 beläggs med ett skikt 75 av ett (figur 7a). skikt 73 av ett högdielektriskt material varefter annat dielektriskt material, företrädesvis med làgt dielektricitetstal sr (figur 7c). I ett sista steg (figur 7d) trycks pà detta dielektriska material en andra ledarestruktur 74 pà ett sàdant sätt att den andra ledarestrukturen överlappar den första ledarestrukturen med avseende pà deras tvärriktning.
Figur 8a-8e beskriver ett första tillverkningsförfarande med fotokänsligt dielektriskt material. Därvid anbringas pà en bärande grunddel 81 en första ledarestruktur 82 (figur 8a). 10 15 20 25 30 516 087 ll Detta sker pà ett i sig välkänt sätt, vilket inte Visas explicit, till exempel genom att täcka grunddelen 81 med ett skyddsskikt där utsparingar utelämnas vilka sedan fylls med ett ledande material sà att ledarestrukturen 82 erhàlles efter det att skyddsskiktet har tagits bort. Sedan täcks grunddelen 81 och ledarestrukturen 82 med en fotokänslig lack 83 (figur 8b) skikt 84 (figur 8c). Pà skiktet 84 högdielektrisk varefter genom fotolitografisk framkallning ett exponeras över nämnda första ledarestrukturen 82 anbringas sedan genom plätering en andra ledarestruktur 85 (figur 8d). Slutligen täcks hela strukturen med ett skikt 86 av ett annat dielektriskt material, företrädesvis med làgt diektricitetstal ar (figur 8e).
Figur 9a-9f beskriver ett alternativt tillverkningsförfarande under användning av ett fotokänsligt dielektriskt material. Grunddelen 91 och den första ledarestrukturen 92 täcks först med ett skikt 93 av en fotokänslig högdielektrisk lack (figur 9b). Därefter, innan framkallning av skiktet 93, beläggs detta skikt 93 genom panelplätering med ett skikt 94 av koppar (figur 9c).
Skiktet 94 mönstras i ett nästa steg sa att en andra ledarestruktur 95 erhàlles varvid den andra ledarstrukturen 95 överlappar den första ledarestrukturen 92 med avseende pà (figur Qd). Detta ledarnas tvärriktning tillverkningsförfarande utmärks gentemot det i figur 8 beskrivna förfarandet av att skiktet 95 kan sedan användas som. ett mönsteröverförande medium för framkallning av' det högdielektriska materialet 93 sä att denna material därefter enbart finnes i utrymmen 96 mellan ledarestruktur 92 och 95 Slutligen täcks den sä erhållna strukturen med dielektriskt (figur 9e). ett skikt 97 av ett annat material, företrädesvis med lagt diektricitetstal sr (figur 9f).
Figurerna 8a-8e och 9a-9f hänför sig till tillverkningsförfaranden för ett mönsterkort enligt figur 3. 516 087 12 Det är dock lätt att inse att även anordningen enligt figur beskrivna med de i dessa figurer 2 kan tillverkas förfaranden .
Uppfinningen är naturligtvis inte begränsad till de ovan beskrivna och pà ritningen visade utföringsformerna, utan kan modifieras inom ramen för de bifogade patentkraven.

Claims (10)

10 15 20 25 30 5161187 13 PATENTKRHV
1. Anordning bestående av àtminstone ett jordplan som bärande grunddel (2l,3l,4l,5l,57) och elektriska ledare vilka formar en första ledarestruktur (24,34,44,54) varvid en första kapacitiv koppling finnes mellan tvà intill varandra liggande ledare och en andra kapacitiv koppling finnes mellan. var och en. av ledarna och. nämnda jordplan, k ä n n e t e c k n a d a v (23,33,43,53) ett direkt pá ett första jordplan vars ledare utgörs av (2l,3l,4l,5l) nagot däröver upphöjt skikt av ett ledande material, en andra ledarestruktur anordnat att den första och andra ledarestrukturen är anordnade pà ett sádant att den första ledarestrukturen (24,34,44,54) (23,33,43,53) med avseende pà deras tvärriktning, Sätt överlappar den andra ledarestrukturen ett första dielektriskt material (22,32,42,52) med dielektricitetstal srl vilket är anordnat mellan nämnda ledarestrukturer.
2. Anordning enligt patentkrav l, k ä n n e t e c k n a d a v (56) direkt pà ett andra jordplan vars ledare utgörs av ett (57) upphöjt skikt av ett ledande material, en tredje ledarestruktur anordnat nagot däröver att den första och tredje ledarestrukturen är anordnade pà ett sådant (54) med avseende pà ledarestrukturen (56) sätt att den första överlappar den tredje ledarestrukturen deras tvärriktning, (53) och den tredje är anordnade pà vardera sidan av den ledarestrukturen (56) första ledarestrukturen (54). att den andra ledarestrukturen 515 0 8 7 _ f; - *112 o . o Q n v ø u nu 14
3. Anordning enligt nàgot av föregående patentkrav, k ä n n e t e c k n a d a v att ledarna hos den andra och/eller tredje ledarestrukturen (23,33,43,53,56) utformas pà ett sådant sätt att deras tvärsnittstjocklek vardera minskar 5. riktning parallellt med jordplanet (2l,3l,4l,5l) mot deras ytterkanter.
4. Anordning enligt något av föregàende patentkrav, k ä n n e t e c k n a d a v att utrymmet mellan tva mitt emot varandra anordnade ledare av' nämnda ledarestrukturer utgörs huvudsakligen av ett andra dielektriskt material (35,45,55) med dielektricitetstal aa, varvid för dielektricitetstalen gäller att aa > sn”
5. Anordning enligt patentkrav 4, k ä n.r1 e t e c 1: n a d. a v att skiktet av det andra dielektriska materialet (35,45,55) är smalare än bredden av en ledare av den första ledarestrukturen (34,44,54).
6. Offsettryckningsförfarande för tillverkning av ett mönsterkort, k ä n n e t e c k n a t a v att direkt pà en bärande grunddel trycks en första ledarestruktur varvid ledarna utgörs av ett nagot över grunddelen upphöjt skikt av ett ledande material (figur 6a), att den bärande grunddelen och nämnda ledande skiktet beläggs med ett dielektriskt material med dielektricitetstal 8:1 (figur 6b), att pá detta dielektriska material trycks en andra ledarestruktur pá ett sàdant sätt att den andra ledarestrukturen överlappar den första ledarestrukturen med avseende pà deras tvärriktning (figur 6c).
7. Offsettyrckningsförfarande för tillverkning av ett mönsterkort, k ä n n e t e c k n a t a v 10 15 20 25 30 n 516 .087 15 . no :en att direkt pà en bärande grunddel trycks en första ledarestruktur varvid ledarna utgörs av ett nàgot över grunddelen upphöjt skikt av ett ledande material (figur 7a), att pà nämnda upphöjda skikt trycks ett skikt av ett dielektriskt material med dielektricitetstal aa (figur 7b), att pà den resterande fria ytan av den bärande grunddelen trycks ett dielektriskt material med dielektricitetstal sri varvid för dielektricitetstalen gäller en > an (figur 7c), att pà denna skiktstruktur trycks en andra ledarestruktur pà ett sådant sätt att den andra ledarestrukturen första ledarestrukturen med (figur 7d). överlappar den avseende pá deras tvärriktning
8. Förfarande för tillverkning av ett mönsterkort, k ä n n e t e c k n a t a v att direkt pä en bärande grunddel anbringes en första ledarestruktur (figur 8a,9a), att grunddelen och den första ledarestrukturen beläggs med en fotokänslig dielektrisk lack, med dielektricitetstal aa (figur 8b,9b), att pà det dielektriska lackskiktet anbringes en andra ledarestruktur pà ett sádant sätt att den andra ledarestrukturen överlappar den första ledarestrukturen med avseende pá deras tvärriktning (figur 8d,9d).
9. Förfarande enligt patentkrav 8, k ä n n e t e c k n a t a v att i utrymmet över den första ledarestrukturen exponeras ett skikt av den fotokänsliga lacken genom fotolitografisk framkallning innan. plätering av den andra ledarestrukturen sker (figur 8c), att det resterande utrymmet mellan bàda ledarestrukturer utfylls med ett skikt av ett annat dielektriskt material med .S16 08 7 - *i - *i 16 diektricitetstal arl varvid för dielektricitetstalen gäller sr2> efl.(figur 8e).
10. Förfarande enligt patentkrav 8, k ä n n e t e c k n a t a v att ett skikt av den fotokänsliga lacken exponeras genom fotolitografisk framkallning efter plätering av' den andra ledarestrukturen varvid denna används som mönsteröverförande medium (figur 9e), att det resterande utrymmet mellan bada ledarestrukturer utfylls med ett skikt av ett annat dielektriskt material med diektricitetstal mn. varvid för dielektricitetstalen gäller aa > srl (figur 9f).
SE9900349A 1999-02-02 1999-02-02 Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare SE516087C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE9900349A SE516087C2 (sv) 1999-02-02 1999-02-02 Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare
AU28361/00A AU2836100A (en) 1999-02-02 2000-01-14 An arrangement relating to conductor carriers and methods for the manufacture ofsuch carriers
EP00906802A EP1163828B1 (en) 1999-02-02 2000-01-14 An arrangement relating to conductor carriers and methods for the manufacture of such carriers
DE60012899T DE60012899T2 (de) 1999-02-02 2000-01-14 Anordnung bezüglich leiterträger und herstellungsverfahren von solchen trägern
PCT/SE2000/000070 WO2000047026A1 (en) 1999-02-02 2000-01-14 An arrangement relating to conductor carriers and methods for the manufacture of such carriers
US09/495,481 US6617509B1 (en) 1999-02-02 2000-02-01 Arrangement relating to conductor carriers and methods for the manufacture of such carriers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9900349A SE516087C2 (sv) 1999-02-02 1999-02-02 Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare

Publications (3)

Publication Number Publication Date
SE9900349D0 SE9900349D0 (sv) 1999-02-02
SE9900349L SE9900349L (sv) 2000-08-03
SE516087C2 true SE516087C2 (sv) 2001-11-19

Family

ID=20414333

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9900349A SE516087C2 (sv) 1999-02-02 1999-02-02 Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare

Country Status (6)

Country Link
US (1) US6617509B1 (sv)
EP (1) EP1163828B1 (sv)
AU (1) AU2836100A (sv)
DE (1) DE60012899T2 (sv)
SE (1) SE516087C2 (sv)
WO (1) WO2000047026A1 (sv)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459202B2 (en) * 2006-07-03 2008-12-02 Motorola, Inc. Printed circuit board
KR20080076648A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 다층 인쇄 회로 기판
TWI736207B (zh) * 2020-04-06 2021-08-11 欣興電子股份有限公司 電路板的製造方法與電路板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441088A (en) * 1981-12-31 1984-04-03 International Business Machines Corporation Stripline cable with reduced crosstalk
US4490690A (en) * 1982-04-22 1984-12-25 Junkosha Company, Ltd. Strip line cable
JPS6480094A (en) * 1987-09-19 1989-03-24 Nippon Cmk Kk Printed wiring board
US4870541A (en) * 1987-12-16 1989-09-26 Ford Micro Electronics Shielded bar-cap
EP0354671A1 (en) * 1988-07-19 1990-02-14 The Regents Of The University Of California Stand-off transmission lines and methods for making same
JPH0341803A (ja) * 1989-07-07 1991-02-22 Hitachi Chem Co Ltd 信号線相互間のクロストークノイズを低減した配線板およびその製造法
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
JPH0837351A (ja) * 1994-07-21 1996-02-06 Amp Japan Ltd フレキシブル回路板ハーネス装置及びそれに使用されるフレキシブル回路板
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5786979A (en) * 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
US5854131A (en) * 1996-06-05 1998-12-29 Advanced Micro Devices, Inc. Integrated circuit having horizontally and vertically offset interconnect lines
US5764489A (en) * 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board
US5945886A (en) * 1996-09-20 1999-08-31 Sldram, Inc. High-speed bus structure for printed circuit boards
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit

Also Published As

Publication number Publication date
SE9900349L (sv) 2000-08-03
WO2000047026A1 (en) 2000-08-10
SE9900349D0 (sv) 1999-02-02
EP1163828A1 (en) 2001-12-19
AU2836100A (en) 2000-08-25
US6617509B1 (en) 2003-09-09
DE60012899T2 (de) 2005-09-08
EP1163828B1 (en) 2004-08-11
DE60012899D1 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
US6737698B1 (en) Shielded capacitor structure
US7974072B2 (en) Multilayer capacitor array
US9036319B2 (en) Arrangement for energy conditioning
US6429763B1 (en) Apparatus and method for PCB winding planar magnetic devices
DE102013100622B4 (de) Leiterplatte im Lagenaufbau
EP0968505B1 (en) Stripe-line inductor
US7149071B2 (en) Controlled resistance capacitors
US20140159854A1 (en) Planar inductor floating shield for q enhancement
KR102192553B1 (ko) 집적 회로, 휴대폰 및 디스플레이 장치
CN101842859B (zh) 电子部件和无源部件
AU2012201295B2 (en) Multi plate board embedded capacitor and methods for fabricating the same
DE102017128833B4 (de) Integrierte Schaltung, Verfahren zum Herstellen einer integrierten Schaltung und Vorrichtung zum Herstellen einer integrierten Schaltung
KR20010049422A (ko) 고주파 모듈
SE516087C2 (sv) Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare
CN109950228B (zh) 一种芯片及设备
US20050269668A1 (en) Method and structure for forming relatively dense conductive layers
US20220140070A1 (en) Capacitor structure
US7550854B2 (en) Integrated interconnect arrangement
KR20080045278A (ko) 커패시터 구조
CN216435575U (zh) 多端子片式电感器
US6709977B2 (en) Integrated circuit having oversized components and method of manafacture thereof
JPH01173611A (ja) 積層インダクタの製造方法
US20220406530A1 (en) Thin film capacitor and electronic circuit module having the same
WO2012057450A1 (ko) 신호 손실이 최소화 된 전송선 변압기
CN108305862A (zh) 基板结构

Legal Events

Date Code Title Description
NUG Patent has lapsed