CN108305862A - 基板结构 - Google Patents
基板结构 Download PDFInfo
- Publication number
- CN108305862A CN108305862A CN201710043172.0A CN201710043172A CN108305862A CN 108305862 A CN108305862 A CN 108305862A CN 201710043172 A CN201710043172 A CN 201710043172A CN 108305862 A CN108305862 A CN 108305862A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- board structure
- layer
- dielectric
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 77
- 239000010410 layer Substances 0.000 claims description 191
- 239000012792 core layer Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000001939 inductive effect Effects 0.000 claims description 10
- 230000001965 increasing effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种基板结构，包括具多个绝缘层的基板本体以及结合至该基板本体且具有被动线路的线路组合，其中，至少一该绝缘层的成形材料为高介电系数材料，使该线路组合的电容线路形成于该高介电系数材料的绝缘层上，以维持讯号品质，同时缩小该线路组合的整体线路面积。
Description
技术领域
本发明有关一种半导体封装用的基板，尤指一种具有被动线路的基板结构。
背景技术
传统用于封装基板的材料是采用低介电系数(即Dk值约于2.5至4之间)及低介电损耗(low Df)的材料，以通过此低介电系数的材质降低线路间的串扰(cross talk)与寄生电容，以提升讯号品质并抑制线路间的干扰。
此外，随着封装技术的开发，在系统级封装体内放置被动射频元件(如滤波器、分功器、平衡对不平衡转换器、阻抗匹配电路等)已是常见的整合方式，且这些被动射频元件可为离散元件，或可积体化整合于封装基板中。
现有积体化被动射频元件的技术中，积体化被动射频元件通常由等效的电感、电容、传输线组成。如图1A所示，一封装基板的基板结构1包含有一基板本体10以及一线路组合11。该基板本体10包含一核心层10b与分别设于该核心层10b上、下侧的介电层10a,10c。该线路组合11结合至该核心层10b与介电层10a,10c，其中，该线路组合11包含有相互电性连接的被动线路11a(如图1B所示，其包含电容线路C与电感线路L)、多个线路层11b以及多个导电盲孔11c，且该些导电盲孔11c设于该核心层10b与该些介电层10a,10c中。
前述基板结构1中，主要使用低介电系数(low Dk)的材料作为基板本体10，即该核心层10b与介电层10a,10c的介电系数约于2.5至4之间。
然而，若产品需较大的电容值，在不增加该线路组合11的层数的状况下，则只能增加该电容线路C的面积。
然而，增加该电容线路C的面积将使该被动线路11a占用该介电层10a的面积变大，如此，造成该介电层10a的布线空间变小，即该线路层11b占用该介电层10a的面积变小，甚而导致电性功能下降。
因此，如何克服现有技术中的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种基板结构，以维持讯号品质，同时缩小该线路组合的整体线路面积。
本发明的基板结构包括：基板本体，其包含多个相互堆叠的绝缘层，其中，至少一该绝缘层的材料为高介电系数材料，至少一该绝缘层的材料为低介电系数材料；以及线路组合，其包含被动线路并结合至该基板本体。
前述的基板结构中，该高介电系数材料的介电系数大于或等于6，且该低介电系数材料的介电系数小于6。
前述的基板结构中，该被动线路包含一电容线路，其结合至该具高介电系数材料的绝缘层上。
前述的基板结构中，该被动线路包含一电感线路，其结合至该具低介电系数材料的绝缘层上。
前述的基板结构中，该被动线路包含一电阻线路，其结合至该具低介电系数材料或具高介电系数材料的绝缘层上。
前述的基板结构中，该线路组合还包含线路层，其结合至该具低介电系数材料的绝缘层上。
前述的基板结构中，该多个相互堆叠的绝缘层的中间位置为一核心层。
前述的基板结构中，该多个相互堆叠的绝缘层依介电系数呈非对称式层叠布设。
前述的基板结构中，该多个相互堆叠的绝缘层依介电系数呈对称式层叠布设。
前述的基板结构中，该被动线路包含电感线路、电阻线路或电容线路的至少其中一者。
前述的基板结构中，该具高介电系数材料的绝缘层的厚度小于其它绝缘层的厚度。
由上可知，本发明的基板结构，主要通过将该基板本体中的至少一绝缘层改为具有高介电系数材料，使该电感线路或线路层位于具低介电系数材料的绝缘层上，而需要大量电容耦合的被动线路则形成于具高介电系数材料的绝缘层上，因而不仅能维持原本的讯号品质，且同时能有效缩小该线路组合的整体线路面积。
附图说明
图1A为现有封装基板的局部剖面示意图；
图1B为图1A的封装基板的被动线路的上视立体示意图。
图2为本发明的基板结构的第一实施例的局部剖面示意图；
图3A至图3C为本发明的基板结构的第二实施例的局部剖面示意图；
图4A至图4C为本发明的基板结构的第三实施例的局部剖面示意图；
图5A至图5C为本发明的基板结构的第四实施例的局部剖面示意图；以及
图6A至图6B为本发明的基板结构的第五实施例的局部剖面示意图。
符号说明：
1,2,3,3’,3”,4,4’,4”,5,5’,5”,6,6’ 基板结构
10,20,30,30’,30”,40,40’,40”,50,50’,50”,60,60’ 基板本体
10a,10c 介电层
10b 核心层
11,21 线路组合
11a,21a 被动线路
11b,21b 线路层
11c,21c 导电盲孔
20a,20b 绝缘层
30a,30a’,30a”,30b,30b’,30c 绝缘层
40a,40a’,40b,40b’,40b”,40c, 绝缘层
50a,50a’,50b,50b’,50b”,50c,50c’ 绝缘层
60a,60a’,60b,60c 绝缘层
C 电容线路
h,t,r 厚度
L 电感线路。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“中间”、“下”、“上”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2为本发明的基板结构2的第一实施例的局部剖面示意图。
该基板结构2包括：一基板本体20以及一线路组合21。
所述的基板本体20包含多个(于本实施例中为两层)绝缘层20a,20b，且其中一该绝缘层20a包含有一介电系数大于或等于6的高介电系数材料，而另一该绝缘层20b包含有一介电系数小于6的低介电系数材料。
于本实施例中，高介电系数材料的绝缘层以点状分布的态样呈现于图式中，而低介电系数材料的绝缘层是以空白分布的样式呈现于图式中，先予述明。
于本实施例中，该些绝缘层20a,20b为介电层，其材质如预浸材(prepreg)或其它已知材质，且该些绝缘层20a,20b的厚度t大致相等。
所述的线路组合21结合该基板本体20的该些绝缘层20a,20b上，例如，部分该线路组合21设于该些绝缘层20a,20b之间。
于本实施例中，该线路组合21具有相互电性连接的至少一被动线路21a、多个线路层21b以及多个导电盲孔21c，其中，该被动线路21a包含电感线路L、电阻线路(图略)或电容线路C，且该些导电盲孔21c设于该些绝缘层20a,20b中。例如，该电感线路L具有螺旋线圈状(如图1B所示)，其线圈数可依需求设计。
此外，关于电容线路C的电容耦合的数值(C)与材料的介电系数(Dk＝εr)、被动线路21a的耦合极片的面积(A)及介电材料的厚度d有关，其关系式如下：
C＝εr A/d
由上式可知，为维持一个电容线路的电容耦合量的条件下，只要增加介电材料的介电系数(Dk)或降低材料厚度d就能缩小面积A。
因此，本实施例的基板结构2通过该基板本体20的其中一该绝缘层20a包含有一介电系数大于或等于6的高介电系数材料，而其它绝缘层20b采用低介电系数材料，使该电感线路L或一般连接晶片的电气线路维持形成在具低介电系数(low Dk)的绝缘层20b上，而须大量电容耦合的电容线路C则形成在具高介电系数(high Dk)的绝缘层20a上，不仅可维持原本的讯号品质，且可有效缩小该电容线路C的整体线路面积，也不会影响同一绝缘层20a中的线路层21b的布线空间，甚至可增加同一绝缘层20a中的线路层21b的布线空间。
具体地，若将Dk从原本的3.6增加至7.8，则该线路组合21的整体线路面积可缩小成原本总面积的80％，其中，该原本总面积为该基板本体的绝缘层均为具低介电系数(lowDk)材料时该线路组合的整体线路面积。
另该电阻线路可选择设于具高介电系数或具低介电系数的绝缘层上。
图3A至图3C为本发明的基板结构3a,3b,3c的第二实施例的局部剖面示意图。本实施例与第一实施例的差异在于绝缘层的层数，其它构造大致相同，故以下详细说明相异处，而不再赘述相同处，特此述明。
如图3A所示，该基板本体30包含三层的绝缘层30a,30b,30c，且中间绝缘层30b为核心层，而位于该核心层上、下侧的绝缘层30a,30c为介电层。
于本实施例中，上侧该绝缘层30a包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层30b,30c包含有一介电系数小于6的低介电系数材料。
此外，该核心层(即中间绝缘层30b)的厚度h大于该些介电层(即其它绝缘层30a,30c)的厚度t。
如图3B所示，该基板本体30’包含三层的绝缘层30a,30b’,30c，且该些绝缘层30a,30b’,30c为介电层。
于本实施例中，该些绝缘层30a,30b’,30c的厚度t大致相等，且上侧该绝缘层30a包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层30b’,30c包含有一介电系数小于6的低介电系数材料。
如图3C所示，该基板本体30”包含五层的绝缘层30a,30a’,30a”,30b’,30c，且该些绝缘层30a,30a’,30a”,30b’,30c为介电层。
于本实施例中，该些绝缘层30a,30a’,30a”,30b’,30c的厚度t大致相等，且上侧第二层的该绝缘层30a包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层30a’,30a”,30b’,30c包含有一介电系数小于6的低介电系数材料，且该绝缘层30a夹设于两该绝缘层30a’,30a”中。
如图3A至图3C所示，该些绝缘层30a,30a’,30a”,30b,30b’,30c依介电系数呈非平衡式层叠布设，也就是中间绝缘层30b,30b’的上、下两侧的绝缘层30a,30a’,30a”,30c的介电系数的高低等级并不相等，即并非对称分布，且于前述该些绝缘层上布设有线路组合21。
图4A至图4C为本发明的基板结构4a,4b,4c的第三实施例的局部剖面示意图。本实施例与第二实施例的差异在于该些绝缘层的层叠布设方式，其它构造大致相同，故以下详细说明相异处，而不再赘述相同处，特此述明。
如图4A所示，该基板本体40包含三层的绝缘层40a,40b,40c，且中间绝缘层40b为核心层，而位于该核心层上、下侧的绝缘层40a,40c为介电层。
于本实施例中，上、下侧该绝缘层40a,40c包含有一介电系数大于或等于6的高介电系数材料，而中间该绝缘层40b包含有一介电系数小于6的低介电系数材料，使该些绝缘层40a,40b,40c依介电常数呈平衡式层叠布设，也就是中间绝缘层40b的上、下两侧的绝缘层40a,40c的介电系数的高低等级呈对称分布。
应可理解地，虽然上、下两侧的绝缘层40a,40c均包含有一介电系数大于或等于6的高介电系数材料，但两者的介电系数可为相同或不相同。
如图4B所示，该基板本体40’包含三层的绝缘层40a,40b’,40c，且该些绝缘层40a,40b’,40c为介电层。
于本实施例中，上、下侧该绝缘层40a,40c包含有一介电系数大于或等于6的高介电系数材料，而中间该绝缘层40b’包含有一介电系数小于6的低介电系数材料。
如图4C所示，该基板本体40”包含五层的绝缘层40a’,40b’,40b”,40c，且该些绝缘层40a’,40b’,40b”,40c为介电层。
于本实施例中，中间该绝缘层40b”包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层40a’,40b’,40c包含有一介电系数小于6的低介电系数材料。
应可理解地，虽然上、下两侧的绝缘层40a’,40b’,40c均包含有一介电系数小于6的低介电系数材料，但各层的介电系数可为相同或不相同。
因此，如图4A至图4C所示，该些绝缘层40a,40a’,40b,40b’,40b”,40c依介电系数呈平衡式层叠布设，也就是中间绝缘层40b,40b’,40b”的上、下两侧的绝缘层40a,40a’,40b’,40c的介电系数的高低等级呈对称分布，且于前述该些绝缘层上布设有线路组合21。
图5A至图5C为本发明的基板结构5a,5b,5c的第四实施例的局部剖面示意图。本实施例与第三实施例的差异在于平衡式层叠布设的变化，其它构造大致相同，故以下详细说明相异处，而不再赘述相同处，特此述明。
如图5A所示，该基板本体50包含三层的绝缘层50a,50b,50c，且中间绝缘层50b为核心层，而位于该核心层上、下侧的绝缘层50a,50c为介电层。
于本实施例中，中间该绝缘层50b包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层50a,50c包含有一介电系数小于6的低介电系数材料，使该些绝缘层50a,50b,50c依介电常数呈平衡式层叠布设。
应可理解地，虽然上、下两侧的绝缘层50a,50c均包含有一介电系数小于6的低介电系数材料，但两者的介电系数可为相同或不相同。
如图5B所示，该基板本体50’包含三层的绝缘层50a,50b’,50c，且该些绝缘层50a,50b’,50c为介电层。
于本实施例中，中间该绝缘层50b’包含有一介电系数大于或等于6的高介电系数材料，而上、下侧该绝缘层50a,50c包含有一介电系数小于6的低介电系数材料。
如图5C所示，该基板本体50”包含七层的绝缘层50a,50a’,50b”,50c,50c’，且该些绝缘层50a,50a’,50b”,50c,50c’为介电层。
于本实施例中，上侧第二层该绝缘层50a’与下侧第二层该绝缘层50c’包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层50a,50b”,50c包含有一介电系数小于6的低介电系数材料。
应可理解地，上、下两侧的绝缘层50a,50a’,50c,50c’的介电系数的高低等级呈对称分布，但两侧的各层的介电系数可为相同或不相同。
因此，如图5A至图5C所示，该些绝缘层50a,50a’,50b,50b’,50b”,50c,50c’依介电系数呈平衡式层叠布设，也就是中间绝缘层50b,50b’,50b”的上、下两侧的绝缘层50a,50a’,50c,50c’的介电系数的高低等级呈对称分布，且于前述该些绝缘层上布设有线路组合21。
图6A至图6B为本发明的基板结构6a,6b的第五实施例的示意图。本实施例与第一实施例的差异在于绝缘层的层数，其它构造大致相同，故以下详细说明相异处，而不再赘述相同处，特此述明。
如图6A所示，该基板本体60包含三层的绝缘层60a,60b,60c，且中间绝缘层60b为核心层，而位于该核心层上、下侧的绝缘层60a,60c为介电层。
于本实施例中，上侧该绝缘层60a包含有一介电系数大于或等于6的高介电系数材料，而其它该绝缘层60b,60c包含有一介电系数小于6的低介电系数材料。
此外，该核心层(即中间绝缘层60b)的厚度h大于该些介电层(即其它绝缘层60a,60c)的厚度t。或者，如图6B所示的基板本体60’，含有该高介电系数材料的该绝缘层60a’的厚度r小于其它该绝缘层60b,60c的厚度t,h(即r﹤t﹤h)。
由上述公式可知，为维持一电路的电容耦合量的条件下，只要增加介电材料的Dk或降低介电材料厚度就能实现缩小电路面积的功效。因此，图6B所示的基板结构6’通过该基板本体60’的其中一该绝缘层60a’包含有一介电系数大于或等于6的高介电系数材料，且该绝缘层60a’的厚度r小于其它该绝缘层60b,60c的厚度t,h，使该电容线路C形成在该绝缘层60a’上，不仅可维持原本的讯号品质，且可有效缩小该电容线路C的整体线路面积，也不会影响同一绝缘层60a’中的线路层21b的布线空间，甚至可增加同一绝缘层60a’中的线路层21b的布线空间。
具体地，若将Dk从原本的3.6增加至7.8，且降低该绝缘层的厚度，则该线路组合21的整体线路面积可缩小成原本总面积的70％，其中，该原本总面积为该基板本体的绝缘层均为low Dk时该线路组合的整体线路面积。
综上所述，本发明的基板结构通过将该基板本体中的部分绝缘层改为高介电系数材料，其余绝缘层维持低介电系数材料，并令电感线路或线路层位于该低介电系数材料的绝缘层上，而需要大量电容耦合的被动线路则形成于该高介电系数材料的绝缘层上，因而不仅能维持原本的讯号品质，且同时能有效缩小该线路组合的整体线路面积，进而降低成本。
此外，将该高介电系数材料的绝缘层减少厚度可进一步缩小该线路组合的整体线路面积。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (11)
1.一种基板结构，其特征为，该结构包括：
基板本体，其包含多个相互堆叠的绝缘层，其中，至少一该绝缘层的材料为高介电系数材料，至少一该绝缘层的材料为低介电系数材料；以及
线路组合，其包含被动线路并结合至该基板本体。
2.根据权利要求1所述的基板结构，其特征为，该高介电系数材料的介电系数大于或等于6，且该低介电系数材料的介电系数小于6。
3.根据权利要求1所述的基板结构，其特征为，该被动线路包含一电容线路，其结合至具高介电系数材料的绝缘层上。
4.根据权利要求1所述的基板结构，其特征为，该被动线路包含一电感线路，其结合至具低介电系数材料的绝缘层上。
5.根据权利要求1所述的基板结构，其特征为，该被动线路包含一电阻线路，其结合至具低介电系数材料或具高介电系数材料的绝缘层上。
6.根据权利要求1所述的基板结构，其特征为，该线路组合还包含线路层，其结合至具低介电系数材料的绝缘层上。
7.根据权利要求1所述的基板结构，其特征为，该多个相互堆叠的绝缘层的中间位置为一核心层。
8.根据权利要求1所述的基板结构，其特征为，该多个相互堆叠的绝缘层依介电系数呈非对称式层叠布设。
9.根据权利要求1所述的基板结构，其特征为，该多个相互堆叠的绝缘层依介电系数呈对称式层叠布设。
10.根据权利要求1所述的基板结构，其特征为，该被动线路包含电感线路、电阻线路或电容线路的至少其中一者。
11.根据权利要求1所述的基板结构，其特征为，具高介电系数材料的绝缘层的厚度小于其它绝缘层的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106100827A TWI627715B (zh) | 2017-01-11 | 2017-01-11 | 基板結構 |
| TW106100827 | 2017-01-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108305862A true CN108305862A (zh) | 2018-07-20 |
Family
ID=62872318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710043172.0A Pending CN108305862A (zh) | 2017-01-11 | 2017-01-19 | 基板结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108305862A (zh) |
| TW (1) | TWI627715B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144526A (en) * | 1991-08-05 | 1992-09-01 | Hughes Aircraft Company | Low temperature co-fired ceramic structure containing buried capacitors |
| CN101836518A (zh) * | 2007-09-28 | 2010-09-15 | 双信电机株式会社 | 陶瓷多层基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI295102B (en) * | 2006-01-13 | 2008-03-21 | Ind Tech Res Inst | Multi-functional substrate structure |
| TWI533424B (zh) * | 2012-04-26 | 2016-05-11 | 旭德科技股份有限公司 | 封裝載板 |
| TWI567920B (zh) * | 2015-02-17 | 2017-01-21 | 矽品精密工業股份有限公司 | 基板結構 |
-
2017
- 2017-01-11 TW TW106100827A patent/TWI627715B/zh active
- 2017-01-19 CN CN201710043172.0A patent/CN108305862A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144526A (en) * | 1991-08-05 | 1992-09-01 | Hughes Aircraft Company | Low temperature co-fired ceramic structure containing buried capacitors |
| CN101836518A (zh) * | 2007-09-28 | 2010-09-15 | 双信电机株式会社 | 陶瓷多层基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201826460A (zh) | 2018-07-16 |
| TWI627715B (zh) | 2018-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145429B1 (en) | Multilayer capacitor | |
| US6388890B1 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| US7974072B2 (en) | Multilayer capacitor array | |
| US7256354B2 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| CN101527198B (zh) | 具有共偶电极面的电容器件 | |
| CN104051425A (zh) | 用于减少通道串扰的耦合通孔 | |
| US20150091687A1 (en) | Winding and method for preparing a winding applied to an inductive device | |
| CN103904053A (zh) | 芯片堆叠结构 | |
| CN103298241A (zh) | 移动平台使用的印刷电路板 | |
| US7149071B2 (en) | Controlled resistance capacitors | |
| US20080225463A1 (en) | Layered capacitor and mounting structure | |
| CN102842428A (zh) | 薄膜电容器、多层布线板和半导体器件 | |
| US20090072923A1 (en) | Laminated balun transformer | |
| CN103458611B (zh) | 层叠型半导体封装、印刷布线板和印刷电路板 | |
| US9773725B2 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
| CN101842859B (zh) | 电子部件和无源部件 | |
| US20170287623A1 (en) | Inductor winding and method for preparing a layout of a Multi-Layer Spiral Inductor winding | |
| KR100769536B1 (ko) | 공통 커플링 영역을 갖는 매립식 커패시터 장치 | |
| JP2012094584A (ja) | 半導体装置用基板及び半導体装置 | |
| US7760531B2 (en) | Semiconductor module | |
| AU2012201295A1 (en) | Multi plate board embedded capacitor and methods for fabricating the same | |
| US20060091443A1 (en) | Composite capacitor | |
| CN108305862A (zh) | 基板结构 | |
| US7817008B2 (en) | Magnetic element | |
| KR102454812B1 (ko) | 다층형 방향성 커플러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180720 |
|
| RJ01 | Rejection of invention patent application after publication |