CN102842428A - 薄膜电容器、多层布线板和半导体器件 - Google Patents

薄膜电容器、多层布线板和半导体器件 Download PDF

Info

Publication number
CN102842428A
CN102842428A CN2012101949664A CN201210194966A CN102842428A CN 102842428 A CN102842428 A CN 102842428A CN 2012101949664 A CN2012101949664 A CN 2012101949664A CN 201210194966 A CN201210194966 A CN 201210194966A CN 102842428 A CN102842428 A CN 102842428A
Authority
CN
China
Prior art keywords
film capacitor
polarity
capacitive element
capacitive elements
capacitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101949664A
Other languages
English (en)
Inventor
六波罗真仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102842428A publication Critical patent/CN102842428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供能够减小电感、抑制有效电极面积减小并实现小型化的薄膜电容器、多层布线板以及半导体器件，所述薄膜电容器包括：第一电容性元件，其各自包括具有第一极性的电极层和具有第二极性的电极层，并布置在特定位置周围；第二电容性元件，其各自包括具有第二极性的电极层和具有第一极性的电极层，并且与第一电容性元件交替布置在特定位置周围；单个公共连接孔，其设置在特定位置处并连接第一电容性元件的具有第一极性的全部电极层和第二电容性元件的具有第一极性的全部电极层；以及单独连接孔，其设置在公共连接孔周围并且连接第一电容性元件的具有第二极性的各电极层和第二电容性元件的具有第二极性的相邻的电极层。

Description

薄膜电容器、多层布线板和半导体器件
相关申请的交叉参考
本申请包含与2011年6月23日向日本专利局提交的日本优先权专利申请JP 2011-139836所公开的内容相关的主题，在此将该项日本优先权专利申请的全部内容以引用的方式并入本文中。
技术领域
本发明涉及优选适用于去耦电容器等的薄膜电容器、诸如内置有该薄膜电容器的印刷布线板或者转接板（interposer）的多层布线板、以及包括该多层布线板的半导体器件。
背景技术
随着电子电路的高速化、高容量化和高密度化，当电源电压降低时功率和电流增加，并且在现有的电子系统中电源分配成为显著的问题。在开关晶体管电路中对负载进行充电时电流是必不可少的，并且该电流是通过去耦电容器供给的，且不可能从电压调制模块(voltage regulatormodule，VRM)供给。去耦电容器通过等效串联电感(equivalent seriesinductance，ESL)成分和电容器的电容引起谐振现象，并且在高于谐振频率的区域中用作电感并导致阻抗增加。去耦电容器尽可能近地放置在半导体器件附近以降低ESL。
另外，为了实现比表面安装型电容器的阻抗更低的阻抗，人们进行了这样一项研究：在电源面与接地面之间使用薄的介电材料在半导体封装或者板子中内置电容器(例如，见非专利文献1(Prathap K.Muthana,Design of high speed package and boards using embedded decouplingcapacitors(使用内置去耦电容器设计高速封装和板子),(美国),佐治亚理工学院(Georgia Institute of Technology),2007年8月))。在内置型去耦电容器中，能够使得至半导体器件的布线距离短于表面安装型电容器中的布线距离。
然而，在相关技术的内置型去耦电容器中，例如在专利文献2(JP-A-2005-72311)中所指出的，在两侧夹着电容器的介电层的各个电极分别连接至单个电极端子，并且由一个电流通道形成的磁场没有被由附近的另一电流通道形成的磁场抵消和减小。因而，电感减小的效果受到限制。
因此，为了进一步减小ESL，例如，在专利文献1(JP-A-11-45822)和专利文献2中，已经提出了一种方法，其中将在形成电容器的一对电极板或者电极层中流动的电流的方向尽可能地设定成不同的方向，并且还提出了一种方法，其中并联连接各自包括一对电容性元件的多个电容器元件，以使得电流分配到n个通道并使有效电感变成1/n(n分之1)。
另外，还引用了专利文献3(JP-A-2007-116178)和专利文献4(JP-A-2007-116179)。
发明内容
然而，在专利文献1中，为了并联连接多个电容器元件，必须将正电极和负电极连接至各个电容器，因而面积的增加不可避免。另外，在专利文献2中，为了将作为引出电极的过孔导体连接至极性(正、负)交替设置的附近的电极端子，必须形成电极的许多钻孔部分以使不同电极部分中的过孔导体不会接触，并且还存在有效电极面积减小的问题。
因此，期望提供一种能够减小电感、抑制有效电极面积的减小并实现小型化的薄膜电容器、包括该薄膜电容器的多层布线板、以及包括该多层布线板的半导体器件。
本发明实施例的薄膜电容器包括以下构成元件(A)~(D)：
(A)多个第一电容性元件，各个所述第一电容性元件包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层，并且布置在特定位置周围；
(B)多个第二电容性元件，各个所述第二电容性元件包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层，并且与所述多个第一电容性元件交替布置在所述特定位置周围；
(C)单个公共连接孔，其设置在所述特定位置处并用于连接所述多个第一电容性元件的具有第一极性的全部电极层和所述多个第二电容性元件的具有第一极性的全部电极层；以及
(D)多个单独连接孔，其设置在所述公共连接孔周围并且用于将所述多个第一电容性元件的具有第二极性的各电极层连接至所述多个第二电容性元件的具有第二极性的相邻的电极层。
在本发明实施例的薄膜电容器中，各自包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层的多个第一电容性元件与各自包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层的多个第二电容性元件交替布置在特定位置周围。因此，在具有第一极性的电极层和具有第二极性的电极层相邻的部分中，电流的方向相反，产生的电磁场被抵消，并且电感减小。另外，多个第一电容性元件的具有第一极性的全部电极层和多个第二电容性元件的具有第一极性的全部电极层通过单个公共连接孔连接。因此，可以减少连接孔的数量，并且可以抑制有效电极面积的减小并实现小型化。
本发明实施例的多层布线板包括本发明实施例的薄膜电容器。
在本发明实施例的多层布线板中，本发明实施例的薄膜电容器用作去耦电容器。
本发明实施例的半导体器件包括芯片和具有本发明实施例的薄膜电容器的多层布线板。
在本发明实施例的半导体器件中，具有本发明实施例的薄膜电容器的多层布线板用作母板。
根据本发明实施例的薄膜电容器，各自包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层的多个第一电容性元件与各自包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层的多个第二电容性元件交替布置在特定位置周围，因此，可以使电感减小。另外，多个第一电容性元件的具有第一极性的全部电极层和多个第二电容性元件的具有第一极性的全部电极层通过单个公共连接孔连接，因此，可以减少连接孔的数量，并且可以抑制有效电极面积的减小并实现小型化。因此，通过在多层布线板中内置薄膜电容器或者使用该多层布线板形成半导体器件，通过使薄膜电容器小型化可以增加布局的自由度并实现多层布线板的小型化，并且可以缩短半导体器件与电容器之间的布线距离，并使从半导体器件所见的电感减小。
附图说明
图1A和图1B是分别示出了从介电层的上表面侧和下表面侧看到的本发明第一实施例的薄膜电容器结构的平面图。
图2A~图2D示出了沿图1A中的IIA-IIA线、IIB-IIB线、IIC-IIC线和IID-IID线的截面图。
图3A和图3B是分别示出了从介电层的上表面侧和下表面侧看到的变化例1的薄膜电容器结构的平面图。
图4A和图4B是分别示出了从介电层的上表面侧和下表面侧看到的本发明第二实施例的薄膜电容器结构的平面图。
图5A和图5B是分别示出了从介电层的上表面侧和下表面侧看到的变化例2的薄膜电容器结构的平面图。
图6A和图6B是分别示出了从介电层的上表面侧和下表面侧看到的本发明第三实施例的薄膜电容器结构的平面图。
图7示出了当具有较大电容量的电容性元件和具有较小电容量的电容性元件并联时的合成阻抗。
图8示意性示出了图6A和图6B中所示的四个电容性元件的合成阻抗。
图9A和图9B是分别示出了从介电层的上表面侧和下表面侧看到的本发明第四实施例的薄膜电容器结构的平面图。
图10A和图10B是分别示出了从介电层的上表面侧和下表面侧看到的变化例3的薄膜电容器结构的平面图。
图11是示出了本发明第五实施例的薄膜电容器结构的截面图。
图12是示出了本发明第六实施例的多层布线板结构的截面图。
图13是示出了本发明第七实施例的多层布线板结构的截面图。
图14是示出了图13所示的多层布线板的变化例的截面图。
图15是示出了本发明第八实施例的多层布线板结构的截面图。
图16是示出了本发明第九实施例的多层布线板结构的截面图。
具体实施方式
下面参照附图对本发明的实施例进行说明。按照以下顺序说明。
1．第一实施例(薄膜电容器：两个第一电容性元件和两个第二电容性元件具有尺寸相同的正方形形状，并且第一电容性元件的具有第二极性的各电极通过单独连接孔连接至第二电容性元件的具有第二极性的一个相邻电极的示例)
2．变化例1(薄膜电容器：第一电容性元件和第二电容性元件具有三角形形状的示例)
3．第二实施例(薄膜电容器：两个第一电容性元件和两个第二电容性元件具有尺寸相同的正方形形状，并且全部第一电容性元件的具有第二极性的各电极通过单独连接孔连接至全部第二电容性元件的具有第二极性的各电极的示例)
4．变化例2(薄膜电容器：第一电容性元件和第二电容性元件具有三角形形状的示例)
5．第三实施例(薄膜电容器：两个第一电容性元件和两个第二电容性元件具有尺寸不同的正方形形状，并且全部第一电容性元件的具有第二极性的各电极通过单独连接孔连接至全部第二电容性元件的具有第二极性的各电极的示例)
6．第四实施例(薄膜电容器：第一电容性元件和第二电容性元件各自具有中心角不同的扇形形状并整体形成圆形形状的示例)
7．变化例3(薄膜电容器：第一电容性元件的具有第二极性的各电极通过单独连接孔连接至第二电容性元件的具有第二极性的一个相邻电极的示例)
8．第五实施例(薄膜电容器：多个第一电容性元件和多个第二电容性元件堆叠的示例)
9．第六实施例(多层布线板：具有薄膜电容器的多层布线板的示例)
10．第七实施例(多层布线板：具有薄膜电容器的转接板的示例)
11．第八实施例(多层布线板：转接板为多层层叠的示例)
12．第九实施例(半导体器件：使用多层布线板作为母板的示例)(第一实施例)
图1A和图1B示出了本发明第一实施例的薄膜电容器的平面结构，图2A~图2D示出了图1A和图1B所示的薄膜电容器的截面结构。薄膜电容器1内置在诸如印刷布线板或者转接板等多层布线板中，并用作去耦电容器。例如，薄膜电容器1具有在特定位置P周围布置有多个第一电容性元件11和12(以下统称为“第一电容性元件10”)和多个第二电容性元件21和22(以下统称为“第二电容性元件20”)的结构。
例如，第一电容性元件10和第二电容性元件20具有尺寸相同的四边形形状(正方形形状)。第一电容性元件10包括在介电层30上表面上的具有第一极性(例如，正)的第一电极层31和在介电层30下表面上的具有第二极性(例如，负)的第二电极层32。第二电容性元件20包括在介电层30上表面上的具有第二极性(例如，负)的第二电极层32和在介电层30下表面上的具有第一极性(例如，正)的第一电极层31。
例如，第一电极层31和第二电极层32包括铜(Cu)等的导电层。作为介电层30的构成材料，例如有SiO2、Si3N4、Al2O3、HfO2、ZrO2、Ta2O5、STO(SrTiO3)、BTO(BaTiO3)或者BST(BaSrTiO)等，并且其相对介电常数是4~1000。例如，当薄膜电容器1内置在使用上述材料的印刷布线板中时，期望介电层30的厚度约为20nm~1000nm。
在第一电极层31中流动的电流C31的方向是从特定位置P朝向外侧的方向，而在第二电极层32中流动的电流C32的方向是从外侧朝向特定位置P的方向。因此，在各个第一电容性元件10和第二电容性元件20中，在第一电极层31中流动的电流的方向与在第二电极层32中流动的电流的方向相反，因此可以抵消产生的电感并使电感变小。
第一电容性元件10和第二电容性元件20被设置为具有相同的数量(例如，在图1A和图1B中各为两个)。换句话说，薄膜电容器1具有多对第一电容性元件10和第二电容性元件20(例如，在图1A和图1B中为两对)。
各第一电容性元件10间隔地布置在特定位置P周围。各第二电容性元件20在第一电容性元件11与12之间的间隔部分中布置在特定位置P周围。因此，第一电容性元件11和12与第二电容性元件21和22交替并相邻地布置在特定位置P周围。也就是说，在平面布置中，具有不同极性的第一电极层31和第二电极层32不可避免地相邻。
使用第一电容性元件10和第二电容性元件20在特定位置P周围的交替布置，在第一电极层31与第二电极层32相邻的部分中电流C31和电流C32的方向相反，产生的电磁场被抵消，并可以使电感变小。另外，第一电极层31(例如，VDD电极)和第二电极层32(例如，Vss(GND)电极)可以设置在同一层上。因此，可以使来自于半导体器件(未图示)的端子的VDD布线和GND布线(未图示)较短，并且可以使ESL变小。
多个第一电容性元件10的全部第一电极层31和多个第二电容性元件20的全部第一电极层31通过单个公共连接孔40连接，该公共连接孔40设置在特定位置P中并在堆叠方向上贯穿薄膜电容器1。因而，在薄膜电容器1中，可以抑制有效电极面积的减小并且可以实现小型化。
左下侧的第一电容性元件11的第二电极层32通过单独连接孔51连接至相邻的左上侧的第二电容性元件21的第二电极层32。右下侧的第一电容性元件12的第二电极层32通过单独连接孔52连接至相邻的右上侧的第二电容性元件22的第二电极层32。单独连接孔51和52是在公共连接孔40周围在堆叠方向上贯通薄膜电容器1的过孔。单独连接孔51连接相邻的一对第一电容性元件11和第二电容性元件21的第二电极层32，单独连接孔52连接相邻的一对第一电容性元件12和第二电容性元件22的第二电极层32。
如图2C所示，在公共连接孔40中流动的电流C40的方向在堆叠方向上向下。如图2B所示，在单独连接孔51和52中流动的电流C51和C52的方向在堆叠方向上向上。也就是说，在公共连接孔40中流动的电流C40的方向和在单独连接孔51和52中流动的电流C51和C52的方向是相反的。因此，由公共连接孔40中的电流通道形成的磁场可以通过由单独连接孔51和52中的电流通道形成的磁场抵消并减小，并且可以抵消产生的电感并使其变小。
期望单独连接孔51和52被布置为更靠近公共连接孔40。具体地，通过根据设计规则在容许范围内将单独连接孔51和52布置为尽可能靠近公共连接孔40，可以更大地增加上述电感减小效果。
另外，优选地，单独连接孔51和52各向同性地布置在公共连接孔40周围。这里“各向同性地”是指距特定位置P、即公共连接孔40以相等距离(包括具有微小差值的几乎相等的距离)布置。因此，可以更大地增加上述电感减小效果。此外，更期望在特定位置P周围在圆周方向上以相等间距(包括几乎相等的间距)布置这些孔。
在薄膜电容器1的上表面上，从薄膜电容器1一侧依次设置有绝缘基材61和作为保护层的焊接抗蚀剂层62。在薄膜电容器1的下表面上，类似地，从薄膜电容器1一侧依次设置有绝缘基材63和作为保护层的焊接抗蚀剂层64。绝缘基材61和63包括通过用环氧树脂、聚酰亚胺树脂或者BT树脂等绝缘树脂浸渍玻璃纤维布（glass cloth）形成的片状部件。在公共连接孔40及单独连接孔51和52的上端部和下端部中，设置有电极端子(布线层)，并且焊接抗蚀剂层62和64是开口的，在焊接抗蚀剂层62和64的开口中设置有焊盘。
例如，可以使用积层法(buildup method)等技术来制造具有上述结构的薄膜电容器1。
在薄膜电容器1中，当信号电压施加到第一电容性元件10和第二电容性元件20的各个端子(未图示)上时，如图1A和图1B所示，电流C31在第一电极层31中在从特定位置P朝向外侧的方向上流动，电流C32在第二电极层32中在从外侧朝向特定位置P的方向上流动。也就是说，在各第一电容性元件10和第二电容性元件20中，电流在第一电极层31中流动的方向与电流在第二电极层32中流动的方向相反。因此，由第一电极层31内的电流通道形成的磁场通过由第二电极层32内的电流通道形成的磁场抵消并减小，并且使产生的电感抵消并减小。
另外，第一电容性元件10和第二电容性元件20交替布置在特定位置P周围，因此，在第一电极层31和第二电极层32相邻的部分中，电流C31和电流C32的方向相反，并且能抵消产生的电磁场并使电感变小。
另外，如图2C所示，电流C40在公共连接孔40中在堆叠方向上向下流动。如图2B所示，电流C51和C52在单独连接孔51和52中在堆叠方向上向上流动。也就是说，电流C40在公共连接孔40中流动的方向与电流C51和C52在单独连接孔51和52中流动的方向相反。因此，由公共连接孔40内的电流通道形成的磁场可以通过由单独连接孔51和52内的电流通道形成的磁场抵消并减小，并且可以使产生的电感抵消并变小。
如上所述，在本实施例中，第一电容性元件10和第二电容性元件20交替布置在特定位置P周围，因此，在第一电极层31和第二电极层32相邻的部分中，电流C31和电流C32的方向相反，并且能抵消产生的电磁场并使电感变小。另外，多个第一电容性元件10的全部第一电极层31和第二电容性元件20的全部第一电极层31通过单个公共连接孔40连接，因此，能减少连接孔的数量，并且可以抑制有效电极面积的减小并实现小型化。
需要说明的是，在本实施例中，为了说明而给出了第一电极层31具有正极性而第二电极层32具有负极性的情况，然而，反过来也是一样的。
(变化例1)
在本实施例中，说明了第一电容性元件10和第二电容性元件20具有四边形形状(正方形形状)的情况，然而，第一电容性元件10和第二电容性元件20可以具有如图3A和图3B所示的例如三角形形状等其他平面形状。
另外，在本实施例中，说明了设置有两个第一电容性元件10和两个第二电容性元件20，总共四个电容性元件的情况，然而，并不限定第一电容性元件10和第二电容性元件20的数量，可以设置三个以上。(第二实施例)
图4A和图4B示出了本发明第二实施例的薄膜电容器的平面结构。在薄膜电容器2中，多个第一电容性元件10的全部第二电极层32和第二电容性元件20的全部第二电极层32通过多个单独连接孔51、52、53和54连接。因此，在薄膜电容器2中，可以增加作为第二电极层32的引出端子的单独连接孔51~54的数量，并且可以确保单独连接孔51~54的布局的自由度。另外，单独连接孔51~54被设置为围绕着公共连接孔40，并且可以使感应减小。除此之外，本实施例具有与第一实施例相同的结构、作用和优点，并且可以用与第一实施例相同的方式制造。
与单独连接孔51和52相同，单独连接孔53和54也是在公共连接孔40周围在堆叠方向上贯穿薄膜电容器2的过孔。单独连接孔53连接左下侧的第二电容性元件21的第二电极层32和相邻的右下侧的第一电容性元件12的第二电极层32。单独连接孔54连接右上侧的第二电容性元件22的第二电极层32和相邻的左上侧的第一电容性元件11的第二电极层32。单独连接孔53连接一对相邻的第一电容性元件12和第二电容性元件21的第二电极层32，并且单独连接孔54连接一对相邻的第一电容性元件11和第二电容性元件22的第二电极层32。因此，全部第一电容性元件10和第二电容性元件20的第二电极层32通过单独连接孔51、52、53和54连接。
期望单独连接孔51~54被布置为更靠近公共连接孔40。具体地，通过根据设计规则在容许范围内将单独连接孔51~54布置为尽可能地靠近公共连接孔40，可以更大地增加上述电感减小效果。
另外，优选地，单独连接孔51~54各向同性地布置在公共连接孔40周围。这里，“各向同性地”是指距特定位置P、即公共连接孔40以相等距离(包括具有微小差值的几乎相等的距离)布置。因此，可以更大地增加上述电感减小效果。此外，更期望在特定位置P周围在圆周方向上以相等间距(包括几乎相等的间距)布置这些孔。
(变化例2)
在本实施例中，说明了第一电容性元件10和第二电容性元件20具有四边形形状(正方形形状)的情况，然而，第一电容性元件10和第二电容性元件20可以具有如图5A和图5B所示的例如三角形形状等其他平面形状。
(第三实施例)
图6A和图6B示出了本发明第三实施例的薄膜电容器的平面结构。在薄膜电容器3中，第一电容性元件10和第二电容性元件20的全部面积都不相同，因此，第一电容性元件10和第二电容性元件20的全部电容量也都不同。除此之外，本实施例具有与第一实施例和第二实施例相同的结构、作用和优点，并且可以用与第一实施例和第二实施例相同的方式制造。
图7示出了当具有较大电容量的电容性元件C1和具有较小电容量的电容性元件C2并联连接时的合成阻抗。电容性元件C1和C2用作在特定频率区域ΔF内的LC并联谐振电路，合成阻抗SI在特定频率变得极高(反谐振)并可能超过目标阻抗TI。各个电容性元件C1和C2的最小值之间的差值ΔI越大，则反谐振也越大。因此，为了抑制反谐振，使用具有不同电容量的第三电容性元件C3来进一步缓和反谐振。
在本实施例中，如图8所示，具有不同面积(电容量)的两个第一电容性元件10和两个第二电容性元件20并联连接。因此，它们的各个阻抗I11、I12、I21和I22合成，从而可以抑制反谐振并且可以减小从较低频率侧到较高频率侧的合成阻抗SI。因此，在较宽的范围内可以使阻抗较低，并且可以有效地实现去耦效果。
需要说明的是，在本实施例中，说明了第一电容性元件10和第二电容性元件20的全部面积(电容量)不同的情况，然而，多个第一电容性元件10和多个第二电容性元件20中的至少一个的面积不同于其他的面积是必要的。
(第四实施例)
图9A和图9B示出了本发明第四实施例的薄膜电容器的平面结构。在薄膜电容器4中，多个第一电容性元件10和多个第二电容性元件20各自具有扇形形状并整体形成圆形形状，并且第一电容性元件10和第二电容性元件20的全部中心角(面积、电容量)都不相同。因此，在本实施例中，第一电容性元件10和第二电容性元件20的面积或者电容量可以通过扇形形状的中心角调整，并且可以抑制由于不规则形状导致的有效面积的减小(或者无效面积的增加)。除此之外，本实施例具有与第一~第三实施例相同的结构、作用和优点，并且可以用与第一~第三实施例相同的方式制造。
需要说明的是，在本实施例中，说明了第一电容性元件10和第二电容性元件20的全部中心角(面积、电容量)都不相同的情况，然而，多个第一电容性元件10和多个第二电容性元件20中的至少一个的中心角不同于其他的中心角是必要的。
(变化例3)
另外，在本实施例中，与第二实施例中相同，说明了多个第一电容性元件10的全部第二电极层32和第二电容性元件20的全部第二电极层32通过多个单独连接孔51~54连接的情况。然而，如图10A和图10B所示，与第一实施例的情况相同，可以仅设置有单独连接孔51和52。在这种情况下，单独连接孔51连接相邻的一对第一电容性元件11和第二电容性元件21的第二电极层32，单独连接孔52连接相邻的一对第一电容性元件12和第二电容性元件22的第二电极层32。
(第五实施例)
图11A和图11B示出了本发明第五实施例的薄膜电容器的平面结构。在薄膜电容器5中，各自包括第一实施例的第一电容性元件10和第二电容性元件20的薄膜电容器1以多层的方式(例如，在图11A和图11B中为两层)堆叠，从而增加了单位面积的电容量。除此之外，本实施例具有与第一~第三实施例相同的结构、作用和优点，并且可以用与第一~第三实施例相同的方式制造。
在堆叠的各薄膜电容器1之间，例如，设置有绝缘基材65A和65B。另外，在各薄膜电容器1的相同的层中，可以设置有包括与第一电极层31或者第二电极层32相同的层的布线层66。布线层66是用于形成第一电极层31或者第二电极层32的膜的残留部分。
需要说明的是，在本实施例中，说明了堆叠多层第一实施例的薄膜电容器1的情况，然而，显然，可以堆叠多层第二~第四实施例的薄膜电容器2~4。
(第六实施例)
图12示出了本发明第六实施例的多层布线板6的截面结构。多层布线板6是例如内置有第一实施例的薄膜电容器1的印刷布线板。多层布线板6具有核心层(绝缘树脂层)的树脂基板67及半固化片(绝缘树脂)63、61、65、68、63A、61A、65A和68A。在半固化片63、61、65、68、63A、61A、65A和68A的各个表面上，设置有图形化的布线层81、85、88、83A、81A、85A和88A。布线层85、88、81A、85A和88A通过利用激光等设置的过孔90连接。在布线层88和88A上设置有作为保护膜的焊接抗蚀剂层62和64，并且连接焊盘101和102是开口的。
薄膜电容器1埋设在半固化片63与半固化片61之间，并且第一电极层31和第二电极层32通过单独连接孔51(和公共连接孔40(未图示)等)连接至布线层81和81A。在与薄膜电容器1相同的层中，可以设置有与第一电极层31和第二电极层32具有相同层结构的布线层66和69。布线层66和69是用于形成第一电极层31或者第二电极层32的膜的残留部分。
例如，可以使用积层法等技术来制造多层布线板6。
在本实施例中，薄膜电容器1内置在多层布线板6中，因此，通过薄膜电容器1的小型化可以增加布局的自由度，并且可以实现多层布线板6的小型化。
需要说明的是，在本实施例中，说明了第一实施例的薄膜电容器1内置在多层布线板6中的情况，然而，显然，第二~第四实施例的薄膜电容器2~4也可以内置在多层布线板6中。
(第七实施例)
图13示出了本发明第七实施例的多层布线板7的截面结构。例如，多层布线板7用作转接板，并且具有内置有第一实施例的薄膜电容器1的板主体部71。例如，与第六实施例相同，板主体部71具有内置有薄膜电容器1的多层布线板的结构。
半导体元件72安装在板主体部71的上表面上，通过布线连接至图12所示的连接焊盘101，并且被模制树脂73覆盖着。另外，在板主体部71的下表面上，在图12所示的连接焊盘102上设置有用于连接至母板等的焊接凸起。
另外，如图14所示，半导体元件72通过使用球状栅格阵列等的凸起连接来安装。
例如，可以使用积层法等技术来制造多层布线板7。
在本实施例中，转接板是通过在多层布线板7的板主体部71中内置薄膜电容器1形成的，因此，与第六实施例的情况相同，可以通过薄膜电容器1的小型化来增加布局的自由度，并且可以实现多层布线板7的小型化。另外，可以使半导体元件72或者IC芯片74与薄膜电容器1之间的布线距离缩短，并可以减小从多层布线板7中所见的电感。
需要说明的是，在本实施例中，说明了第一实施例的薄膜电容器1内置在多层布线板7的板主体部71中的情况，然而，显然，第二~第四实施例的薄膜电容器2~4也可以内置在多层布线板7的板主体部71中。
(第八实施例)
图15示出了本发明第八实施例的多层布线板的截面结构。多层布线板8是具有称作PoP(封装体叠层(package on package))的多层结构的转接板，并且具有堆叠有第七实施例的多个(例如，在图15中为两个)多层布线板7的结构。
在本实施例中，可以使半导体元件72与内置在多层布线板7的板主体部71中的薄膜电容器1之间的布线距离缩短，并且可以减小从半导体元件72所见的整个封装的电感。尤其是，对于设置在称作PoP的多层结构的上部中的多层布线板7，本实施例特别有效。
需要说明的是，在本实施例中，说明了第一实施例的薄膜电容器1内置在多层布线板7的板主体部71中的情况，然而，显然，第二~第四实施例的薄膜电容器2~4也可以内置在多层布线板7的板主体部71中。
(第九实施例)
图16示出了本发明第九实施例的半导体器件的结构。例如，半导体器件9包括安装在母板110上的DC/DC电源供给电路121、块状芯片122和作为转接板的第八实施例的多层布线板8。母板110是具有如下结构的印刷布线板：第一布线层L1(未图示)、第二布线层(GND)L2、第三布线层(电源供给布线)L3和第四布线层L4(未图示)堆叠着，且它们之间夹着树脂层111、112和113。在母板110中，第二布线层(GND)L2和第三布线层(电源供给布线)L3与它们之间的树脂层112形成第一实施例的薄膜电容器1。
在本实施例中，薄膜电容器1内置在母板110中，因此，可以使半导体元件72与薄膜电容器1之间的布线距离缩短，并且可以减小从半导体器件9所见的电感。
如上所述，通过列举实施例对本发明进行了说明，但本发明不限于这些实施例，而是可以进行各种变形。
例如，在上述实施例中，通过具体列举薄膜电容器、多层布线板或者半导体器件的结构进行了说明，然而，不必包括全部的构成元件，并且还可以包括其他构成元件。
需要说明的是，可以将根据本发明的技术实现为如下结构。
(1)一种薄膜电容器，所述薄膜电容器包括：
多个第一电容性元件，各个所述第一电容性元件包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层，并且布置在特定位置周围；
多个第二电容性元件，各个所述第二电容性元件包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层，并且与所述多个第一电容性元件交替布置在所述特定位置周围；
单个公共连接孔，其设置在所述特定位置处并用于连接所述多个第一电容性元件的具有第一极性的全部电极层和所述多个第二电容性元件的具有第一极性的全部电极层；以及
多个单独连接孔，其设置在所述公共连接孔周围并且用于将所述多个第一电容性元件的具有第二极性的各电极层连接至所述多个第二电容性元件的具有第二极性的相邻的电极层。
(2)如(1)所述的薄膜电容器，其中，所述多个单独连接孔各向同性地布置在所述公共连接孔周围。
(3)如(1)或者(2)所述的薄膜电容器，其中，所述多个第一电容性元件的具有第二极性的全部电极层和所述多个第二电容性元件的具有第二极性的全部电极层通过所述多个单独连接孔连接。
(4)如(1)~(3)中任一项所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件中的至少一个电容性元件的面积不同于其他电容性元件的面积。
(5)如(1)~(4)中任一项所述的薄膜电容器，其中，所述多个第一电容性元件和多个第二电容性元件各自具有扇形形状并整体形成圆形形状。
(6)如(5)所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件中的至少一个电容性元件的中心角不同于其他电容性元件的中心角。
(7)如(1)~(6)中任一项所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件以多层的方式堆叠。
(8)一种多层布线板，所述多层布线板包括薄膜电容器，所述薄膜电容器包括：
多个第一电容性元件，各个所述第一电容性元件包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层，并且布置在特定位置周围；
多个第二电容性元件，各个所述第二电容性元件包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层，并且与所述多个第一电容性元件交替布置在所述特定位置周围；
单个公共连接孔，其设置在所述特定位置处并用于连接所述多个第一电容性元件的具有第一极性的全部电极层和所述多个第二电容性元件的具有第一极性的全部电极层；以及
多个单独连接孔，其设置在所述公共连接孔周围并且用于将所述多个第一电容性元件的具有第二极性的各电极层连接至所述多个第二电容性元件的具有第二极性的相邻的电极层。
(9)一种半导体器件，所述半导体器件包括芯片和多层布线板，所述多层布线板包括薄膜电容器，所述薄膜电容器包括：
多个第一电容性元件，各个所述第一电容性元件包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层，并且布置在特定位置周围；
多个第二电容性元件，各个所述第二电容性元件包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层，并且与所述多个第一电容性元件交替布置在所述特定位置周围；
单个公共连接孔，其设置在所述特定位置处并用于连接所述多个第一电容性元件的具有第一极性的全部电极层和所述多个第二电容性元件的具有第一极性的全部电极层；以及
多个单独连接孔，其设置在所述公共连接孔周围并且将所述多个第一电容性元件的具有第二极性的各电极层连接至所述多个第二电容性元件的具有第二极性的相邻的电极层。
本领域的技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

Claims (10)

1.一种薄膜电容器，其包括：
多个第一电容性元件，各个所述第一电容性元件包括在介电层的上表面上的具有第一极性的电极层和在所述介电层的下表面上的具有第二极性的电极层，并且布置在特定位置周围；
多个第二电容性元件，各个所述第二电容性元件包括在所述介电层的上表面上的具有第二极性的电极层和在所述介电层的下表面上的具有第一极性的电极层，并且与所述多个第一电容性元件交替布置在所述特定位置周围；
单个公共连接孔，其设置在所述特定位置处并用于连接所述多个第一电容性元件的具有第一极性的全部电极层和所述多个第二电容性元件的具有第一极性的全部电极层；以及
多个单独连接孔，其设置在所述公共连接孔周围并且用于将所述多个第一电容性元件的具有第二极性的各电极层连接至所述多个第二电容性元件的具有第二极性的相邻的电极层。
2.如权利要求1所述的薄膜电容器，其中，所述多个单独连接孔各向同性地布置在所述公共连接孔周围。
3.如权利要求1或者2所述的薄膜电容器，其中，所述多个第一电容性元件的具有第二极性的全部电极层和所述多个第二电容性元件的具有第二极性的全部电极层通过所述多个单独连接孔连接。
4.如权利要求1所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件中的至少一个的面积不同于其他的面积。
5.如权利要求1所述的薄膜电容器，其中，所述多个第一电容性元件和多个第二电容性元件各自具有扇形形状并整体形成圆形形状。
6.如权利要求5所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件中的至少一个的中心角不同于其他的中心角。
7.如权利要求1所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件以多层的方式堆叠。
8.如权利要求1所述的薄膜电容器，其中，所述多个第一电容性元件和所述多个第二电容性元件具有三角形形状。
9.一种多层布线板，其包括如权利要求1～8之一所述的薄膜电容器。
10.一种半导体器件，其包括芯片和多层布线板，所述多层布线板包括如权利要求1～8之一所述的薄膜电容器。
CN2012101949664A 2011-06-23 2012-06-13 薄膜电容器、多层布线板和半导体器件 Pending CN102842428A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011139836A JP2013008802A (ja) 2011-06-23 2011-06-23 薄膜キャパシタ、多層配線基板および半導体装置
JP2011-139836 2011-06-23

Publications (1)

Publication Number Publication Date
CN102842428A true CN102842428A (zh) 2012-12-26

Family

ID=47361071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101949664A Pending CN102842428A (zh) 2011-06-23 2012-06-13 薄膜电容器、多层布线板和半导体器件

Country Status (3)

Country Link
US (1) US8497567B2 (zh)
JP (1) JP2013008802A (zh)
CN (1) CN102842428A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109669059A (zh) * 2017-10-17 2019-04-23 中华精测科技股份有限公司 调整电源信号阻抗之电路结构及其半导体测试接口系统
CN114758893A (zh) * 2022-05-05 2022-07-15 福建火炬电子科技股份有限公司 一种板式阵列电容滤波器及其生产方法
CN114758893B (zh) * 2022-05-05 2024-06-11 福建火炬电子科技股份有限公司 一种板式阵列电容滤波器及其生产方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
KR20160000753A (ko) * 2014-06-25 2016-01-05 삼성전기주식회사 박막형 커패시터 소자 및 이의 제조 방법
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
US10937594B2 (en) * 2017-06-27 2021-03-02 Intel Corporation Microelectronic devices designed with ultra-high-k dielectric capacitors integrated with package substrates
US10251272B2 (en) * 2017-06-30 2019-04-02 Intel Corporation Microelectronic devices designed with ultra-high-k dielectric capacitors integrated with package substrates
KR20210017635A (ko) * 2019-08-09 2021-02-17 삼성전자주식회사 전원공급 보조장치를 구비한 인쇄회로기판, 및 이를 구비한 전자기기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145822A (ja) * 1997-07-25 1999-02-16 Kyocera Corp 薄膜コンデンサ
CN1506988A (zh) * 2002-10-08 2004-06-23 Tdk��ʽ���� 电子元件与中间基板
US20050052822A1 (en) * 2003-08-26 2005-03-10 Shinko Electric Industries Co., Ltd. Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board
CN1892935A (zh) * 2005-06-22 2007-01-10 三星电机株式会社 内置式上/下电极多层部件及其制造方法
JP2009135211A (ja) * 2007-11-29 2009-06-18 Tdk Corp 貫通コンデンサの実装構造

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP5103724B2 (ja) * 2005-09-30 2012-12-19 富士通株式会社 インターポーザの製造方法
US7504706B2 (en) 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US7705423B2 (en) 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US20120018206A1 (en) * 2009-03-31 2012-01-26 Nippon Chem-Con Corporation Solid electrolytic capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1145822A (ja) * 1997-07-25 1999-02-16 Kyocera Corp 薄膜コンデンサ
CN1506988A (zh) * 2002-10-08 2004-06-23 Tdk��ʽ���� 电子元件与中间基板
US20050052822A1 (en) * 2003-08-26 2005-03-10 Shinko Electric Industries Co., Ltd. Capacitor structure, a multi-layer wiring board including the same, and a semiconductor device using the multi-layer wiring board
CN1892935A (zh) * 2005-06-22 2007-01-10 三星电机株式会社 内置式上/下电极多层部件及其制造方法
JP2009135211A (ja) * 2007-11-29 2009-06-18 Tdk Corp 貫通コンデンサの実装構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109669059A (zh) * 2017-10-17 2019-04-23 中华精测科技股份有限公司 调整电源信号阻抗之电路结构及其半导体测试接口系统
CN109669059B (zh) * 2017-10-17 2021-03-16 中华精测科技股份有限公司 调整电源信号阻抗之电路结构及其半导体测试接口系统
CN114758893A (zh) * 2022-05-05 2022-07-15 福建火炬电子科技股份有限公司 一种板式阵列电容滤波器及其生产方法
CN114758893B (zh) * 2022-05-05 2024-06-11 福建火炬电子科技股份有限公司 一种板式阵列电容滤波器及其生产方法

Also Published As

Publication number Publication date
JP2013008802A (ja) 2013-01-10
US20120326272A1 (en) 2012-12-27
US8497567B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
CN102842428A (zh) 薄膜电容器、多层布线板和半导体器件
US8149565B2 (en) Circuit board device and integrated circuit device
US7145429B1 (en) Multilayer capacitor
KR101069989B1 (ko) 적층형 칩 커패시터 및 회로 기판 장치
KR101101530B1 (ko) 적층형 세라믹 캐패시터
TWI405227B (zh) Laminated capacitors
JP5888621B2 (ja) 複合電子部品及びその実装基板
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
US8619407B2 (en) Multilayered ceramic capacitor
US20070025057A1 (en) Multilayer capacitor
KR20070092150A (ko) 적층 콘덴서 및 그 실장 구조
US8213155B2 (en) Multilayer chip capacitor
US20150236681A1 (en) Embedded multi-terminal capacitor
KR100983121B1 (ko) 적층형 칩 커패시터
US20080225463A1 (en) Layered capacitor and mounting structure
US8027170B2 (en) Substrate and electronic device using the same
CN104221103B (zh) 层叠型元件及其制造方法
KR102004783B1 (ko) 복합 전자부품 및 그 실장 기판
KR20160076638A (ko) 복합 전자부품 및 그 실장 기판
KR20160007222A (ko) 복합 전자부품 및 그 실장 기판
CN104576060B (zh) 复合电子组件和用于安装复合电子组件的板
KR100961134B1 (ko) 적층형 칩 커패시터, 이를 구비하는 마더보드 장치 및 전력분배망
JP2013005578A (ja) Ｌｃモジュールおよびｄｃ−ｄｃコンバータ
JP2010278602A (ja) 積層型誘電体フィルタ
KR20180063781A (ko) 적층 세라믹 전자부품 및 그 실장 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121226