KR101420536B1 - 전력 모듈 패키지 - Google Patents

전력 모듈 패키지 Download PDF

Info

Publication number
KR101420536B1
KR101420536B1 KR1020120146347A KR20120146347A KR101420536B1 KR 101420536 B1 KR101420536 B1 KR 101420536B1 KR 1020120146347 A KR1020120146347 A KR 1020120146347A KR 20120146347 A KR20120146347 A KR 20120146347A KR 101420536 B1 KR101420536 B1 KR 101420536B1
Authority
KR
South Korea
Prior art keywords
pad
external connection
semiconductor chip
circuit pattern
insulating layer
Prior art date
Application number
KR1020120146347A
Other languages
English (en)
Other versions
KR20140077486A (ko
Inventor
김태현
유도재
서범석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120146347A priority Critical patent/KR101420536B1/ko
Priority to US14/106,107 priority patent/US9105601B2/en
Priority to CN201310690072.9A priority patent/CN103872013A/zh
Publication of KR20140077486A publication Critical patent/KR20140077486A/ko
Application granted granted Critical
Publication of KR101420536B1 publication Critical patent/KR101420536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명의 일 실시 예에 따른 전력 모듈 패키지는 금속층, 상기 금속층 상에 형성된 제1절연층, 상기 제1절연층 상에 형성되되, 제1패드 및 상기 제1패드와 이격 형성된 제2패드로 이루어진 제1회로패턴, 상기 제1절연층 상에 상기 제1회로패턴을 커버하도록 형성된 제2절연층 및 상기 제2절연층 상에 형성되되, 상기 제1패드와 대응되는 위치에 형성된 제3패드 및 상기 제3패드와 이격 형성된 제4패드로 이루어진 제2회로패턴을 갖는 기판과, 상기 제2회로패턴 상에 실장된 반도체칩 및 일단 및 타단을 갖고, 상기 일단은 상기 반도체칩과 전기적으로 연결되고, 상기 타단은 외부로 돌출된 외부접속단자를 포함하며, 상기 제1패드와 상기 제3패드 및 상기 제2패드와 상기 제4패드는 각각 서로 상이한 극성을 가질 수 있다.

Description

전력 모듈 패키지{Power module package}
본 발명은 전력 모듈 패키지에 관한 것이다.
지하 자원은 한정되어 있는 반면, 매년 에너지 사용량은 증가하고 있는 추세이다. 이에 따라, 전 세계가 대체 에너지 개발에 많은 관심과 노력을 기울이고 있다. 이러한 노력은 적은 에너지로 높은 효율을 낼 수 있는 기술 개발로도 이어지고 있다. 그 중 하나가 전력 모듈이다.
일반적으로 전력 모듈은 인버터(inverter), 컨버터(converter), 모터 구동용 등으로 크게 구분할 수 있는데, 그 사용처에 따라 다양한 형태를 가지며, 그 사용량 또한 꾸준히 증가하고 있으며, 이와 동시에 전력 모듈의 핵심 자재인 전력 모듈용 기판에 대한 기술 개발이 요구되고 있다.
전력 모듈용 기판에서 핵심적으로 요구되는 특성은 방열특성이다. 이는 전력소자 자체에 고용량의 전류가 흐르므로, 스위칭 시 작은 손실들이 발생하게 되고 이에 따라 열이 발생하기 때문이다.
이에 따라, 현재까지 개발된 전력 모듈용 기판들은 방열특성에 초점이 맞춰진 구조로 개발되어왔다.
그러나, 전력 모듈의 개발 방향이 효율 및 성능 개선으로 변함에 따라, 사용되는 주파수 영역대가 점차 증가하게 되고, 하나의 전력 모듈 내에 제어부 외에 다양한 구성부가 포함되고 있다.
이에 따라, 파워부와 제어부 또는 다른 구성부들간의 노이즈(noise)가 발생하는 문제가 있다.
한편, 종래 기술에 따른 전력 모듈 패키지가 미국등록특허 제5920119호에 개시되어 있다.
본 발명의 일 측면은 전력 회로에 안정적인 그라운드(GND)를 제공하여 고주파전류의 확산을 방지할 수 있는 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 다른 측면은 기판 내부에 디커플링 커패시터(decoupling capacitor) 구조를 형성하여 노이즈 발생 및 전파를 억제할 수 있는 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 또 다른 측면은 기판의 금속 용적을 증가시켜 방열 특성이 향상된 전력 모듈 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 금속층, 상기 금속층 상에 형성된 제1절연층, 상기 제1절연층 상에 형성되되, 제1패드 및 상기 제1패드와 이격 형성된 제2패드로 이루어진 제1회로패턴, 상기 제1절연층 상에 상기 제1회로패턴을 커버하도록 형성된 제2절연층 및 상기 제2절연층 상에 형성되되, 상기 제1패드와 대응되는 위치에 형성된 제3패드 및 상기 제3패드와 이격 형성된 제4패드로 이루어진 제2회로패턴을 갖는 기판과, 상기 제2회로패턴 상에 실장된 반도체칩 및 일단 및 타단을 갖고, 상기 일단은 상기 반도체칩과 전기적으로 연결되고, 상기 타단은 외부로 돌출된 외부접속단자를 포함하며, 상기 제1패드와 상기 제3패드 및 상기 제2패드와 상기 제4패드는 각각 서로 상이한 극성을 가질 수 있다.
또한, 상기 제1패드와 상기 제4패드 및 상기 제2패드와 상기 제3패드는 각각 서로 동일한 극성을 가질 수 있다.
또한, 상기 기판은 상기 제1패드와 상기 제4패드를 전기적으로 연결하기 위해 형성된 제1비아 및 상기 제2패드와 상기 제3패드를 전기적으로 연결하기 위해 형성된 제2비아를 더 포함할 수 있다.
또한, 상기 기판의 두께 방향 양 측면부터 상기 반도체칩을 감싸도록 형성된 밀봉부재를 더 포함할 수 있다.
또한, 상기 제2회로패턴은 상기 제3패드 및 제4패드와 이격 형성된 외부접속패드를 더 포함하며, 상기 외부접속단자의 일단은 상기 외부접속패드와 접할 수 있다.
또한, 상기 외부접속단자는 리드 프레임(lead frame)일 수 있다.
또한, 상기 제1절연층 및 제2절연층은 각각 무기 필러가 포함된 수지 절연재로 이루어질 수 있다.
또한, 본 발명의 다른 실시 예에 따른 전력 모듈 패키지는 금속층, 상기 금속층 상에 형성된 제1절연층, 상기 제1절연층 상에 형성되되, 제1패드 및 상기 제1패드와 이격 형성된 제2패드로 이루어진 제1회로패턴, 상기 제1절연층 상에 상기 제1회로패턴을 커버하도록 형성된 제2절연층 및 상기 제2절연층 상에 형성되되, 상기 제1패드와 대응되는 위치에 형성된 제3패드 및 상기 제3패드와 이격 형성된 제4패드로 이루어진 제2회로패턴을 갖는 기판과, 상기 제2회로패턴 상에 실장된 반도체칩과 일단 및 타단을 갖고, 상기 일단은 상기 반도체칩과 전기적으로 연결되고, 상기 타단은 외부로 돌출된 외부접속단자 및 상기 기판상에 형성되어 상기 기판 상부, 상기 반도체칩을 커버하는 케이스를 포함하며, 상기 제1패드와 상기 제3패드 및 상기 제2패드와 상기 제4패드는 각각 서로 상이한 극성을 가질 수 있다.
또한, 상기 제1패드와 상기 제4패드 및 상기 제2패드와 상기 제3패드는 각각 서로 동일한 극성을 가질 수 있다.
또한, 상기 기판은 상기 제1패드와 상기 제4패드를 전기적으로 연결하기 위해 형성된 제1비아 및 상기 제2패드와 상기 제3패드를 전기적으로 연결하기 위해 형성된 제2비아를 더 포함할 수 있다.
또한, 상기 제2회로패턴은 상기 제3패드 및 제4패드와 이격 형성된 외부접속패드를 더 포함하며, 상기 외부접속단자의 일단은 상기 외부접속패드와 접할 수 있다.
또한, 상기 제1절연층 및 제2절연층은 각각 무기 필러가 포함된 수지 절연재로 이루어질 수 있다.
또한, 상기 케이스는 상기 외부접속단자의 타단이 삽입되도록 형성된 삽입홀을 더 포함할 수 있다.
또한, 상기 케이스 내에 상기 기판 상부 및 상기 반도체칩을 커버하도록 형성된 밀봉부재를 더 포함할 수 있다.
또한, 상기 외부접속단자는 핀(pin) 형상으로 이루어질 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 반도체칩이 실장되는 기판 내에 P 전극 패턴 및 N 전극 패턴을 평행하게 배치하여 디커플링 커패시터(decoupling capacitor) 기능을 하는 컨덴서 구조를 형성함으로써, 모듈 내에 노이즈의 방사 및 전파를 억제할 수 있는 효과를 얻을 수 있다.
또한, 본 발명은 반도체칩이 실장되는 기판이 3층의 금속층을 포함하도록 형성함으로써, 반도체칩으로부터 발생된 열을 효과적으로 방출시킬 수 있는 효과가 있다.
또한, 본 발명은 P 전극 패턴 및 N 전극 패턴이 수직으로 평행하게 배치된 기판을 형성함으로써, 주기적으로 순간적인 대전류가 흐르는 전력 모듈에 안정적인 그라운드(ground:GND)를 제공하여 기준전위를 안정시키고 고주파전류의 확산을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도,
도 2는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도, 및
도 3은 본 발명의 제1 및 제2실시 예에 따른 전력 모듈 패키지의 기판 구조를 나타내는 사시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
제1실시예
도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 기판(110), 기판(110) 상에 실장된 반도체칩(120), 밀봉부재(140) 및 기판(110) 상에 접합된 외부접속단자(130)를 포함할 수 있다.
본 실시 예에서 기판(110)은 도 1에 도시한 바와 같이, 금속층(101), 금속층(101) 상에 형성된 제1절연층(103), 제1절연층(103) 상에 형성되되, 제1패드(105a) 및 상기 제1패드(105a)와 이격 배치된 제2패드(105b)로 이루어진 제1회로패턴(105), 상기 제1회로패턴(105)을 커버하도록 제1절연층(103) 상에 형성된 제2절연층(107) 및 상기 제2절연층(107) 상에 형성되되, 상기 제1패드(105a)와 대응되는 위치에 형성된 제3패드(109a) 및 상기 제3패드(109a)와 이격 배치된 제4패드(109b)로 이루어진 제2회로패턴(109)을 포함할 수 있다.
여기에서, 상기 금속층(101)은 고열전도도를 갖는 알루미늄(Al), 구리(Cu), 철(Fe) 또는 티타늄(Ti) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 고열전도도를 갖는 금속이라면 어느 것이든 사용 가능하다.
본 실시 예에서 금속층(101)은 기판(110)의 방열 특성을 향상시키기 위해 형성하는 것으로, 고방열 특성이 요구되지 않는 경우에는 형성하지 않아도 무방할 것이다.
본 실시 예에서 제1절연층(103) 및 제2절연층(107)은 액상 재질의 절연재 또는 필름 재질의 절연재를 이용하여 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 절연재는 수지 절연재일 수 있으며, 상기 수지 절연재는 구체적으로 에폭시(epoxy), 폴리이미드(Poly Imide:PI), 액정고분자(Liquid Crystal Polymer:LCP), 페놀수지(phenol resin), BT수지(Bismalemide-Triazine resin) 또는 이들의 조합 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 제1절연층(103) 및 제2절연층(107)에는 무기 필러(미도시)가 포함될 수 있다.
상기 무기 필러(미도시)는 제1절연층(103) 및 제2절연층(107)의 열 방출 특성을 향상시키기 위한 것으로, 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화붕소(BN), 산화규소(SiO2), 탄화규소(SiC) 또는 이들의 조합 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서, 제1회로패턴(105) 및 제2회로패턴(109)은 각각 제1절연층(103) 및 제2절연층(107) 상에 패터닝된 금속박 또는 패터닝된 리드 프레임을 적층하여 형성하거나, 도금 공정을 통해 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 제1회로패턴(105) 및 제2회로패턴(109)은 구리(Cu), 철(Fe) 또는 철-니켈 합금(Fe-Ni alloy) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 제1회로패턴(105)은 도 1에 도시한 바와 같이, 제1패드(105a) 및 제1패드(105a)와 이격 형성된 제2패드(105b)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
즉, 도 1에서는 제1회로패턴(105)이 두 개의 패드(105a, 105b)로 이루어진 것으로 도시하고 있으나, 이는 하나의 실시 예에 불과하며, 세 개 이상의 이격 형성된 패드로 이루어질 수 있다.
또한, 본 실시 예에서 제2회로패턴(109)은 도 1에 도시한 바와 같이, 제1회로패턴(105)의 제1패드(105a)와 대응되는 위치에 형성된 제3패드(109b) 및 제3패드(109b)와 이격 형성된 제4패드(109a)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
즉, 상술한 바와 마찬가지로, 도 1에서는 제2회로패턴(109)이 두 개의 패드(109a, 109b)로 이루어진 것으로 도시하고 있으나, 세 개 이상의 이격 형성된 패드로 이루어질 수 있음은 물론이다.
이와 같이, 본 실시 예에서는 제2절연층(107)을 사이에 두고, 제1패드(105a)와 제3패드(109b)가 평행하게 배치되고, 제2패드(105b)와 제4패드(109a)가 평행하게 배치될 수 있다.
이때, 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)는 각각 서로 면적이 상이할 수 있다.
구체적으로, 제1패드(105a) 보다 제3패드(109b)가 크게 형성될 수도 있고, 반대로 제1패드(105a) 보다 제3패드(109b)가 작게 형성될 수도 있다. 마찬가지로, 제2패드(105b) 보다 제4패드(109a)가 크게 형성될 수도 있고, 반대로 작게 형성될 수도 있다.
또한, 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)는 각각 그 형상이 동일하거나 상이할 수 있다.
또한, 본 실시 예에서는 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)는 각각 서로 상이한 극성을 가질 수 있다.
예로써, 제1패드(105a)는 양(+)의 극성을 갖고, 제3패드(109b)는 음(-)의 극성을 갖도록 구현할 수 있으며, 반대로 제1패드(105a)가 음(-)의 극성을 갖고, 제3패드(109b)는 양(+)의 극성을 갖도록 구현할 수 있다.
마찬가지로, 제2패드(105b)가 양(+)의 극성을 갖고, 제4패드(109a)는 음(-)의 극성을 갖도록 구현하거나, 반대로 제2패드(105b)는 음(-)의 극성을 갖고, 제4패드(109a)는 양(+)의 극성을 갖도록 구현할 수 있다.
이때, 제1패드(105a)와 제4패드(109a) 및 제2패드(105b)와 제3패드(109b)는 도 3에 도시된 바와 같이, 각각 제1비아(107a) 및 제2비아(107b)로 연결되어 있으므로, 제1패드(105a)와 제4패드(109a) 및 제2패드(105b)와 제3패드(109b)는 서로 동일한 극성을 갖도록 구현될 수 있으나, 특별히 이에 한정되는 것은 아니다.
구체적으로 예를 들어, 제1패드(105a)가 양(+)의 극성을 갖는다면, 제1비아(107a)를 통해 제1패드(105a)와 연결된 제4패드(105a) 역시 양(+)의 극성을 갖게 된다.
또한, 제1패드(105a)와 평행하게 이격 배치된 제3패드(109b)는 제1패드(105a)와 반대의 극성인 음(-)의 극성을 가지며, 제2비아(107b)를 통해 제3패드(109b)와 연결된 제2패드(105b) 역시 음(-)의 극성을 갖게 되므로, 결과적으로 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)는 각각 서로 상이한 극성을 갖도록 구현될 수 있다.
이와 같이, 제2절연층(107)을 사이에 두고 평행하게 이격 배치된 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)가 각각 서로 상이한 극성을 갖도록 구현함으로써, 제1패드(105a)와 제3패드(109b) 사이 및 제2패드(105b)와 제4패드(109a) 사이에 디커플링 커패시터(decoupling capacitor) 구조가 형성될 수 있다.
여기에서, 상기 디커플링 커패시터(decoupling capacitor)는 반도체칩 부근에 배치하여 전원공급 및 스위칭(switching)에 의한 노이즈(noise)를 제거하기 위해 사용되는 것이다.
이에 따라, 반도체칩(120)이 실장되는 기판(110) 내에 디커플링 커패시터(decoupling capacitor) 구조를 형성함으로써, 기판(110)상에 실장된 반도체칩(120)으로의 전원공급 및 반도체칩(120)의 동작에 의해 발생되는 노이즈(noise)의 방사 및 전파를 억제할 수 있는 이점이 있다.
또한, 본 실시 예에서는 제2회로패턴(109) 구체적으로, 제3패드(109b) 및 제4패드(109a)에 반도체칩(120)이 실장될 수 있다.
이때, 반도체칩(120)과 제3패드(109b) 및 제4패드(109a) 사이에 접합층(123)이 형성될 수 있는데, 이 접합층(123)은 열을 효과적으로 방출하기 위하여 열전도율이 상대적으로 높은 솔더(solder) 또는 전도성 에폭시(epoxy)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서, 반도체칩(120)과 기판(110) 및 외부접속단자(130a, 130b)는 와이어(121)를 이용하여 전기적으로 연결될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 와이어 본딩(wire bonding) 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 와이어(wire)로는 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로 전력소자인 반도체칩(120a, 120b)으로 고전압의 정격전압을 인가하는 와이어(wire)로는 알루미늄(Al)으로 이루어진 것을 사용하는데, 이는 고전압을 견디기 위해서는 두꺼운 와이어를 사용하여야 하는데, 금(Au) 또는 구리(Cu)를 사용하는 것보다 알루미늄(Al)을 사용하는 것이 비용 절감 차원에서 효과적이기 때문이다.
본 실시 예에서 반도체칩(120)은 전력 소자일 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 전력 소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드(diode)를 포함할 수 있다.
일반적으로 상기 전력 소자는 주기적으로 순간적인 대전류가 흐를 수 있는데, 상술한 바와 같이 기판(110) 내에 디커플링 커패시터(decoupling capacitor) 구조를 형성함으로써, 안정적인 그라운드(ground:GND)를 제공하여 기준전위를 안정시키고 고주파전류의 확산을 방지할 수 있다.

본 발명의 실시 예에서, 밀봉부재(140)는 기판(110)의 두께 방향 양 측면부터 반도체칩(120)을 감싸도록 형성될 수 있다. 밀봉부재(140)는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 외부접속단자(130a, 130b)는 일단 및 타단을 갖고, 상기 일단은 반도체칩(120)과 전기적으로 연결되고, 상기 타단은 밀봉부재(140)의 외부로 돌출될 수 있다.
외부접속단자(130a, 130b)는 기판(110) 상에 실장된 반도체칩(120)의 구동을 위한 외부의 구동 IC 또는 별도의 외부장치와 전기적으로 연결되는 구성으로서, 본 실시 예에서 상기 외부접속단자(130a, 130b)는 리드 프레임(lead frame)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제2회로패턴(109)은 제3패드(109b) 및 제4패드(109a)와 이격 형성된 외부접속패드(109c)를 더 포함할 수 있으며, 상기 외부접속단자(130a, 130b)의 일단은 상기 외부접속패드(109c)와 접할 수 있으나, 특별히 이에 한정되는 것은 아니다.
예로써, 도 1과 같이, 하나의 외부접속단자(130a)의 일단은 외부접속패드(109c)와 접합되고, 다른 하나의 외부접속단자(130b)의 일단은 기판(110)상에 접하지 않고, 반도체칩(120)의 전극(미도시)과 직접적으로 와이어 본딩(wire bonding)을 통해 연결되도록 구현할 수 있다.
또한, 도 1에서 하나의 외부접속단자(130a)는 다운-셋(down-set) 형태로 구현되어 있으나, 특별히 이에 한정되는 것은 아니며, 다운-셋(down-set) 형태로 구현되지 않는 것 역시 가능하다.
제2실시예
도 2는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
본 실시 예에서는 상술한 제1실시 예와 중복되는 구성에 대한 설명은 생략할 것이며, 상기 제1실시 예와 동일한 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 2를 참조하면, 본 실시 예에 따른 전력 모듈 패키지(200)는 기판(110), 기판(110) 상에 실장된 반도체칩(120), 기판(110) 상에 접합된 외부접속단자(230a, 230b, 230c) 및 기판(110) 상부와 반도체칩(120)을 커버하는 케이스(250)를 포함할 수 있다.
본 실시 예에서 기판(110)은 전술한 제1실시 예와 마찬가지로, 금속층(101), 금속층(101) 상에 형성된 제1절연층(103), 제1절연층(103) 상에 형성되되, 제1패드(105a) 및 상기 제1패드(105a)와 이격 배치된 제2패드(105b)로 이루어진 제1회로패턴(105), 상기 제1회로패턴(105)을 커버하도록 제1절연층(103) 상에 형성된 제2절연층(107) 및 상기 제2절연층(107) 상에 형성되되, 상기 제1패드(105a)와 대응되는 위치에 형성된 제3패드(109a) 및 상기 제3패드(109a)와 이격 배치된 제4패드(109b)로 이루어진 제2회로패턴(109)을 포함할 수 있다.
여기에서, 제1회로패턴(105)은 제1패드(105a) 및 제1패드(105a)와 이격 형성된 제2패드(105b)로 이루어지고, 제2회로패턴(109)은 제1패드(105a)와 대응되는 위치에 평행하게 형성된 제3패드(109b) 및 제3패드(109b)와 이격 형성된 제4패드(109a)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)는 각각 서로 상이한 극성을 가질 수 있고, 제1패드(105a)와 제4패드(109a) 및 제3패드(109b)와 제2패드(105b)는 각각 서로 동일한 극성을 가질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 제2절연층(107)을 사이에 두고 평행하게 이격 배치된 제1패드(105a)와 제3패드(109b) 및 제2패드(105b)와 제4패드(109a)가 각각 서로 상이한 극성을 갖도록 구현함으로써, 제1패드(105a)와 제3패드(109b) 사이 및 제2패드(105b)와 제4패드(109a) 사이에 디커플링 커패시터(decoupling capacitor) 구조가 형성될 수 있으며, 이에 따라, 기판(110)상에 실장된 반도체칩(120)으로의 전원공급 및 반도체칩(120)의 동작에 의해 발생되는 노이즈(noise)의 방사 및 전파를 억제할 수 있는 이점이 있다.
본 실시 예에서 외부접속단자(230a, 230b, 230c)는 도 2에 도시한 바와 같이, 핀(pin) 형태일 수 있으나, 특별히 이에 한정되는 것은 아니다.
종래, 기판(110)의 외곽 부분에만 배치되던 리드 프레임대신 핀(pin) 형태의 외부접속단자(230a, 230b, 230c)를 사용함으로써, 배치가 자유로움과 동시에 기판(110) 내에 모두 배치가 가능하므로, 전력 모듈 패키지(200)를 소형화할 수 있는 이점이 있다.
또한, 본 실시 예에서 외부접속단자(230a, 230b, 230c)는 일단 및 타단을 갖고, 상기 일단은 반도체칩(120)과 전기적으로 연결되고, 상기 타단은 케이스(250)의 외부로 돌출될 수 있다.
또한, 본 실시 예에서는 기판(110)상에 케이스(250)를 형성할 수 있다.
케이스(250)는 도 2와 같이, 기판(110)상에 형성되어 기판(110) 상부 및 반도체칩(120)을 커버할 수 있다.
또한, 본 실시 예에서 케이스(250)에는 상술한 외부접속단자(230a, 230b, 230c)의 타단이 삽입되는 삽입홀(250a)이 형성될 수 있다.
또한, 본 실시 예에 따른 전력 모듈 패키지(200)는 케이스(250) 내에 상기 기판(110) 상부 및 반도체칩(120)을 커버하도록 형성된 밀봉부재(240)를 더 포함할 수 있다.
이때, 상기 밀봉부재(240)로는 실리콘 겔(silicone gel) 또는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200 : 전력 모듈 패키지
110 : 기판
101 : 금속층
103 : 제1절연층
105a : 제1패드
105b : 제2패드
105 : 제1회로패턴
107 : 제2절연층
107a : 제1비아
107b : 제2비아
109a : 제4패드
109b : 제3패드
109c : 외부접속패드
109 : 제2회로패턴
120 : 반도체칩
121 : 와이어
123 : 접합층
130a, 130b, 230a, 230b, 230c : 외부접속단자
140, 240 : 밀봉부재
250 : 케이스
250a : 삽입홀

Claims (15)

  1. 금속층, 상기 금속층 상에 형성된 제1절연층, 상기 제1절연층 상에 형성되되, 제1패드 및 상기 제1패드와 이격 형성된 제2패드로 이루어진 제1회로패턴, 상기 제1절연층 상에 상기 제1회로패턴을 커버하도록 형성된 제2절연층 및 상기 제2절연층 상에 형성되되, 상기 제1패드와 대응되는 위치에 형성된 제3패드 및 상기 제3패드와 이격 형성된 제4패드로 이루어진 제2회로패턴을 갖는 기판;
    상기 제3패드 및 제4패드 상에 각각 실장된 반도체칩;
    상기 기판의 두께 방향 양 측면부터 상기 반도체칩을 감싸도록 형성된 밀봉부재; 및
    일단 및 타단을 갖고, 상기 일단은 상기 반도체칩과 전기적으로 연결되고, 상기 타단은 상기 밀봉부재의 외부로 돌출된 외부접속단자;
    를 포함하며, 상기 제1패드와 상기 제3패드 및 상기 제2패드와 상기 제4패드는 각각 서로 상이한 극성을 갖는 것을 특징으로 하는 전력 모듈 패키지.
  2. 청구항 1에 있어서,
    상기 제1패드와 상기 제4패드 및 상기 제2패드와 상기 제3패드는 각각 서로 동일한 극성을 갖는 것을 특징으로 하는 전력 모듈 패키지.
  3. 청구항 1에 있어서,
    상기 기판은,
    상기 제1패드와 상기 제4패드를 전기적으로 연결하기 위해 형성된 제1비아; 및
    상기 제2패드와 상기 제3패드를 전기적으로 연결하기 위해 형성된 제2비아
    를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 제2회로패턴은 상기 제3패드 및 제4패드와 이격 형성된 외부접속패드를 더 포함하며,
    상기 외부접속단자의 일단은 상기 외부접속패드와 접하는 것을 특징으로 하는 전력 모듈 패키지.
  6. 청구항 1에 있어서,
    상기 외부접속단자는 리드 프레임(lead frame)인 것을 특징으로 하는 전력 모듈 패키지.
  7. 청구항 1에 있어서,
    상기 제1절연층 및 제2절연층은 각각 무기 필러가 포함된 수지 절연재로 이루어진 것을 특징으로 하는 전력 모듈 패키지.
  8. 금속층, 상기 금속층 상에 형성된 제1절연층, 상기 제1절연층 상에 형성되되, 제1패드 및 상기 제1패드와 이격 형성된 제2패드로 이루어진 제1회로패턴, 상기 제1절연층 상에 상기 제1회로패턴을 커버하도록 형성된 제2절연층 및 상기 제2절연층 상에 형성되되, 상기 제1패드와 대응되는 위치에 형성된 제3패드 및 상기 제3패드와 이격 형성된 제4패드로 이루어진 제2회로패턴을 갖는 기판;
    상기 제3패드 및 제4패드 상에 각각 실장된 반도체칩;
    상기 기판상에 형성되어 상기 기판 상부, 상기 반도체칩을 커버하는 케이스; 및
    일단 및 타단을 갖고, 상기 일단은 상기 반도체칩과 전기적으로 연결되고, 상기 타단은 상기 케이스의 외부로 돌출된 외부접속단자;
    를 포함하며, 상기 제1패드와 상기 제3패드 및 상기 제2패드와 상기 제4패드는 각각 서로 상이한 극성을 갖는 것을 특징으로 하는 전력 모듈 패키지.
  9. 청구항 8에 있어서,
    상기 제1패드와 상기 제4패드 및 상기 제2패드와 상기 제3패드는 각각 서로 동일한 극성을 갖는 것을 특징으로 하는 전력 모듈 패키지.
  10. 청구항 8에 있어서,
    상기 기판은,
    상기 제1패드와 상기 제4패드를 전기적으로 연결하기 위해 형성된 제1비아; 및
    상기 제2패드와 상기 제3패드를 전기적으로 연결하기 위해 형성된 제2비아
    를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  11. 청구항 8에 있어서,
    상기 제2회로패턴은 상기 제3패드 및 제4패드와 이격 형성된 외부접속패드를 더 포함하며,
    상기 외부접속단자의 일단은 상기 외부접속패드와 접하는 것을 특징으로 하는 전력 모듈 패키지.
  12. 청구항 8에 있어서,
    상기 제1절연층 및 제2절연층은 각각 무기 필러가 포함된 수지 절연재로 이루어진 것을 특징으로 하는 전력 모듈 패키지.
  13. 청구항 8에 있어서,
    상기 케이스는 상기 외부접속단자의 타단이 삽입되도록 형성된 삽입홀을 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  14. 청구항 8에 있어서,
    상기 케이스 내에 상기 기판 상부 및 상기 반도체칩을 커버하도록 형성된 밀봉부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  15. 청구항 8에 있어서,
    상기 외부접속단자는 핀(pin) 형상으로 이루어진 것을 특징으로 하는 전력 모듈 패키지.
KR1020120146347A 2012-12-14 2012-12-14 전력 모듈 패키지 KR101420536B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120146347A KR101420536B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지
US14/106,107 US9105601B2 (en) 2012-12-14 2013-12-13 Power module package
CN201310690072.9A CN103872013A (zh) 2012-12-14 2013-12-16 功率模块封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120146347A KR101420536B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20140077486A KR20140077486A (ko) 2014-06-24
KR101420536B1 true KR101420536B1 (ko) 2014-07-17

Family

ID=50910398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146347A KR101420536B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지

Country Status (3)

Country Link
US (1) US9105601B2 (ko)
KR (1) KR101420536B1 (ko)
CN (1) CN103872013A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442951B1 (ko) 2022-02-04 2022-09-15 (주)아이에이파워트론 파워모듈 내 터미널의 전기적 연결 및 일체화 고정 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014147787A1 (ja) * 2013-03-21 2014-09-25 三菱電機株式会社 半導体装置
EP3086365A1 (en) * 2015-04-23 2016-10-26 ABB Technology Oy Compensation of power electronic module flatness deviations
ITUB20161121A1 (it) * 2016-02-26 2017-08-26 St Microelectronics Srl Procedimento per integrare condensatori in dispositivi a seminconduttore e corrispondente dispositivo
JP6719252B2 (ja) * 2016-03-30 2020-07-08 日立オートモティブシステムズ株式会社 半導体装置
DE112016007133B4 (de) * 2016-08-10 2021-08-12 Mitsubishi Electric Corporation Halbleitervorrichtung
CN110534439B (zh) * 2019-09-16 2021-08-06 无锡中微晶园电子有限公司 硅片垫片用于雪崩二极管降噪的封装方法
KR102272112B1 (ko) * 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017711A (ko) * 2004-08-21 2006-02-27 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR20090080758A (ko) * 2008-01-22 2009-07-27 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
KR20110090300A (ko) * 2010-02-03 2011-08-10 삼성전기주식회사 파워 모듈 및 그 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168901B2 (ja) 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US6670692B1 (en) * 2002-10-09 2003-12-30 Silicon Integrated Systems Corp. Semiconductor chip with partially embedded decoupling capacitors
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP4431747B2 (ja) * 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
JP2006253516A (ja) * 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
JP2007019215A (ja) * 2005-07-07 2007-01-25 Sanken Electric Co Ltd 半導体装置及びその製法
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
JP2013008802A (ja) * 2011-06-23 2013-01-10 Sony Corp 薄膜キャパシタ、多層配線基板および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017711A (ko) * 2004-08-21 2006-02-27 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
KR20090080758A (ko) * 2008-01-22 2009-07-27 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
KR20110090300A (ko) * 2010-02-03 2011-08-10 삼성전기주식회사 파워 모듈 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442951B1 (ko) 2022-02-04 2022-09-15 (주)아이에이파워트론 파워모듈 내 터미널의 전기적 연결 및 일체화 고정 장치

Also Published As

Publication number Publication date
US9105601B2 (en) 2015-08-11
KR20140077486A (ko) 2014-06-24
CN103872013A (zh) 2014-06-18
US20140167239A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
KR101420536B1 (ko) 전력 모듈 패키지
US10638633B2 (en) Power module, power converter and manufacturing method of power module
US7948069B2 (en) Surface mountable hermetically sealed package
JP6354845B2 (ja) 半導体モジュール
US8629467B2 (en) Semiconductor device
JP5919511B2 (ja) 電力用半導体モジュール
US9171773B2 (en) Semiconductor device
CN104620372B (zh) 半导体装置
CN107731779B (zh) 电子装置
US20110012252A1 (en) Power semiconductor module and method of manufacturing the same
JP2007234690A (ja) パワー半導体モジュール
US20140003013A1 (en) Power module package and method for manufacturing the same
US9385107B2 (en) Multichip device including a substrate
JP2012175070A (ja) 半導体パッケージ
JP2013012642A (ja) パワー半導体モジュール
US9209099B1 (en) Power semiconductor module
KR102490612B1 (ko) 전력용 반도체 모듈
US9099451B2 (en) Power module package and method of manufacturing the same
JP5172290B2 (ja) 半導体装置
JP2010225952A (ja) 半導体モジュール
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
CN104867897A (zh) 一种二极管功率模块
US20220223504A1 (en) Semiconductor package
JP4943373B2 (ja) デバイス実装方法
JP2017069350A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6