KR20110090300A - 파워 모듈 및 그 제조방법 - Google Patents

파워 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20110090300A
KR20110090300A KR1020100009997A KR20100009997A KR20110090300A KR 20110090300 A KR20110090300 A KR 20110090300A KR 1020100009997 A KR1020100009997 A KR 1020100009997A KR 20100009997 A KR20100009997 A KR 20100009997A KR 20110090300 A KR20110090300 A KR 20110090300A
Authority
KR
South Korea
Prior art keywords
base substrate
layer
anodization
power chip
housing
Prior art date
Application number
KR1020100009997A
Other languages
English (en)
Other versions
KR101067138B1 (ko
Inventor
장범식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100009997A priority Critical patent/KR101067138B1/ko
Publication of KR20110090300A publication Critical patent/KR20110090300A/ko
Application granted granted Critical
Publication of KR101067138B1 publication Critical patent/KR101067138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 파워 모듈 및 그 제조방법에 관한 것으로, 금속층, 상기 금속층에 형성된 양극산화층, 및 상기 양극산화층에 형성된 회로층을 포함하되 수평방향으로 이격된 다수의 양극산화기판으로 구성된 베이스기판, 다수의 상기 양극산화기판 간 형성되는 제1 접착부, 및 각각의 상기 양극산화기판에 형성되되, 상기 회로층과 전기적으로 연결되는 고전력 칩 및 저전력 칩을 포함하는 것을 특징으로 하며, 베이스기판이 다수의 양극산화기판으로 구성되어 방열성능이 향상되고 이상이 생긴 칩의 교체가 용이한 파워 모듈 및 그 제조방법을 제공한다.

Description

파워 모듈 및 그 제조방법{Power module and a fabricating method the same}
본 발명은 파워 모듈 및 그 제조방법에 관한 것이다.
일반적으로 반도체 패키지는 하나 혹은 다수 개의 반도체 칩을 리드 프레임이나 인쇄회로기판상에 탑재하고 봉합 수지로 밀봉하여 내부를 보호한 후, 마더 보드(mother board) 또는 시스템용 인쇄회로기판에 실장하여 사용한다.
그러나, 최근 들어 전자기기의 고속도화, 대용량화 및 고집적화가 급진전되면서 자동차, 산업기기 및 가전제품에 적용되는 전력소자(power device) 역시 저비용으로 소형화 및 경량화를 달성해야 하는 요구에 직면하고 있다. 상기한 요구를 해결하기 위한 한 가지 방법은, 하나의 반도체 패키지에 다수 개의 반도체 칩을 탑재하는 방식으로 전력용 모튤 패키지를 구성하는 것이다. 전력용 모듈 패키지는 전력용 회로 칩과 제어 칩을 포함하는데, 특히 전력용 회로 칩에서는 다른 반도체 칩에 비하여 많은 열이 발생한다. 따라서, 장기간 높은 신뢰도를 유지하기 위해서는 발생한 열을 외부로 효과적으로 방출하는 것이 중요한 이슈로 등장하고 있다.
도 1은 종래기술에 따른 파워 모듈(10)의 단면도이다. 이하, 이를 참조하여 종래의 파워 모듈(10)을 설명하면 다음과 같다.
도 1에 도시한 바와 같이, 종래기술에 따른 파워 모듈(10)은 베이스기판(14), 고전력 칩(20) 및 저전력 칩(21), 하우징(30), 및 몰드(33)를 포함한다.
베이스기판(14)은 금속층(11), 양극산화층(12), 회로층(13)으로 구성된다. 구체적으로, 금속층(11)을 양극산화하여, 금속층(11)의 표면에 양극산화층(12)을 형성하고, 양극산화층(12)에 회로층(13)을 형성하여, 베이스기판(14)을 제조할 수 있다. 또한, 베이스기판(14)에는 회로층(13)과 솔더(23) 및 와이어(22)를 통해 전기적으로 연결되는 고전력 칩(20) 및 저전력 칩(21)이 형성된다.
하우징(30)은 베이스기판(14)의 측면을 감싸도록 형성되며, 하우징(30)에는 베이스기판(14)의 회로층(13)과 와이어(32)를 통해 연결되는 리드(31)가 형성된다. 또한, 하우징(30)의 내부에는 베이스기판(14)의 고정 및 보호를 위한 몰드(33)가 형성되고, 몰드(33)의 상부에 커버(34)가 형성된다.
그러나, 종래의 파워 모듈 패키지(10)는, 베이스기판(14)이 양극산화를 통해 형성되어 방열효과가 향상되는 장점은 있으나, 하나의 기판으로 구성되어 휨 현상(warpage) 발생 시, 중앙부가 현저하게 쳐지는 문제점이 있었다. 이에 따라, 베이스기판(14)의 하부에 히트싱크를 접합할 경우, 히트싱크와의 접합면적이 적어짐으로 인하여 방열특성이 저하되는 문제점이 있었다.
또한, 한 쌍의 칩(20, 21)에 이상이 있는 경우, 전체 베이스기판(14)을 모두 사용할 수 없게 됨으로써, 비경제적인 측면이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 베이스기판의 휨 현상을 감소시켜 방열효과가 향상되는 파워 모듈 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 한 쌍의 칩에만 이상이 발생한 경우, 일부만 교체할 수 있어 경제적인 파워 모듈 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 파워 모듈은, 금속층, 상기 금속층에 형성된 양극산화층, 및 상기 양극산화층에 형성된 회로층을 포함하되 수평방향으로 이격된 다수의 양극산화기판으로 구성된 베이스기판, 다수의 상기 양극산화기판 간 형성되는 제1 접착부, 및 각각의 상기 양극산화기판에 형성되되, 상기 회로층과 전기적으로 연결되는 고전력 칩 및 저전력 칩을 포함하는 것을 특징으로 한다.
여기서, 상기 베이스기판은 3개의 상기 양극산화기판으로 구성되고, 3상의 상기 고전력 칩 및 상기 저전력 칩이 각각의 상기 양극산화기판에 형성되는 것을 특징으로 한다.
또한, 상기 금속층은 알루미늄(Al)이고, 상기 양극산화층은 상기 금속층을 양극산화한 산화알루미늄(Al2O3)인 것을 특징으로 한다.
또한, 상기 고전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저전력 칩은 다이오드인 것을 특징으로 한다.
또한, 상기 베이스기판의 외주면 및 측면을 감싸도록 형성된 하우징, 상기 하우징에 형성되되 상기 회로층과 전기적으로 연결되는 리드, 및 상기 하우징의 내부에 형성되되 상기 베이스기판의 상면까지 형성되는 몰드부를 더 포함하는 것을 특징으로 한다.
또한, 상기 하우징과 상기 베이스 기판 간 형성되는 제2 접착부를 더 포함하는 것을 특징으로 한다.
또한, 상기 제1 접착부 및 상기 제2 접착부는 동일한 물질로 구성된 것을 특징으로 한다.
또한, 상기 베이스기판과 상기 하우징이 고정되도록 상기 베이스기판 및 상기 하우징에 두께 방향으로 삽입된 고정부재를 더 포함하는 것을 특징으로 한다.
또한, 상기 회로층과 상기 고전력 칩 및 상기 저전력 칩을 연결하는 접착층을 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 파워 모듈의 제조방법은, (A) 금속층을 양극산화하여 양극산화층을 형성하고, 일면의 상기 양극산화층에 회로층을 형성하여, 수평방향으로 이격된 다수의 양극산화기판으로 구성된 베이스기판을 준비하는 단계, (B) 각각의 상기 양극산화기판에 상기 회로층과 전기적으로 연결되는 고전력 칩 및 저전력 칩을 형성하는 단계, 및 (C) 다수의 상기 양극산화기판 간 제1 접착부를 형성하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 베이스기판은 3개의 상기 양극산화기판으로 구성되고, 3상의 상기 고전력 칩 및 상기 저전력 칩이 각각의 상기 양극산화기판에 형성되는 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 금속층은 알루미늄(Al)이고, 상기 양극산화층은 상기 금속층을 양극산화한 산화알루미늄(Al2O3)인 것을 특징으로 한다.
또한, 상기 고전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저전력 칩은 다이오드인 것을 특징으로 한다.
또한, (D) 상기 베이스기판의 외주면 및 측면을 감싸는 하우징을 형성하고, 상기 하우징에 상기 회로층과 연결되는 리드를 형성하는 단계, 및 (E) 상기 하우징의 내측에 상기 베이스기판의 상면까지 형성되는 몰드부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 하우징과 상기 베이스기판 간 제2 접착부를 형성하는 것을 특징으로 한다.
또한, 상기 제1 접착부 및 상기 제2 접착부는 동일한 물질로 구성된 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 하우징과 상기 베이스기판이 고정되도록 상기 베이스기판 및 상기 하우징에 두께 방향으로 고정부재를 삽입하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 각각의 상기 양극산화기판에 접착층을 스크린 프린트 공법으로 형성하는 단계, 및 (B2) 상기 접착층에 상기 접착층을 통하여 상기 회로층과 연결되는 고전력 칩 및 저전력 칩을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 파워 모듈 및 그 제조방법은 베이스기판을 다수의 양극산화기판으로 구성하여 베이스기판의 휨 현상을 감소시킴으로써, 히트싱크와의 접촉 면적을 유지하여 방열효과가 향상되는 장점이 있다.
또한, 본 발명에 따르면, 한 쌍의 칩이 이상이 있는 경우, 이상이 발생한 칩이 위치한 양극산화기판만 교체함으로써, 경제적인 장점이 있다.
또한, 본 발명에 따르면, 베이스기판과 하우징 간 제2 접착부를 형성하고, 베이스기판과 하우징을 두께방향으로 모두 관통하는 고정부재를 형성하여, 베이스기판과 하우징 간의 결합 신뢰성이 향상되는 장점이 있다.
도 1은 종래기술에 따른 파워 모듈의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 파워 모듈의 단면도이다.
도 3은 도 2에 도시한 파워 모듈의 저면도이다.
도 4는 베이스기판을 하나의 양극산화기판으로 구성한 경우와 다수의 양극산화기판으로 구성한 경우를 비교하기 위한 도면이다.
도 5 내지 도 11은 도 2에 도시한 파워 모듈의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
파워 모 듈의 구조
도 2는 본 발명의 바람직한 실시예에 따른 파워 모듈(100)의 단면도이고 도 3은 도 2에 도시한 파워 모듈(100)의 저면도이다. 이하, 이를 참조하여 본 실시예에 따른 파워 모듈(100)에 대해 설명하기로 한다.
도 2 및 도 3에 도시한 바와 같이, 본 실시예에 따른 파워 모듈(100)은, 다수의 양극산화기판(111)으로 구성된 베이스기판(110), 제1 접착부(115), 및 양극산화기판(111) 상에 형성된 고전력 칩(120) 및 저전력 칩(121)을 포함하되, 다수의 양극산화기판(111)이 제1 접착부(115)에 의해 수평방향으로 결합되어 베이스기판(110)을 구성하는 것을 특징으로 한다.
베이스기판(110)은 다수의 양극산화기판(111)으로 구성되고, 양극산화기판(111)은 금속층(112), 양극산화층(113), 및 회로층(114)을 포함한다.
여기서, 금속층(112)은 예를 들어, 알루미늄으로 구성될 수 있다. 알루미늄은 가볍고 열 전도성이 우수하기 때문에, 금속층(112)이 알루미늄으로 구성되는 경우, 베이스기판(110)의 무게가 가벼워지고 고전력 칩(120) 및 저전력 칩(121)으로부터 발생한 열이 외부로 신속하게 방출될 수 있다. 단, 금속층(112)의 재질은 이에 한정되지 않고, 양극산화가 가능한 금속이라면 가능하다.
또한, 양극산화층(113)은 금속층(112)을 양극산화하여 형성된 층으로서, 금속층(112)이 알루미늄으로 구성된 경우, 양극산화층(113)은 산화알루미늄(Al2O3)로 구성될 수 있다. 또한, 양극산화층(113)은 금속층(112)의 표면 전체 또는 일부에 형성될 수 있다.
회로층(114)은 일면의 양극산화층(113)에 형성된 층으로서, 고전력 칩(120) 및 저전력 칩(121)이 회로층(114)에 전기적으로 연결될 수 있다. 이에 따라, 회로층(114)은 고전력 칩(120) 및 저전력 칩(121)과 외부를 전기적으로 연결하여 회로적 신호를 전달하는 역할을 수행할 수 있다. 도 2에서는 회로층(114)이 패터닝되지 않은 것으로 도시하였으나, 이는 도시의 편의를 위한 것으로서 회로층(114)은 패터닝되어 있다.
한편, 베이스기판(110)은 다수의 양극산화기판(111)으로 구성될 수 있고, 이에 따라 휨 현상이 감소될 수 있다. 또한, 하나의 고전력 칩(120) 또는 저전력 칩(121)이 이상이 있는 경우, 문제가 있는 고전력 칩(120) 또는 저전력 칩(121)이 형성된 양극산화기판(111)만 교체가 가능하여 경제적이다.
제1 접착부(115)는 다수의 양극산화기판(111) 간 형성되어 양극산화기판(111)을 수평방향으로 결합하는 부재이다.
여기서, 제1 접착부(115)는 양극산화기판(111)의 양극산화층(113) 또는 금속층(112) 간을 접합할 수 있는 충분한 접착력을 갖는 물질인 것이 바람직하다. 예를 들어, 제1 접착부(115)는 금속 등을 접착할 수 있는 접착제일 수 있다. 한편, 제1 접착부(115)는 전기전도성을 갖지 않더라도 무관하다.
한편, 제1 접착부(115)가 형성됨에 따라 다수의 양극산화기판(111)은 상호 결합된 상태를 유지할 수 있다.
고전력 칩(120)과 저전력 칩(121)은 회로층(114)이 형성된 일면의 양극산화층(113)에 형성된다.
여기서, 고전력 칩(120)과 저전력 칩(121)은 회로층(114)과 전기적으로 연결되는데, 회로층(114)과 와이어(122)에 의해 결합되거나, 직접 회로층(114) 상에 형성될 수도 있다. 또한, 고전력 칩(120)은 예를 들어, 전력 소자인 절연 게이트 양극성 트랜지스터(IGBT)일 수 있고, 저전력 칩(121)은 예들 들어, 제어 소자인 다이오드일 수 있다.
또한, 고전력 칩(120)과 저전력 칩(121)은 3쌍이 구성되어 3상 관계일 수 있다. 베이스기판(110)이 3개의 양극산화기판(111)으로 구성되고, 각 양극산화기판(111)에 3상의 고전력 칩(120) 및 저전력 칩(121)이 형성될 수 있다.
한편, 회로층(114)과 고전력 칩(120) 및 저전력 칩(121) 간에는 접착층(123)이 형성되어 상호 고정될 수 있다. 접착층(123)은 회로층(114)과 고전력 칩(120) 및 저전력 칩(121)을 전기적으로 연결할 수 있도록, 예를 들어, 솔더와 같이 전기전도성 물질로 구성되는 것이 바람직하다.
파워 모듈(100)에는 리드(131), 하우징(130), 고정부재(136), 몰드부(132), 및 커버(133)가 더 형성될 수 있다.
여기서, 리드(131)는 하우징(130)에 고정되게 설치되어, 베이스기판(110)의 회로층(114)과 외부를 전기적으로 연결한다. 또한, 리드(131)는 예를 들어, 금, 은, 구리, 니켈 등과 같은 전기전도성의 금속판일 수 있다. 한편, 도 2에서는 리드(131)와 회로층(114)이 와이어(134)를 통해 연결된 것으로 도시하였으나, 이는 예시적인 것으로서, 리드(131)와 회로층(114)을 연결할 수 있는 구성이라면 가능하다. 한편, 도 2에서는 베이스기판(110) 중 양 끝단부의 베이스기판(110)만 리드(131)와 연결된 것으로 도시하였으나, 중앙부의 베이스기판(110)도 리드(131)와 연결될 수 있다.
하우징(130)은 베이스기판(110)의 외주면(116) 및 측면(117)을 감싸도록 형성되어 고전력 칩(120) 및 저전력 칩(121)을 포함한 파워 모듈(100)을 보호하는 부재이다. 또한, 하우징(130)은 파워 모듈(100)의 내부와 외부를 연결하는 리드(131)를 포함하고 있기 때문에, 단락되지 않도록 절연물질로 구성되는 것이 바람직하다. 한편, 하우징(130)과 베이스기판(110)을 고정하기 위하여, 하우징(130)과 베이스기판(110) 간 제2 접착부(135)가 형성될 수 있다. 또한, 제2 접착부(135)는 제1 접착부(115)와 동일한 물질을 사용하여 경제적 효과를 향상시킬 수 있다.
고정부재(136)는 베이스기판(110)과 하우징(130)간의 고정력을 향상시키도록 형성되는 부재로서, 베이스기판(110)과 하우징(130) 모두에 두께 방향으로 삽입될 수 있다. 여기서, 하우징(130)이 베이스기판(110)의 측면(117)뿐만 아니라 외주면(116)에도 형성됨에 따라, 고정부재(136)가 두께 방향으로 삽입되는 경우, 베이스기판(110)과 하우징(130)이 상호 고정될 수 있다. 한편, 고정부재(136)는 예를 들어, 나사, 못 등의 연결가능한 부재로 구성될 수 있다. 또한, 제2 접착부(135)가 형성된 경우, 고정부재(136)는 베이스기판(110), 제2 접착부(135), 및 하우징(130)을 모두 관통하여 형성될 수 있다.
몰드부(132)는 하우징(130)의 내부에 채워져서 베이스기판(110)과 고전력 칩(120) 및 저전력 칩(121)을 고정할 수 있다. 또한, 몰드부(132)는 파워 모듈(100)을 외부의 충격으로부터 충분히 보호할 수 있도록 고전력 칩(120) 및 저전력 칩(121)을 포함한 베이스기판(110)의 상면까지 형성되는 것이 바람직하다. 한편, 몰드부(132)는 예를 들어, 에폭시 몰드 컴파운드(EMC) 또는 실리콘 겔로 구성될 수 있다.
커버(133)는 파워 모듈(100)을 외부의 충격으로부터 보호하기 위하여 몰드부(132)의 상부에 형성되는 부재로서, 하우징(130)과 동일한 재료로 구성될 수 있다.
도 4는 베이스기판이 하나의 양극산화기판으로 구성되는 경우(도 4의 (a))와 다수의 양극산화기판으로 구성되는 경우(도 4의 (b))를 비교하기 위한 도면이다. 이하, 이를 참고하여 설명하면 다음과 같다.
베이스기판(110)은 다수의 양극산화기판(111)으로 구성될 수 있으며, 다수의 양극산화기판(111)은 상호 이격되어 형성되고, 양극산화기판(111) 간에는 제1 접착부(115)가 형성될 수 있다. 양극산화기판(111)이 다수로 이격되어 형성됨으로써, 양극산화기판(111)이 하나로 구성되는 경우에 비해 휨 현상이 감소될 수 있다. 구체적으로, 양극산화기판(111)이 하나로 구성되는 경우 베이스기판(110) 전체가 휘게 되어 중앙부분이 크게 쳐질수 있으나(도 4의 (a)), 베이스기판(110)이 다수의 양극산화기판(111)으로 구성되는 경우 각각의 양극산화기판(111)이 휘기 때문에 특별히 크게 휘는 부분이 없어질 수 있다(도 4의 (b)). 즉, 양극산화기판(111)이 다수로 형성되는 경우의 처짐 변위(d2)가 하나로 형성되는 경우의 처짐 변위(d1)보다 작을 수 있다. 이에 따라, 베이스기판(110)의 하부에 히트싱크(미도시)가 접합되더라도, 접합면적 저하에 따른 방열효과의 저하가 방지될 수 있다.
파워 모듈의 제조방법
도 5 내지 도 11은 도 2에 도시한 파워 모듈(100)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 바람직한 실시예에 따른 파워 모듈(100)의 제조방법을 설명하면 다음과 같다.
먼저, 도 5에 도시한 바와 같이, 금속층(112)을 양극산화하여 양극산화층(113)을 형성한다.
이때, 금속층(112)은 알루미늄, 양극산화층(113)은 산화알루미늄(Al2O3)으로 구성될 수 있다. 또한, 양극산화는 금속층(112)을 붕산, 인산, 황산, 크롬산 등의 전해액에 담은 후, 금속층(112)에 양극을 인가하고 전해액에 음극을 인가함으로써, 금속층(112)의 표면 전체에 전기적 절연을 수행하는 산화피막을 성장시켜 양극산화층(113)을 형성할 수 있다.
한편, 상기의 과정을 반복하여 양극산화층(113)이 형성된 금속층(112)을 다수 준비한다.
다음, 도 6에 도시한 바와 같이, 일면의 양극산화층(113)에 회로층(114)을 형성하여 양극산화기판(111)을 준비하고, 다수의 양극산화기판(111)으로 구성된 베이스기판(110)을 형성한다.
이때, 회로층(114)은 예를 들어, 세미어디티브 공법(SAP; Semi-additive Process) 등의 공지된 방법으로 형성할 수 있다. 또한, 회로층(114)은 전기전도성 및 열전도성이 우수한 금속, 예를 들어, 구리로 구성될 수 있다.
다음, 도 7에 도시한 바와 같이, 접착층(123) 및 와이어(122)를 통해 고전력 칩(120) 및 저전력 칩(121)을 회로층(114)에 전기적으로 연결한다.
이때, 고전력 칩(120) 및 저전력 칩(121)은 회로층(114) 상에 직접 형성될 수 있으며, 고전력 칩(120) 및 저전력 칩(121)과 회로층(114) 간, 예를 들어, 솔더와 같은 전기전도성이 있는 접착층(123)이 개재되어, 고전력 칩(120) 및 저전력 칩(121)이 회로층(114)과 전기적으로 연결될 수 있다. 또한, 접착층(123)을 양극산화기판(111)에 스크린 프린트 공법으로 먼저 인쇄하고, 고전력 칩(120) 및 저전력 칩(121)을 연결할 수 있다.
한편, 양극산화기판(111)을 3개 준비하고, 각각에 3상의 고전력 칩(120) 및 저전력 칩(121)을 형성할 수 있다.
다음, 도 8에 도시한 바와 같이, 수평으로 이격된 다수의 양극산화기판(111) 간 제1 접착부(115)를 형성하여 베이스기판(110)을 고정한다.
이때, 양극산화기판(111) 간 이격된 공간에 제1 접착부(115)가 함침되도록 제1 접착부(115)를 개재할 수 있다. 제1 접착부(115)가 형성됨에 따라, 베이스기판(110)은 분리되지 않고 고정될 수 있다.
다음, 도 9에 도시한 바와 같이, 베이스기판(110)의 외주면(116)과 측면(117)에 리드(131)를 포함하는 하우징(130)을 결합하고, 베이스기판(110)과 하우징(130)을 고정하는 고정부재(136)를 삽입한다.
이때, 베이스기판(110)과 하우징(130) 간 제2 접착부(135)를 형성하여 상호 접착하고, 베이스기판(110)의 저면으로부터 베이스기판(110), 제2 접착부(135), 및 하우징(130)을 모두 관통하도록 두께방향으로 고정부재(136)를 삽입할 수 있다. 또한, 고정부재(136)를 삽입한 후, 하우징(130)에 포함된 리드(131)와 베이스기판(110)의 회로층(114)을 와이어(134)를 통해 연결할 수 있다.
다음, 도 10에 도시한 바와 같이, 하우징(130)의 내부에 몰드부(132)를 형성한다.
이때, 베이스기판(110)의 상면을 모두 덮도록 몰드부(132)를 형성할 수 있으며, 몰드부(132)는 예를 들어, 실리콘 겔일 수 있다.
다음, 도 11에 도시한 바와 같이, 몰드부(132)의 상부에 커버(133)를 형성한다.
이와 같은 제조공정에 의해 도 11에 도시한, 바람직한 실시예에 파워 모듈(100)이 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 파워 모듈 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110 : 베이스기판 111 : 양극산화기판
112 : 금속층 113 : 양극산화층
114 : 회로층 115 : 제1 접착부
120 : 고전력 칩 121 : 저전력 칩
122 : 와이어 123 : 접착층
130 : 하우징 131 : 리드
132 : 몰드부 133 : 커버
135 : 제2 접착부 136 : 고정부재

Claims (18)

  1. 금속층, 상기 금속층에 형성된 양극산화층, 및 상기 양극산화층에 형성된 회로층을 포함하되 수평방향으로 이격된 다수의 양극산화기판으로 구성된 베이스기판;
    다수의 상기 양극산화기판 간 형성되는 제1 접착부; 및
    각각의 상기 양극산화기판에 형성되되, 상기 회로층과 전기적으로 연결되는 고전력 칩 및 저전력 칩;
    을 포함하는 파워 모듈.
  2. 청구항 1에 있어서,
    상기 베이스기판은 3개의 상기 양극산화기판으로 구성되고, 3상의 상기 고전력 칩 및 상기 저전력 칩이 각각의 상기 양극산화기판에 형성되는 것을 특징으로 하는 파워 모듈.
  3. 청구항 1에 있어서,
    상기 금속층은 알루미늄(Al)이고, 상기 양극산화층은 상기 금속층을 양극산화한 산화알루미늄(Al2O3)인 것을 특징으로 하는 파워 모듈.
  4. 청구항 1에 있어서,
    상기 고전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저전력 칩은 다이오드인 것을 특징으로 하는 파워 모듈.
  5. 청구항 1에 있어서,
    상기 베이스기판의 외주면 및 측면을 감싸도록 형성된 하우징;
    상기 하우징에 형성되되 상기 회로층과 전기적으로 연결되는 리드; 및
    상기 하우징의 내부에 형성되되 상기 베이스기판의 상면까지 형성되는 몰드부;
    를 더 포함하는 것을 특징으로 하는 파워 모듈.
  6. 청구항 5에 있어서,
    상기 하우징과 상기 베이스 기판 간 형성되는 제2 접착부;
    를 더 포함하는 것을 특징으로 하는 파워 모듈.
  7. 청구항 6에 있어서,
    상기 제1 접착부 및 상기 제2 접착부는 동일한 물질로 구성된 것을 특징으로 하는 파워 모듈.
  8. 청구항 5에 있어서,
    상기 베이스기판과 상기 하우징이 고정되도록 상기 베이스기판 및 상기 하우징에 두께 방향으로 삽입된 고정부재;
    를 더 포함하는 것을 특징으로 하는 파워 모듈.
  9. 청구항 1에 있어서,
    상기 회로층과 상기 고전력 칩 및 상기 저전력 칩을 연결하는 접착층;
    을 더 포함하는 것을 특징으로 하는 파워 모듈.
  10. (A) 금속층을 양극산화하여 양극산화층을 형성하고, 일면의 상기 양극산화층에 회로층을 형성하여, 수평방향으로 이격된 다수의 양극산화기판으로 구성된 베이스기판을 준비하는 단계;
    (B) 각각의 상기 양극산화기판에 상기 회로층과 전기적으로 연결되는 고전력 칩 및 저전력 칩을 형성하는 단계; 및
    (C) 다수의 상기 양극산화기판 간 제1 접착부를 형성하는 단계;
    를 포함하는 파워 모듈의 제조방법.
  11. 청구항 10에 있어서,
    상기 베이스기판은 3개의 상기 양극산화기판으로 구성되고, 3상의 상기 고전력 칩 및 상기 저전력 칩이 각각의 상기 양극산화기판에 형성되는 것을 특징으로 하는 파워 모듈의 제조방법.
  12. 청구항 10에 있어서,
    상기 (A) 단계에서, 상기 금속층은 알루미늄(Al)이고, 상기 양극산화층은 상기 금속층을 양극산화한 산화알루미늄(Al2O3)인 것을 특징으로 하는 파워 모듈의 제조방법.
  13. 청구항 10에 있어서,
    상기 고전력 칩은 절연 게이트 양극성 트랜지스터(IGBT)이고, 상기 저전력 칩은 다이오드인 것을 특징으로 하는 파워 모듈의 제조방법.
  14. 청구항 10에 있어서,
    (D) 상기 베이스기판의 외주면 및 측면을 감싸는 하우징을 형성하고, 상기 하우징에 상기 회로층과 연결되는 리드를 형성하는 단계; 및
    (E) 상기 하우징의 내측에 상기 베이스기판의 상면까지 형성되는 몰드부를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 파워 모듈의 제조방법.
  15. 청구항 14에 있어서,
    상기 (D) 단계에서, 상기 하우징과 상기 베이스기판 간 제2 접착부를 형성하는 것을 특징으로 하는 파워 모듈의 제조방법.
  16. 청구항 15에 있어서,
    상기 제1 접착부 및 상기 제2 접착부는 동일한 물질로 구성된 것을 특징으로 하는 파워 모듈의 제조방법.
  17. 청구항 14에 있어서,
    상기 (D) 단계에서, 상기 하우징과 상기 베이스기판이 고정되도록 상기 베이스기판 및 상기 하우징에 두께 방향으로 고정부재를 삽입하는 것을 특징으로 하는 파워 모듈의 제조방법.
  18. 청구항 10에 있어서,
    상기 (B) 단계는,
    (B1) 각각의 상기 양극산화기판에 접착층을 스크린 프린트 공법으로 형성하는 단계; 및
    (B2) 상기 접착층에 상기 접착층을 통하여 상기 회로층과 연결되는 고전력 칩 및 저전력 칩을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 파워 모듈의 제조방법.
KR1020100009997A 2010-02-03 2010-02-03 파워 모듈 및 그 제조방법 KR101067138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100009997A KR101067138B1 (ko) 2010-02-03 2010-02-03 파워 모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009997A KR101067138B1 (ko) 2010-02-03 2010-02-03 파워 모듈 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110090300A true KR20110090300A (ko) 2011-08-10
KR101067138B1 KR101067138B1 (ko) 2011-09-22

Family

ID=44928109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009997A KR101067138B1 (ko) 2010-02-03 2010-02-03 파워 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101067138B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
US9226430B2 (en) 2012-12-27 2015-12-29 Samsung Electro-Mechanics Co., Ltd. Power semiconductor module

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703218B1 (ko) 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
JP4969388B2 (ja) 2007-09-27 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路モジュール
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
JP2010010569A (ja) 2008-06-30 2010-01-14 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
US9226430B2 (en) 2012-12-27 2015-12-29 Samsung Electro-Mechanics Co., Ltd. Power semiconductor module

Also Published As

Publication number Publication date
KR101067138B1 (ko) 2011-09-22

Similar Documents

Publication Publication Date Title
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
KR101278393B1 (ko) 파워 패키지 모듈 및 그의 제조방법
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP6120704B2 (ja) 半導体装置
US20140029201A1 (en) Power package module and manufacturing method thereof
US20100295172A1 (en) Power semiconductor module
JP5212417B2 (ja) パワー半導体モジュール
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US20140001613A1 (en) Semiconductor package
US20160005670A1 (en) Semiconductor device
US20150130042A1 (en) Semiconductor module with radiation fins
JP2016181536A (ja) パワー半導体装置
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US9099451B2 (en) Power module package and method of manufacturing the same
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20150091671A (ko) 반도체 패키지 및 그 제조 방법
US9123688B2 (en) Semiconductor module package
KR20140113133A (ko) 전력 모듈 패키지 및 그 제조방법
JP2018037436A (ja) 半導体装置
JP2016039264A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee