CN103872013A - 功率模块封装 - Google Patents

功率模块封装 Download PDF

Info

Publication number
CN103872013A
CN103872013A CN201310690072.9A CN201310690072A CN103872013A CN 103872013 A CN103872013 A CN 103872013A CN 201310690072 A CN201310690072 A CN 201310690072A CN 103872013 A CN103872013 A CN 103872013A
Authority
CN
China
Prior art keywords
pad
power module
insulating barrier
circuit pattern
module package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310690072.9A
Other languages
English (en)
Inventor
金泰贤
俞度在
徐范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103872013A publication Critical patent/CN103872013A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

于此公开一种功率模块封装，该功率模块封装包括：基底，该基底包括金属层、形成在该金属层上的第一绝缘层、形成在第一绝缘层上并包括第一垫片和与第一垫片隔开的第二垫片的第一电路图案、形成在第一绝缘层上用于覆盖第一电路图案的第二绝缘层、及形成在第二绝缘层上并包括形成在相应于第一垫片的位置上的第三垫片和与第三垫片隔开的第四垫片的第二电路图案；安装在第二电路图案上的半导体芯片；以及具有一端和另一端的外部连接端子，该外部连接端子的所述一端被电连接至半导体芯片，所述另一端从外面伸出，其中第一垫片和第三垫片具有不同极性、以及第二垫片和第四垫片具有不同极性。

Description

功率模块封装
相关申请的交叉引用
本申请要求于2012年12月14日提交的名称为“功率模块封装”的韩国专利申请No.10-2012-0146347的权益，其全部内容通过引用被合并至本申请中。
技术领域
本发明涉及功率模块封装。
背景技术
地下资源是有限的，但使用的能源的数量却每年都在趋于增长。因此，在世界各地，大量的兴趣和努力已经致力于可替代能源的开发。这些努力促使了低能源产生高效率的技术的发展。这些技术中的一者为功率模块。
通常，功率模块主要分为逆变器、转换器、及驱动功率模块的电机，功率模块根据它们的用途具有不同的形状，并且还拥有逐步增长的使用量。同时，需要针对作为功率模块的核心材料的功率模块基底的技术的开发。
功率模块基底所需的主要特性是耐热性特性。由于大电流在功率设备本身中流动，因此在切换期间发生小损耗，这引起发热。
因此，发展至今的功率模块基底具有集中于耐热性特性上的结构。
然而，随着功率模块的发展被改变为效率和性能的改善，使用的频率区带逐渐增加，并且除了控制单元各种元件被包括在一个功率模块中。
因此，在功率单元或控制单元中或其他元件之间产生噪声。
同时，传统功率模块封装在美国专利No.5920119中被公开。
发明内容
本发明已经努力来提供一种用于提供具有稳定接地GND的功率电路的功率模块封装，从而避免高频电流传播（diffuse）。
进一步地，本发明已经努力提供一种用于在基底内形成去耦电容器结构的功率模块封装，从而避免噪声产生和散播（propagate）。
进一步地，本发明已经努力提供一种用于增加基底中金属体积的功率模块封装，从而改善耐热性特性。
根据本发明的第一优先实施方式，提供一种功率模块封装，包括基底，该基底包括：金属层，形成在该金属层上的第一绝缘层，第一电路图案，该第一电路图案形成在所述第一绝缘层上并包括第一垫片和与所述第一垫片隔开的第二垫片，第二绝缘层，该第二绝缘层形成在所述第一绝缘层上用于覆盖所述第一电路图案，以及第二电路图案，该第二电路图案形成在所述第二绝缘层上并包括形成在相应于所述第一垫片的位置上的第三垫片和与所述第三垫片隔开的第四垫片；功率模块封装还包括：安装在所述第二电路图案上的半导体芯片；以及具有一端和另一端的外部连接端子，该外部连接端子的一端被电连接至所述半导体芯片，而另一端从外面伸出，其中第一垫片和第三垫片具有不同极性、以及第二垫片和第四垫片具有不同极性。
第一垫片和第四垫片可以具有相同极性、以及第二垫片和第三垫片可以具有相同极性。
基底可以包括：形成以用于电连接第一垫片和第四垫片的第一通道（via），以及形成以用于电连接所述第二垫片和所述第三垫片的第二通道。
功率模块封装还可以包括：形成以按照所述基底厚度方向从两侧包围所述半导体芯片的密封构件。
所述第二电路图案可以包括与所述第三垫片和所述第四垫片隔开的外部连接垫片，其中所述外部连接端子的一端与所述外部连接垫片接触。
所述外部连接端子可以是引线框架。
所述第一绝缘层和所述第二绝缘层可以包括树脂绝缘材料，该树脂绝缘材料包括无机填料。
根据本发明的第二优选实施方式，提供一种功率模块封装，包括基底，该基底包括：金属层，形成在所述金属层上的第一绝缘层，第一电路图案，该第一电路图案形成在所述第一绝缘层上并包括第一垫片和与该第一垫片隔开的第二垫片，第二绝缘层，该第二绝缘层形成在所述第一绝缘层上用于覆盖所述第一电路图案，以及第二电路图案，形成在所述第二绝缘层上并包括形成在对应于所述第一垫片的位置上的第三垫片和与该第三垫片隔开的第四垫片；功率模块封装还包括：安装在所述第二电路图案上的半导体芯片；具有一端和另一端的外部连接端子，该外部连接端子的一端被电连接至半导体芯片，而另一端从外面伸出；以及外壳，形成在所述基底上并覆盖所述基底的上部和所述半导体芯片，其中所述第一垫片和所述第三垫片具有不同极性、以及所述第二垫片和所述第四垫片具有不同极性。
所述第一垫片和所述第四垫片可以具有相同极性、以及所述第二垫片和所述第三垫片可以具有相同极性。
所述基底可以包括：形成以用于电连接第一垫片和第四垫片的第一通道；以及形成以用于电连接第二垫片和第三垫片的第二通道。
所述第二电路图案可以包括与所述第三垫片和所述第四垫片隔开的外部连接垫片，其中所述外部连接端子的一端与所述外部连接垫片接触。
所述第一绝缘层和所述第二绝缘层可以包括树脂绝缘材料，该树脂绝缘材料包括无机填料。
外壳可以包括插入孔，该插入孔形成用于插入外部连接端子的另一端。
功率模块封装还可以包括：形成以用于覆盖所述外壳中的所述基底的上部和所述半导体芯片的密封构件。
所述外部连接端子可以具有针形状。
附图说明
本发明的上述和其它目的、特征和优点将从结合附图而进行的详细描述被更加清楚地理解，其中：
图1是根据本发明第一实施方式的功率模块封装的结构的横截面图；
图2是根据本发明第二实施方式的功率模块封装的结构的横截面图；以及
图3是根据本发明的第一和第二实施方式的功率模块封装的基底结构的透视图。
具体实施方式
本发明的目的、特征和优点将从以下结合附图对优选实施方式进行的详细描述更加清楚的被理解。在整个附图中，相同的参考数字被用于表示相同或类似的组件，并且其多余的描述将被省略。进一步地，在以下描述中，术语“第一”、“第二”、“一侧”、“另一侧”等被用于将特定组件与其它组件进行区分，但是这些组件的配置不应该被解释为被这些术语限制。进一步地，在本发明的描述中，当确定相关领域的详细描述将模糊本发明的主旨时，对它的描述将被省略。
在下文中，本发明的优选实施方式将参考附图被详细描述。
第一实施方式
图1是根据本发明第一实施方式的功率模块封装100的结构的横截面图。
参考图1，本实施方式的功率模块封装100包括基底110、安装在基底110上的半导体芯片120、以及连接在基底110上的外部连接端子130。
如图1所示，在本实施方式中，基底110可以包括金属层101；形成在金属层101上的第一绝缘层103；第一电路图案105，该第一电路图案105形成在第一绝缘层103上并包括第一垫片105a和与该第一垫片105a隔开的第二垫片105b；第二绝缘层107，该第二绝缘层107形成在第一绝缘层103上，用于覆盖第一电路图案105；以及第二电路图案109，该第二电路图案109形成在第二绝缘层107上并包括形成在对应于第一垫片105a的位置上的第三垫片109b和与第三垫片109b隔开的第四垫片109a。
就这一点而言，金属层101可以包括选自由铝（Al）、铜（Cu）、铁（Fe）、和钛（Ti）组成的组中的一者，但是本实施方式并不特别限制于此。具有高导热性的任何金属均可以被使用。
在本实施方式中，金属层101被形成以改善基底110的耐热性特性。在不需要高耐热性特性的情况中，可以不形成金属层101。
在本实施方式中，第一绝缘层103和第二绝缘层107可以由液体绝缘材料或膜绝缘材料形成，但是本发明并不特别限制于此。
就这一点而言，绝缘材料可以是树脂绝缘材料，该树脂绝缘材料可以包括选自更特别地由环氧基树脂、聚酰亚胺（PI）、液晶聚合物（LCP）、酚树脂、双马来酰亚胺三嗪（BT）树脂、及它们的结合组成的组中的任意一者，但是本发明并不特别限制于此。
而且，在本实施方式中，第一绝缘层103和第二绝缘层107可以包括无机填料（未示出）。
无机填料（未示出）改善第一绝缘层103和第二绝缘层107的散热特性，并且可以包括选自由氧化铝（Al2O3）、氮化铝（AlN）、氮化硼（BN）、氧化硅（SiO2）、碳化硅（SiC）、及它们的结合组成的组中的任意一者，但是本发明并不特别限制于此。
在本实施方式中，第一电路图案105和第二电路图案109可以通过电镀工艺分别在第一绝缘层103和第二绝缘层107上堆叠图案化金属膜或图案化引线框架而被形成，但是本发明并不特别限制于此。
就这一点而言，第一电路图案105和第二电路图案109可以包括选自由铜（Cu）、铁（Fe）、及铜-镍（Fe-Ni）合金组成的组中的任意一者，但是本发明并不特别限制于此。
在本实施方式中，如图1所示，第一电路图案105可以包括第一垫片105a和与第一垫片105a隔开的第二垫片105b，但是本发明并不特别限制于此。
也就是说，尽管在图1中第一电路图案105包括两个垫片105a和105b，但这仅仅是一示例，并且第一电路图案105可以包括三个或三个以上彼此隔开的垫片。
而且，在本实施方式中，如图1所示，第二电路图案109可以包括形成在相应于第一电路图案105的第一垫片105a的位置中的第三垫片109b和与第三垫片109b隔开的第四垫片109a，但是本发明并不特别限制于此。
也就是说，如上所述，尽管在图1中第二电路图案109包括两个垫片109a和109b，第二电路图案109可以包括三个或三个以上彼此隔开的垫片。
如此，在本实施方式中，第一垫片105a和第三垫片109b可以彼此平行的排布，并且第二垫片105b和第四垫片109a可以彼此平行的排布，并且在它们之间具有第二绝缘层107。
就这一点而言，第一垫片105a和第三垫片109b、以及第二垫片105b和第四垫片109a可以具有不同的面积。
更特别地，第三垫片109b可以大于第一垫片105a，以及相反地，第三垫片109b可以小于第一垫片105a。类似地，第四垫片109a可以大于第二垫片105b，以及相反地，第四垫片109a可以小于第二垫片105b。
而且，第一垫片105a和第三垫片109b、以及第二垫片105b和第四垫片109a可以具有相同的形状或不同的形状。
而且，第一垫片105a和第三垫片109b可以具有不同极性、以及第二垫片105b和第四垫片109a可以具有不同极性。
例如，第一垫片105a可以被实现为具有正（+）极，而第三垫片109b可以被实现为具有负（-）极，以及，相反地，第一垫片105a可以被实现为具有负（-）极，而第三垫片109b可以被实现为具有正（+）极。
类似地，第二垫片105b可以被实现为具有正（+）极，而第四垫片109a可以被实现为具有负（-）极，以及，相反地，第二垫片105b可以被实现为具有负（-）极，而第四垫片109a可以被实现为具有正（+）极。
就这一点而言，如图3所示，第一垫片105a和第四垫片109a、以及第二垫片105b和第三垫片109b分别通过第一通道107a和第二通道107b彼此连接，并因此第一垫片105a和第四垫片109a具有相同极性、以及第二垫片105b和第三垫片109b具有相同极性，但是本发明并不特别地限制于此。
更特别地，例如，如果第一垫片105a具有正（+）极，通过第一通道107a连接至第一垫片105a的第四垫片109a也可以具有正（+）极。
而且，与第一垫片105a平行并隔开排布的第三垫片109b具有与第一垫片105a相反的负（-）极性，而通过第二通道107b连接至第三垫片109b的第二垫片105b也可以具有负（-）极性。因此，第一垫片105a和第三垫片109b可以被实现为具有不同极性、以及第二垫片105b和第四垫片109a可以被实现为具有不同极性。
如此，第一垫片105a和第三垫片109b、以及第二垫片105b和第四垫片109a（彼此平行并彼此隔开排布且它们之间具有第二绝缘层107）被实现为具有不同极性，并且因此去耦电容器结构可以被形成在第一垫片105a和第三垫片109b、以及第二垫片105b和第四垫片109a之间。
就这一点而言，去耦电容器被围绕半导体芯片排布，并且被用于去除由于电源和切换而引起的噪声。
于是，去耦电容器结构被形成在基底110中，半导体芯片120被安装在基底110中，从而有利于避免由于至安装在基底110上的半导体芯片120的电源和半导体芯片120的操作而引起的噪声辐射和散播。
而且，在本实施方式中，第二电路图案109可以更特别地将半导体芯片120安装在第三垫片109b和第四垫片109a中。
就这一点而言，粘合层123可以形成在半导体芯片120与第三垫片109b和第四垫片109a之间。粘合层123可以由焊料或导电环氧形成，焊料或导电环氧具有相当高的导热性以有效散热，但是本发明并不特别地限制于此。
而且，在本实施方式中，半导体芯片120与基底110、以及外部连接端子130a和130b与导电121可以彼此电连接，但本发明并不特别地限制于此。
就这一点而言，引线键合过程可以通过本发明所属的领域中被广泛知晓的球形键合、楔形键合、针脚式键合来执行，但本发明并不特别地限制于此。
就这一点而言，导线121可以使用铝（Al）、金（Au）、铜（Cu）等，但是本发明并不特别地限制于此。通常，向为功率设备的半导体芯片120a和120b施加高额定电压的导线由铝（Al）形成。粗导线必须被使用以承受高电压。在这一点上，为了减少费用使用铝（Al）而不是用金（Au）或铜（Cu）是有效的。
在本实施方式中，半导体芯片120可以为功率设备，但是本发明并不特别地限制于此。
功率设备可以包括可控硅整流器（SCR）、功率晶体管、绝缘栅双极型晶体管（IGBT）、莫尔斯晶体管、功率整流器、功率调节器、逆变器、转换器、或这些或二极管的结合的高功率半导体芯片。
通常，功率设备瞬间大电流可以周期性地流动。如上所述，去耦电容器结构在基底110中形成，并因此稳定接地（GND）被提供至功率设备，从而稳定参考电势并避免高频电流散播。
而且，在本实施方式中，外部连接端子130a和130b可以具有一端和另一端，一端电连接至半导体芯片120而另一端向外伸出。
外部连接端子130a和130b被电连接至外部驱动IC或是单独的外部装置，以便驱动安装在基底110上的半导体芯片120，并且在本实施方式中可以为引线框架，但是本发明并不特别地限制于此。
而且，第二电路图案109还可以包括与第三垫片109b和第四垫片109a隔开的外部连接垫片109c。外部连接垫片109c可以接触外部连接端子130a和130b的一端，但是本发明并不特别地限制于此。
例如，如图1所示，外部连接端子130a的一端可以被键合至外部连接垫片109c，并且，外部连接端子130b的一端可以不接触基底110但可以被实现为直接通过引线键合而被连接至半导体芯片120的电极（未示出）。
而且，尽管外部连接端子130a在图1中以向下设置（down-set）的方式被实现，但是本发明并不特别地限制于此，并且外部连接端子130a也可以不以向下设置的方式来实现。
第二实施方式
图2是根据本发明第二实施方式的功率模块封装200的结构的横截面图。
第一实施方式和第二实施方式之间的多余描述于此将被省略，并且相同的参考数字将指示其之间相同的元件。
参考图2，根据本实施方式的功率模块封装200可以包括基底110、安装在基底110上的半导体芯片120、键合在基底110上的外部连接端子230a、230b、和230c、以及覆盖基底110的上部和半导体芯片120的外壳（case）250。
在本实施方式中，如第一实施方式所述，基底110可以包括金属层101；形成在金属层101上的第一绝缘层103；第一电路图案105，该第一电路图案105形成在第一绝缘层103上并包括第一垫片105a和与第一垫片105a隔开的第二垫片105b；第二绝缘层107，该第二绝缘层107形成在第一绝缘层103上用于覆盖第一电路图案105；以及第二电路图案109，该第二电路图案109形成在第二绝缘层107上并包括形成在相应于第一垫片105a的位置上的第三垫片109b和与第三垫片109b隔开的第四垫片109a。
就这一点而言，第一电路图案105可以包括第一垫片105a和与第一垫片105a隔开的第二垫片105b，而第二电路图案109可以包括与第一垫片105a平行并形成在相应于第一垫片105a的位置中的第三垫片109b和与第三垫片109b隔开的第四垫片109a，但是本发明并不特别地限制于此。
就这一点而言，第一垫片105a和第三垫片109b具有不同极性、以及第二垫片105b和第四垫片109a具有不同极性，而第一垫片105a和第四垫片109a可以具有相同极性以及第三垫片109b和第二垫片105b可以具有相同极性，但是本发明并不特别地限制于此。
如此，第一垫片105a和第三垫片109b、以及第二垫片105b和第四垫片109a可以彼此平行并彼此隔开而被排布，可以被实现为具有不同极性并在它们之间具有第二绝缘层107，并且去耦电容器结构可以在第一垫片105a和第三垫片109b之间及第二垫片105b和第四垫片109a之间形成，从而有利于避免由于至安装在基底110上的半导体芯片120的电源和半导体芯片120的操作而产生的噪声辐射和散播。
在本实施方式中，外部连接端子230a、230b、和230c可以具有如图2所示的针形状，但是本发明并不特别地限制于此。
针形状的外部连接端子230a、230b和230c可以被使用，而不使用被排布在基底110的边界部分中的传统引线框架，并且因此外部连接端子230a、230b和230c可以被自由地排布并同时被排布在基底110中，从而有利于实现小尺寸功率模块封装200。
而且，在本实施方式中，外部连接端子230a、230b和230c可以具有一端和另一端，一端被电连接至半导体芯片120而另一端向外伸出。
而且，在本实施方式中，外壳250可以被形成在基底110上。
如图2所示，外壳250可以被形成在基底110上并覆盖基底110的上部和半导体芯片120。
而且，在本实施方式中，插入孔250a可以被形成在外壳250中，外部连接端子230a、230b和230c的另一端被插入至该插入孔250中。
而且，根据本实施方式的功率模块封装200还可以包括密封构件240，该密封构件240形成以覆盖外壳250中的基底110的上部和半导体120。
就这一点而言，密封构件240可以使用环氧树脂模塑料（epoxy moldingcompound，EMC），但是本发明并不特别地限制于此。
根据本发明，P电极图案和N电极图案被彼此平行地排布在半导体芯片安装在其中的基底中，并因此具有去耦电容器功能的电容器（condenser）结构被形成，从而获得避免模块中噪声辐射和散播的效果。
进一步地，根据本发明，半导体芯片安装在其中的基底被形成以包括三层金属层，从而获得有效地驱散从半导体芯片产生的热量的效果。
此外，根据本发明，P电极图案和N电极图案被彼此平行地垂直排布在基底中，并因此稳定接地GND被提供至功率模块，瞬间大电流周期地在该功率模块中流动，从而稳定参考电势并避免高频电流散播。
尽管本发明的实施方式已经出于阐述的目的而被公开，但是应该理解本发明并不限制于此，并且本领域技术人员将理解在不背离本发明的范围和精神的情况下，可以进行各种修改、增加和替换。
因此，任何和所有修改、变形或等效排布应该被认为落入本发明的范围内，并且本发明的详细范围将由随附权利要求书公开。

Claims (15)

1.一种功率模块封装，该功率模块封装包括：
基底，该基底包括：金属层；形成在该金属层上的第一绝缘层；第一电路图案，该第一电路图案形成在所述第一绝缘层上并包括第一垫片和与所述第一垫片隔开的第二垫片；第二绝缘层，该第二绝缘层形成在所述第一绝缘层上，用于覆盖所述第一电路图案；以及第二电路图案，该第二电路图案形成在所述第二绝缘层上并包括形成在相应于所述第一垫片的位置上的第三垫片和与所述第三垫片隔开的第四垫片；
安装在所述第二电路图案上的半导体芯片；以及
具有一端和另一端的外部连接端子，该外部连接端子的所述一端被电连接至所述半导体芯片，所述另一端从外面伸出；
其中所述第一垫片和所述第三垫片具有不同极性、以及所述第二垫片和所述第四垫片具有不同极性。
2.根据权利要求1所述的功率模块封装，其中所述第一垫片和所述第四垫片具有相同极性、以及所述第二垫片和所述第三垫片具有相同极性。
3.根据权利要求1所述的功率模块封装，其中所述基底包括：
形成以用于电连接所述第一垫片和所述第四垫片的第一通道；以及
形成以用于电连接所述第二垫片和所述第三垫片的第二通道。
4.根据权利要求1所述的功率模块封装，该功率模块封装还包括：
形成以按照所述基底厚度方向从两侧包围所述半导体芯片的密封构件。
5.根据权利要求1所述的功率模块封装，其中所述第二电路图案包括与所述第三垫片和所述第四垫片隔开的外部连接垫片，
其中所述外部连接端子的所述一端与所述外部连接垫片接触。
6.根据权利要求1所述的功率模块封装，其中所述外部连接端子为引线框架。
7.根据权利要求1所述的功率模块封装，其中所述第一绝缘层和所述第二绝缘层包括树脂绝缘材料，该树脂绝缘材料包括无机填料。
8.一种功率模块封装，该功率模块封装包括：
基底，该基底包括：金属层；形成在所述金属层上的第一绝缘层；第一电路图案，该第一电路图案形成在所述第一绝缘层上并包括第一垫片和与该第一垫片隔开的第二垫片；第二绝缘层，该第二绝缘层形成在所述第一绝缘层上，用于覆盖所述第一电路图案；以及第二电路图案，形成在所述第二绝缘层上并包括形成在相应于所述第一垫片的位置上的第三垫片和与该第三垫片隔开的第四垫片；
安装在所述第二电路图案上的半导体芯片；
具有一端和另一端的外部连接端子，该外部连接端子的所述一端被电连接至所述半导体芯片，所述另一端从外面伸出；以及
外壳，该外壳形成在所述基底上并覆盖所述基底的上部和所述半导体芯片；
其中所述第一垫片和所述第三垫片具有不同极性、以及所述第二垫片和所述第四垫片具有不同极性。
9.根据权利要求8所述的功率模块封装，其中所述第一垫片和所述第四垫片具有相同极性、以及所述第二垫片和所述第三垫片具有相同极性。
10.根据权利要求8所述的功率模块封装，其中所述基底包括：
形成以用于电连接所述第一垫片和所述第四垫片的第一通道；以及
形成以用于电连接所述第二垫片和所述第三垫片的第二通道。
11.根据权利要求8所述的功率模块封装，其中所述第二电路图案包括与所述第三垫片和所述第四垫片隔开的外部连接垫片，
其中所述外部连接端子的所述一端与所述外部连接垫片接触。
12.根据权利要求8所述的功率模块封装，其中所述第一绝缘层和所述第二绝缘层包括树脂绝缘材料，该树脂绝缘材料包括无机填料。
13.根据权利要求8所述的功率模块封装，其中所述外壳包括插入孔，该插入孔被形成以用于插入所述外部连接端子的所述另一端。
14.根据权利要求8所述的功率模块封装，该功率模块封装还包括：
形成以用于覆盖所述外壳中的所述基底的上部和所述半导体芯片的密封构件。
15.根据权利要求8所述的功率模块封装，其中所述外部连接端子具有针形状。
CN201310690072.9A 2012-12-14 2013-12-16 功率模块封装 Pending CN103872013A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120146347A KR101420536B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지
KR10-2012-0146347 2012-12-14

Publications (1)

Publication Number Publication Date
CN103872013A true CN103872013A (zh) 2014-06-18

Family

ID=50910398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310690072.9A Pending CN103872013A (zh) 2012-12-14 2013-12-16 功率模块封装

Country Status (3)

Country Link
US (1) US9105601B2 (zh)
KR (1) KR101420536B1 (zh)
CN (1) CN103872013A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134444A (zh) * 2016-02-26 2017-09-05 意法半导体股份有限公司 在半导体器件中集成电容器的方法及对应器件
CN110534439A (zh) * 2019-09-16 2019-12-03 无锡中微晶园电子有限公司 硅片垫片用于雪崩二极管降噪的封装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954491B2 (ja) * 2013-03-21 2016-07-20 三菱電機株式会社 半導体装置
EP3086365A1 (en) * 2015-04-23 2016-10-26 ABB Technology Oy Compensation of power electronic module flatness deviations
JP6719252B2 (ja) * 2016-03-30 2020-07-08 日立オートモティブシステムズ株式会社 半導体装置
DE112016007133B4 (de) * 2016-08-10 2021-08-12 Mitsubishi Electric Corporation Halbleitervorrichtung
KR102272112B1 (ko) * 2021-01-08 2021-07-05 제엠제코(주) 반도체 패키지
KR102442951B1 (ko) 2022-02-04 2022-09-15 (주)아이에이파워트론 파워모듈 내 터미널의 전기적 연결 및 일체화 고정 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297549B1 (en) * 1998-05-15 2001-10-02 Kabushiki Kaisha Toshiba Hermetically sealed semiconductor power module and large scale module comprising the same
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2006253516A (ja) * 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
CN101040386A (zh) * 2005-07-07 2007-09-19 三垦电气株式会社 半导体器件以及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168901B2 (ja) 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US6670692B1 (en) * 2002-10-09 2003-12-30 Silicon Integrated Systems Corp. Semiconductor chip with partially embedded decoupling capacitors
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
JP4431747B2 (ja) * 2004-10-22 2010-03-17 富士通株式会社 半導体装置の製造方法
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
KR101454321B1 (ko) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
KR101067138B1 (ko) * 2010-02-03 2011-09-22 삼성전기주식회사 파워 모듈 및 그 제조방법
JP5429019B2 (ja) * 2010-04-16 2014-02-26 富士通株式会社 キャパシタ及びその製造方法
JP2013008802A (ja) * 2011-06-23 2013-01-10 Sony Corp 薄膜キャパシタ、多層配線基板および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297549B1 (en) * 1998-05-15 2001-10-02 Kabushiki Kaisha Toshiba Hermetically sealed semiconductor power module and large scale module comprising the same
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2006253516A (ja) * 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
CN101040386A (zh) * 2005-07-07 2007-09-19 三垦电气株式会社 半导体器件以及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134444A (zh) * 2016-02-26 2017-09-05 意法半导体股份有限公司 在半导体器件中集成电容器的方法及对应器件
US10283441B2 (en) 2016-02-26 2019-05-07 Stmicroelectronics S.R.L. Method of integrating capacitors on lead frame in semiconductor devices
US10593614B2 (en) 2016-02-26 2020-03-17 Stmicroelectronics S.R.L. Integrated capacitors on lead frame in semiconductor devices
CN107134444B (zh) * 2016-02-26 2020-07-10 意法半导体股份有限公司 在半导体器件中集成电容器的方法及对应器件
CN110534439A (zh) * 2019-09-16 2019-12-03 无锡中微晶园电子有限公司 硅片垫片用于雪崩二极管降噪的封装方法

Also Published As

Publication number Publication date
KR20140077486A (ko) 2014-06-24
US9105601B2 (en) 2015-08-11
KR101420536B1 (ko) 2014-07-17
US20140167239A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
CN103872013A (zh) 功率模块封装
US8472196B2 (en) Power module
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
CN102064158B (zh) 一种紧凑型功率模块
US10361174B2 (en) Electronic device
CN102201449B (zh) 一种功率mos器件低热阻封装结构
CN104620372B (zh) 半导体装置
CN108231714B (zh) 一种功率模块及其制作方法
CN103311193B (zh) 半导体功率模块封装结构及其制备方法
CN104716128A (zh) 功率模块、电源变换器以及功率模块的制造方法
US9054040B2 (en) Multi-die package with separate inter-die interconnects
CN103681572B (zh) 多芯片组件功率夹片
CN109075148A (zh) 半导体封装体、模块及电气设备
CN208111434U (zh) 一种功率模块
US20140291849A1 (en) Multi-Level Semiconductor Package
JP2014022580A (ja) パワーモジュール半導体装置
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN201946588U (zh) 一种功率半导体器件的封装结构
CN203746828U (zh) 一种高频大功率碳化硅mosfet模块
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
JP2010225952A (ja) 半導体モジュール
JP6371122B2 (ja) パワー半導体装置および樹脂封止型モータ
CN209104141U (zh) 一种芯片外露型封装结构
CN115602672A (zh) 一种多芯片堆叠封装结构
US20090212403A1 (en) Thermally enhanced molded leadless package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618

WD01 Invention patent application deemed withdrawn after publication