TWI736207B - 電路板的製造方法與電路板 - Google Patents

電路板的製造方法與電路板 Download PDF

Info

Publication number
TWI736207B
TWI736207B TW109111482A TW109111482A TWI736207B TW I736207 B TWI736207 B TW I736207B TW 109111482 A TW109111482 A TW 109111482A TW 109111482 A TW109111482 A TW 109111482A TW I736207 B TWI736207 B TW I736207B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
dielectric layer
circuit board
substrate
Prior art date
Application number
TW109111482A
Other languages
English (en)
Other versions
TW202139809A (zh
Inventor
程石良
林哲永
劉力堺
陳慶盛
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW109111482A priority Critical patent/TWI736207B/zh
Priority to CN202010373618.8A priority patent/CN113498266B/zh
Priority to US16/879,951 priority patent/US10820411B1/en
Application granted granted Critical
Publication of TWI736207B publication Critical patent/TWI736207B/zh
Publication of TW202139809A publication Critical patent/TW202139809A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種電路板的製造方法與電路板,電路板的製造方法包括以下步驟。首先,提供一基板,於基板上具有第一金屬層。接著,於第一金屬層上形成圖案化的第一開口,並顯露出基板。之後,於基板上形成圖案化且由感光型介電材料所製成的第一介電層,並覆蓋第一開口。然後,對第一介電層進行感光,使第一介電層固化。再來,於第一金屬層上形成圖案化的第二金屬層。之後,於部分的第二金屬層上形成圖案化的第三金屬層,且第三金屬層鄰接第一介電層。接著,移除第一金屬層中未被第二金屬層覆蓋的部分。然後,形成第二介電層於基板上。其中,上述第三金屬層的厚度是大於第二金屬層的厚度。

Description

電路板的製造方法與電路板
本發明是指一種電路板的製造方法與該製造方法所製成的電路板。
目前,4G LTE之傳輸速率約1 Gbps,而5G網路(頻率20~ 150 GHz)將使用更寬的頻道與無線裝置進行通訊,頻寬可達800 MHz,傳輸速率約6~50 Gbps。在這麼高速且高頻傳輸下會有很高的能量耗損與雜訊的干擾,因此現在用於5G技術的電路板,其設計理念主要是集中在如何提高阻抗匹配以降低耗損與雜訊。為了達到這樣的目的,有一種立體線路技術(3D trench Technology)被提出,其是在同一條線路上,製造出不同的銅厚。英特爾公司(Intel Corporation)在其專利案US10079158所揭露的正是這樣的技術。 如圖1A所示,US10079158揭露一種電路板100,此電路板100包括形成差分信號對的一對信號導線110,每個信號導線110都包括一第一部分112與一第二部分114,其中第二部分114是從第一部分112延伸而出,且第二部分114的厚度是大於第一部分112的厚度。然而,在製作這樣的信號導線110時,卻可能產生如圖1B所示的問題。由圖1B可看出,信號導線110中的第二部分114並不在預定的位置上,而是有錯位的情況產生(如圖1B中虛線所圈選之處)。這是因為製作信號導線110的第一部分112與第二部分114需要經過二次的微影製程(photolithography),但是二次微影製程間的曝光的對準度會產生差異,而導致信號導線110中的第二部分114並不在預定的位置上。這樣一來,信號導線110降低耗損與雜訊的功效會變差,且會產生不必要的寄生電容與電感。 因此,如何使信號導線110的第一部分112與第二部分114盡量不產生錯位是本領域具有通常知識者值得思量的。
本發明之目的在於提供一種電路板的製造方法,以解決上述的信號導線的第一部分與第二部分所產生的錯位問題。電路板的方法包括以下步驟: (a)  提供一基板,於基板上具有一第一金屬層; (b) 於第一金屬層上形成圖案化的一第一開口,該第一開口顯露出該基板; (c)  於基板上形成圖案化的一第一介電層,該第一介電層主要是由感光型介電材料所製成,且第一介電層覆蓋第一開口; (d) 對第一介電層進行感光,使第一介電層固化; (e)  於第一金屬層上形成圖案化的一第二金屬層; (f)   於部分的第二金屬層上形成圖案化的一第三金屬層,且第三金屬層鄰接第一介電層; (g) 移除第一金屬層中未被第二金屬層覆蓋的部分;以及 (h) 形成一第二介電層於基板上,該第二介電層至少覆蓋第一介電層、第二金屬層、與第三金屬層; 其中,上述第三金屬層的厚度是大於第二金屬層的厚度。 如上述之電路板的製造方法,其中(e)步驟還包括以下步驟: (e1) 於第一金屬層上形成圖案化的一第一光阻層; (e2) 於第一金屬層上未被第一光阻層覆蓋的區域形成圖案化的第二金屬層。 其中,於(e2)步驟中,是以第一金屬層作為種子層,並利用電鍍的方式以形成該第二金屬層。 如上述之電路板的製造方法,其中(f)步驟還包括以下步驟: (f1) 於基板上形成一第二光阻層; (f2) 於第二光阻層上形成圖案化的一第二開口,該第二開口顯露出第一介電層與部分的第二金屬層; (f3) 於第二開口中形成第三金屬層;以及 (f4) 移除第二光阻層與第一光阻層。 其中,於(f3)步驟中,是以電鍍的方式以形成該第三金屬層。 如上述之電路板的製造方法,其中於(h)步驟中,是使用壓合增層的方式形成第二介電層。 如上述之電路板的製造方法,第一金屬層、第二金屬層、與第三金屬層主要是由銅所構成。 如上述之電路板的製造方法,其中第一介電層和該第二介電層具有不同的介電常數(Dielectric Constant)與散逸因數(Dissipation factor)。 如上述之電路板的製造方法,其中第三金屬層的寬度是小於第二金屬層的寬度。 本發明之另一目的在於提供一種一種電路板,其包括一基板、多個圖案化的第一線路、至少一對第二線路、一第一介電層、與一第二介電層。第一線路設置於基板上,該對第二線路是設置於上述至少一對的第一線路上。第一介電層設置於該基板上,且該第一介電層分隔上述該對第二線路與設置於該對第二線路上的該對第一線路。第二介電層設置於該基板上,且該第二介電層至少覆蓋該第一介電層、該些第一線路、與該對第二線路。其中,第二線路的厚度大於第一線路的厚度。 如上述之電路板,第一介電層和該第二介電層具有不同的介電常數與散逸因數。 如上述之電路板,第二線路的寬度小於第一線路的寬度。 綜上,在本發明所揭露的電路板的製造方法中,在形成第三金屬層時,由於有第一介電層的存在且顯露出來的第二金屬層又是緊鄰著第一介電層,故第三金屬層與第二金屬層間不會有如習知一般會有錯位的情況產生。此外,第一介電層和第二介電層具有不同的介電常數與散逸因數,故在電路板的設計上可以有更多的自由度。 為讓本之上述特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
參照本文闡述的詳細內容和附圖說明是最好理解本發明。下面參照附圖會討論各種實施例。然而,本領域技術人員將容易理解,這裡關於附圖給出的詳細描述僅僅是為了解釋的目的,因為這些方法和系統可超出所描述的實施例。例如,所給出的教導和特定應用的需求可能產生多種可選的和合適的方法來實現在此描述的任何細節的功能。因此,任何方法可延伸超出所描述和示出的以下實施例中的特定實施選擇範圍。 圖2所繪示為本發明之電路板的製造方法之實施例的流程圖,圖3A~圖3J所繪示為本發明之電路板的製造方法之實施例。以下,在參閱圖3A~圖3J的同時,也請同時參閱圖2。首先,請參照圖3A,實施步驟S210,提供一基板11且於基板11上具有一第一金屬層12。此基板11例如是聚醯亞胺基板、玻璃基板、陶瓷基板、或絕緣矽基板。此外,第一金屬層12的材質例如為銅,第一金屬層12在之後的製程中是作為電鍍用的種子層(seed layer)。接著,請參照圖3B,實施步驟S220,於第一金屬層12上形成圖案化的一第一開口12a,此第一開口12a顯露出基板11的部分表面。在本實施例中,是藉由微影(photolithography)的方式於第一金屬層12上形成圖案化的第一開口12a。在此,所謂的微影是指利用曝光和顯影在光阻層上刻畫幾何圖形,然後通過蝕刻將光罩上的幾何圖形轉移到所在金屬層(在此為第一金屬層12)上。對於本領域具有通常知識者來說,由於微影已是相當成熟的技術,故在此不再詳述。 之後,請參照圖3C,實施步驟S230,於基板11上覆蓋一第一介電層13,此第一介電層13主要是由感光型介電材料(photo imageable dielectric)所製成,感光型介電材料例如為感光性聚醯亞胺。然後,請參照圖3D,實施步驟S240,以微影的方式將第一介電層13進行圖案化。由圖3D可以清楚看出,圖案化的第一介電層13是覆蓋第一開口12a。接著,請參照圖3E,實施步驟S245,對該第一介電層13進行感光,使第一介電層13固化(curing)。在本實施例中,是使用紫外光對第一介電層13進行固化。 再來,請參住圖3F,實施步驟S250,利用微影技術於第一金屬層12上形成圖案化的一第一光阻層17。接著,請參住圖3G,實施步驟S255,於第一金屬層12上未被第一光阻層17覆蓋的區域形成圖案化的第二金屬層14。在本實施例中,是將第一金屬層12作為種子層並進行電鍍,這樣未被第一光阻層17覆蓋的區域就會沉積金屬而形成第二金屬層14。在本實施例中,第一金屬層12的厚度可為3-7μm,第二金屬層14的厚度可為20-30μm。 之後,請參照圖3H,實施步驟S260,於部分的第二金屬層14上形成圖案化的一第三金屬層15。由圖3H可知,第三金屬層15是鄰接固化後的第一介電層13。而且,在本實施例中,第三金屬層15的厚度可為70-80μm,是大於第二金屬層14的厚度。而且,第三金屬層15的寬度是小於第二金屬層14的寬度。關於如何形成圖案化的第三金屬層15,詳細過程將於後文其他段落詳述。再來,請參照圖3I,實施步驟S270,將未被該第二金屬層14覆蓋的第一金屬層12移除。之後,請參照圖3J,實施步驟S280,形成一第二介電層16於基板11上。由圖3J可知,第二介電層16是覆蓋第一介電層13、第二金屬層14、與第三金屬層15。在本實施例中,第一介電層13和第二介電層16是由不同的材質所構成,因此第一介電層13和該第二介電層16具有不同的介電常數與散逸因數。在本實施例中,第二介電層16的材料可包含無機材料(例如:氧化矽、氮化矽、氮氧化矽)、有機材料、或其他適宜的介電材料。此外,在第二介電層16的上表面還有塗布一第四金屬層19,藉由第四金屬層19還可於第二介電層16的上表面形成其他元件。 在本實施例中,是使用壓合增層的方式形成該第二介電層16。在此,所謂的壓合增層是指將呈半熔化狀態的第二介電層16在壓力作用下與基板11貼合在一起,熱壓完成後利用冷卻的方式將溫度降下來,這樣就能使第一介電層13、第二金屬層14、與第三金屬層15嵌入在第二介電層16中。在經過圖3A~圖3J所示的流程後,便形成如圖4A所示的電路板10。 以下,將對圖3H所示的製程進行更詳細的介紹。請同時參照圖5與圖6A~圖6D,圖5所繪示為第三金屬層的製造流程圖,而圖6A~圖6D所繪示為關於第三金屬層之製造的實施例。首先,請參照圖6A,在形成圖案化的第二金屬層14後,實施步驟S262,於基板11上形成一第二光阻層18。在本實施例中,固化後的第一介電層13較佳是需具有一定的強度,否則容易被之後所形成的第二光阻層18所壓斷。之後,請參照圖6B,實施步驟S264,利用微影技術於第二光阻層18上形成圖案化的一第二開口18a。由圖6B可知,第二開口18a顯露出第一介電層13與部分的第二金屬層14,且這些顯露出來的第二金屬層14是與第一介電層13相鄰接。接著,請參照圖6C,實施步驟S266,於第二開口18a中形成第三金屬層15。在本實施例中,是利用電鍍的方式在顯露出來的第二金屬層14上形成第三金屬層15。在形成第三金屬層15時,由於有第一介電層13的存在且顯露出來的第二金屬層14又是緊鄰著第一介電層13,故第三金屬層15與第二金屬層14間不會有如習知(請參照圖1B)一般會有錯位的情況產生。再來,請參照圖6D,實施步驟S268,將第二光阻層18與第一光阻層17移除。 請同時參照圖4A,圖4A所繪示為本發明之電路板的實施例。電路板10包括一基板11、多個圖案化的第一線路12’、 至少一對第二線路15’、 一第一介電層13、與一第二介電層16。在圖4A中,第二線路15’ 是設置於上述第一線路12’中的其中一對上,而第一介電層13分隔上述該對第二線路15’與設置於該對第二線路15’上的該對第一線路12’。請一併參照圖3J,第一線路12’是由圖3J所示的第一金屬層12與第二金屬層14所構成,而第二線路15’即為圖3J所示的第三金屬層15。由於第二線路15’的厚度大於第一線路12’的厚度,且第二線路15’的寬度又小於第一線路12’的寬度,故該對第二線路15’與其下的第一線路12’可視為如US10079158所揭露的信號導線110,用於傳送差分信號。然而,和US10079158所揭露的信號導線110所不同的是,於該對第二線路15’間嵌設有第一介電層13,且第一介電層13和第二介電層16具有不同的介電常數與散逸因數,故在電路板的設計上可以有更多的自由度。在圖4A中,雖然只繪示出一對第二線路15’,但本領域具有通常知識者應可明白於電路板10中可設置多對的第二線路15’。 值得注意的是,在上述的製造流程中都是在基板11的其中一面進行,但還請參照圖3A,基板11的上下二面都設有第一金屬層12,因此相同的製程也可以在基板11的另外一面進行,而形成如圖4B所示的電路板10’。當然,本領域具有通常知識者也可以在基板11的上下二面分別實行不同的製程。 雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電路板 110:信號導線 112:第一部分 114:第二部分 10:電路板 11:基板 12:第一金屬層 12a:第一開口 12’:第一線路 13:第一介電層 14:第二金屬層 15:第三金屬層 15’:第二線路 16:第二介電層 17:第一光阻層 18:第二光阻層 18a:第二開口 19:第四金屬層 S210~S280:流程圖步驟
下文將根據附圖來描述各種實施例,所述附圖是用來說明而不是用以任何方式來限制範圍,其中相似的標號表示相似的組件,並且其中: 圖1A所繪示為習知的一種電路板。 圖1B所繪示為習知的一種信號導線。 圖2所繪示為本發明之電路板的製造方法之實施例的流程圖。 圖3A~圖3J所繪示為本發明之電路板的製造方法之實施例。 圖4A與圖4B所繪示為本發明之電路板的實施例。 圖5所繪示為第三金屬層的製造流程圖。 圖6A~圖6D所繪示為關於第三金屬層之製造的實施例。
S210~S280:流程圖步驟

Claims (12)

  1. 一種電路板的製造方法,包括: (a)  提供一基板,於該基板上具有一第一金屬層; (b) 於該第一金屬層上形成圖案化的一第一開口,該第一開口顯露出該基板; (c)  於該基板上形成圖案化的一第一介電層,該第一介電層主要是由感光型介電材料所製成,且該第一介電層覆蓋該第一開口; (d) 對該第一介電層進行感光,使該第一介電層固化; (e)  於該第一金屬層上形成圖案化的一第二金屬層; (f)   於部分的該第二金屬層上形成圖案化的一第三金屬層,且該第三金屬層鄰接該第一介電層; (g) 移除該第一金屬層中未被該第二金屬層覆蓋的部分;以及 (h) 形成一第二介電層於該基板上,該第二介電層至少覆蓋該第一介電層、該第二金屬層、與該第三金屬層; 其中,該第三金屬層的厚度是大於該第二金屬層的厚度。
  2. 如申請專利範圍第1項所述之電路板的製造方法,其中(e)步驟還包括以下步驟: (e1) 於該第一金屬層上形成圖案化的一第一光阻層; (e2) 於該第一金屬層上未被該第一光阻層覆蓋的區域形成圖案化的該第二金屬層。
  3. 如申請專利範圍第2項所述之電路板的製造方法,其中於(e2)步驟中,是以該第一金屬層作為種子層,並利用電鍍的方式以形成該第二金屬層。
  4. 如申請專利範圍第2項所述之電路板的製造方法,其中(f)步驟還包括以下步驟: (f1) 於該基板上形成一第二光阻層; (f2) 於該第二光阻層上形成圖案化的一第二開口,該第二開口顯露出該第一介電層與部分的該第二金屬層; (f3) 於該第二開口中形成該第三金屬層;以及 (f4) 移除該第二光阻層與該第一光阻層。
  5. 如申請專利範圍第2項所述之電路板的製造方法,其中於(f3)步驟中,是以電鍍的方式以形成該第三金屬層。
  6. 如申請專利範圍第1項至第5項中任一項所述之電路板的製造方法,其中於(h)步驟中,是使用壓合增層的方式形成該第二介電層。
  7. 如申請專利範圍第1項至第5項中任一項所述之電路板的製造方法,其中該第一金屬層、該第二金屬層、與該第三金屬層主要是由銅所構成。
  8. 如申請專利範圍第1項至第5項中任一項所述之電路板的製造方法,其中該第一介電層和該第二介電層具有不同的介電常數與散逸因數。
  9. 如申請專利範圍第1項至第5項中任一項所述之電路板的製造方法,其中該第三金屬層的寬度是小於該第二金屬層的寬度。
  10. 一種電路板,包括: 一基板; 多個圖案化的第一線路,設置於該基板上; 至少一對第二線路,設置於上述至少一對的第一線路上; 一第一介電層,設置於該基板上,且該第一介電層分隔上述該對第二線路與設置於該對第二線路上的該對第一線路; 一第二介電層,設置於該基板上,且該第二介電層至少覆蓋該第一介電層、該些第一線路、與該對第二線路; 其中,該第二線路的厚度大於該第一線路的厚度。
  11. 如申請專利範圍第10項所述之電路板,其中該第一介電層和該第二介電層具有不同的介電常數與散逸因數。
  12. 如申請專利範圍第10項所述之電路板,其中該第二線路的寬度小於第一線路的寬度。
TW109111482A 2020-04-06 2020-04-06 電路板的製造方法與電路板 TWI736207B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109111482A TWI736207B (zh) 2020-04-06 2020-04-06 電路板的製造方法與電路板
CN202010373618.8A CN113498266B (zh) 2020-04-06 2020-05-06 电路板的制造方法与电路板
US16/879,951 US10820411B1 (en) 2020-04-06 2020-05-21 Manufacturing method for circuit board and circuit board thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109111482A TWI736207B (zh) 2020-04-06 2020-04-06 電路板的製造方法與電路板

Publications (2)

Publication Number Publication Date
TWI736207B true TWI736207B (zh) 2021-08-11
TW202139809A TW202139809A (zh) 2021-10-16

Family

ID=72944745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111482A TWI736207B (zh) 2020-04-06 2020-04-06 電路板的製造方法與電路板

Country Status (3)

Country Link
US (1) US10820411B1 (zh)
CN (1) CN113498266B (zh)
TW (1) TWI736207B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI350136B (en) * 2007-02-15 2011-10-01 Unimicron Technology Corp Fabricating process of circuit structure
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516087C2 (sv) * 1999-02-02 2001-11-19 Ericsson Telefon Ab L M Anordning vid ledningsbärare och förfaranden för tillverkning av sådana ledningsbärare
TWI355698B (en) * 2007-06-01 2012-01-01 Advanced Semiconductor Eng Method for manufacturing substrate of semiconducto
KR101319808B1 (ko) * 2012-02-24 2013-10-17 삼성전기주식회사 경연성 인쇄회로기판 제조 방법
CN104427777A (zh) * 2013-09-02 2015-03-18 高波 一种激光导电线路制作方法
DE202014006674U1 (de) * 2014-08-20 2015-11-23 Automotive Lighting Reutlingen Gmbh Leiterplatte für Kraftfahrzeugbeleuchtungseinrichtungen
CN105491796B (zh) 2014-10-08 2019-02-22 深圳市昶东鑫线路板有限公司 电路板的制作方法
US10079158B2 (en) 2014-12-12 2018-09-18 Intel Corporation Vertical trench routing in a substrate
CN104519670B (zh) * 2014-12-18 2019-11-29 深圳市五株科技股份有限公司 曲面电路板制作工艺
KR102207272B1 (ko) * 2015-01-07 2021-01-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
TWI569368B (zh) 2015-03-06 2017-02-01 恆勁科技股份有限公司 封裝基板、包含該封裝基板的封裝結構及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI350136B (en) * 2007-02-15 2011-10-01 Unimicron Technology Corp Fabricating process of circuit structure
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程

Also Published As

Publication number Publication date
CN113498266B (zh) 2022-09-09
US10820411B1 (en) 2020-10-27
CN113498266A (zh) 2021-10-12
TW202139809A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US6967282B2 (en) Flip chip MMIC on board performance using periodic electromagnetic bandgap structures
US6747525B2 (en) Directional coupler
KR20080106100A (ko) 반도체장치의 제조방법
JP2023052130A (ja) パッケージング基板及びこれを含む半導体装置
US20120319237A1 (en) Corner-rounded structures and methods of manufacture
TWI736207B (zh) 電路板的製造方法與電路板
JP4027802B2 (ja) 配線構造
TW201838128A (zh) 具有重佈線路層的晶片結構
TWI576033B (zh) 線路基板及其製作方法
CN115185038A (zh) 一种半导体器件及其制作方法
TWI436713B (zh) 線路基板、線路基板製程
TWI611743B (zh) 圖案化線路結構及其製作方法
TWI623247B (zh) Mass production method of preform of passive component
US20230352232A1 (en) Coil device and method of manufacturing coil device
US20200266262A1 (en) Semiconductor device having 3d inductor and method of manufacturing the same
JP4919475B2 (ja) 半導体集積回路の製造方法
TWI776691B (zh) 封裝基板結構及其製作方法
CN102610536B (zh) 一种顶层金属的形成方法
TW201804879A (zh) 線路載板及其製作方法
KR100235181B1 (ko) 선택적 산화막 다공성 실리콘층을 이용한 패키징 방법
JP2024134681A (ja) 配線基板および配線基板の製造方法
TW202343715A (zh) 應用於基板結構的圖案化線路層及基板結構
JP2003258355A (ja) 静電容量減少のための積層構造及びその製造方法
JP2001102815A (ja) 高周波用伝送線路およびその製造方法
TWM631476U (zh) 應用於基板結構的圖案化線路層及基板結構