TWI611743B - 圖案化線路結構及其製作方法 - Google Patents
圖案化線路結構及其製作方法 Download PDFInfo
- Publication number
- TWI611743B TWI611743B TW104114517A TW104114517A TWI611743B TW I611743 B TWI611743 B TW I611743B TW 104114517 A TW104114517 A TW 104114517A TW 104114517 A TW104114517 A TW 104114517A TW I611743 B TWI611743 B TW I611743B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- line pattern
- patterned
- metal layer
- forming
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種圖案化線路結構,其適於配置於多層線路基板上。圖案化線路結構包括第一核心層、至少一第一線路圖案以及至少一第二線路圖案。第一核心層具有相對的第一表面與第二表面。第一線路圖案配置於第一表面上,以傳輸高頻訊號電流。第二線路圖案配置於該第一表面上並且相鄰於第一線路圖案,以承載電源電流,其中第一線路圖案的厚度小於第二線路圖案的厚度。此外,一種圖案化線路結構的製作方法亦被提及。
Description
本發明是有關於一種多層線路板,且特別是有關於一種多層線路板的圖案化線路結構。
近年來,隨著電子技術的日新月異,各種人性化且功能更佳的高科技電子產品不斷地推陳出新,並且朝向輕、薄、短、小的趨勢設計。為了符合前述的發展趨勢,電子裝置的線路佈線密度亦隨之不斷提升。為了製作出高佈線密度的線路,多層線路板普遍地使用於各種電子裝置中。在目前一般的多層線路板中,傳遞高頻訊號的訊號層以及承載高電流的電源/接地層通常是位於不同的線路層中。因此,需藉由基板鑽孔或於基板上形成凹槽,並且利用電鍍或是塞銅孔的方式使訊號層與電源/接地層電性連接。
然而,上述的多層線路板的製作方式在作業流程上相對繁瑣,且存在盲撈的深度控制不易以及電鍍時效過長等問題。因
此,需要一種新的圖案化線路結構及製作方法來解決上述的問題。
圖1是一種習知的圖案化線路結構的剖面圖。請參考圖1,例如是美國專利第6651324號的習知技術內容記載了一種導電核層11,其具有厚導電區12。此外,厚導電區12可以熱壓(hot pressing)的方式插置於絕緣子層(insulating sublayer)13中,以形成具有不同厚度的圖案化線路層。
然而,由於習知技術的厚導電區12是插置於絕緣子層13中,並且絕緣子層13為了容納厚導電區12於其中而需具有較厚的厚度。因此,將增加整體線路基板的厚度,不利於電子產品薄型化的發展趨勢。此外,習知技術仍須先以例如是電鍍及蝕刻的方式於導電核層11上形成厚導電區12,後續再將厚導電區12以熱壓的方式配置進入絕緣子層13中。因此,習知技術的製作方式需增加多道的製程步驟,從而增加整體圖案化線路結構的製作時間與成本。
本發明提供一種圖案化線路結構,其在相同的線路層上具有不同線路厚度的線路圖案,以在相同的線路層上傳輸高頻訊號並且負載高電流。
本發明提供一種圖案化線路結構的製作方法,其於相同的線路層上製作出具有不同厚度的線路圖案。
本發明提供一種圖案化線路結構的製作方法,其於相同
的線路層上同時形成不同厚度的線路圖案。
本發明提出一種圖案化線路結構,其適於形成於多層線路基板上。圖案化線路結構包括第一核心層、至少一第一線路圖案以及至少一第二線路圖案。第一核心層具有相對的第一表面與第二表面。第一線路圖案配置於第一表面上,以傳輸高頻訊號電流。第二線路圖案,配置於第一表面上並且相鄰於第一線路圖案,以承載電源電流。此外,第一線路圖案的厚度小於第二線路圖案的厚度。
本發明提出一種圖案化線路結構的製作方法,其包括形成第一金屬層於第一核心層上,其中第一核心層層疊於多層線路基板上。形成第一圖案化光阻層於第一金屬層上,以覆蓋部分的第一金屬層。此外,蝕刻未被第一光阻層覆蓋的另一部份的第一金屬層。接著,移除第一圖案化光阻層,以顯露出第一線路圖案。
形成第二圖案化光阻層,並且第二圖案化光阻層覆蓋第一線路圖案。再者,形成第二金屬層於未被第二圖案化光阻層覆蓋的第一金屬層上。接著,移除第二圖案化光阻層。形成第三圖案化光阻層,並且第三圖案化光阻層覆蓋第一線路圖案以及部分的第二金屬層。蝕刻未被第三光阻層覆蓋的第二金屬層及其下方的第一金屬層。最後,移除第三圖案化光阻層,以顯露出第一線路圖案與第二線路圖案,其中第一線路圖案的厚度小於第二線路圖案的厚度。
本發明提出一種圖案化線路結構的製作方法,其包括形
成第一金屬層於第一核心層上,其中第一核心層層疊於多層線路基板上。形成第一圖案化光阻層於第一金屬層上,以覆蓋部分的第一金屬層。形成第二金屬層於未被第一圖案化光阻層覆蓋的第一金屬層上。此外,移除第一圖案化光阻層,並且暴露出部分的第一金屬層。然後,形成第二圖案化光阻層,並且第二圖案化光阻層覆蓋部分的第一金屬層及部分的第二金屬層。再者,蝕刻未被第二圖案化光阻層覆蓋的第一金屬層及第二金屬層。最後,移除第二圖案化光阻層以顯露出第一線路圖案以及第二線路圖案,其中第一線路圖案的厚度小於第二線路圖案的厚度。
在本發明的一實施例中,上述的圖案化線路結構更包括多個導電通孔。導電通孔貫穿第一核心層,並且導電通孔分別電性連接第一線路圖案、二線路圖案以及多層線路基板。
在本發明的一實施例中,上述的圖案化線路結構更包括多個導電盲孔,以電性連接第一線路圖案、第二線路圖案以及多層線路基板。
在本發明的一實施例中,上述的第一線路圖案的厚度介於300微吋至1000微吋之間。
在本發明的一實施例中,上述的第二線路圖案的厚度介於1000微吋至3000微吋之間。
在本發明的一實施例中,上述的多層線路基板包括防焊層、至少一介電層、至少一第三線路圖案以及至少一第二核心層,其中該第一核心層經由該第二表面層壓於多層線路基板上。
在本發明的一實施例中,上述的圖案化線路結構的製作方法更包括在形成第一金屬層於多層線路基板上之前,形成多個導電通孔於多層線路基板中。
在本發明的一實施例中,上述的圖案化線路結構的製作方法更包括在形成第一金屬層於多層線路基板上之前,形成多個盲孔於多層線路基板中。
在本發明的一實施例中,上述的第一金屬層為電鍍銅層。
基於上述,本發明藉由上述實施例中的圖案化線路結構及製作方法於單一的線路層上製作出具有不同厚度的線路圖案,以適應不同的線路應用需求像是傳輸高頻訊號或是承載高電流等。因此,多層線路基板的訊號傳輸層與電源/接地層之間不需透過鑽孔以形成導電通孔或盲孔或是透過形成凹槽後電鍍的方式將訊號傳輸層與電源/接地層電性連接。因此,多層線路基板的線路層數以及其中導電通孔與盲孔的數目可有效減少,以減少時間與材料等製作成本。此外,本發明的圖案化線路結構的製作方法可依不同應用需求在單一線路層上形成具有不同線路厚度的圖案化線路結構。此外,本發明的製作方法可對於線寬公差(tolerance)具有較好的管控,以符合更為嚴格的製作規範,並可達成較好的製程能力指標。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
11‧‧‧導電核層
12‧‧‧厚導電區
13‧‧‧絕緣子層
50‧‧‧多層線路基板
51‧‧‧第二核心層
52‧‧‧介電層
53‧‧‧第三線路圖案
54‧‧‧防焊層
60‧‧‧導電通孔
65‧‧‧導電盲孔
70‧‧‧金屬保護層
100‧‧‧圖案化線路結構
110‧‧‧第一核心層
110a‧‧‧第一表面
110b‧‧‧第二表面
120‧‧‧第一線路圖案
130‧‧‧第二線路圖案
152‧‧‧第一金屬層
154、156‧‧‧第二金屬層
162、172‧‧‧第一圖案化光阻層
164、174‧‧‧第二圖案化光阻層
166‧‧‧第三圖案化光阻層
S201~S210、S301~S307‧‧‧步驟
d1、d2‧‧‧厚度
圖1是一種習知的圖案化線路結構的剖面圖。
圖2是根據本發明一實施例繪示的圖案化線路結構的示意圖。
圖3A至圖3J是根據本發明一實施例繪示的圖案化線路結構的製作方法的示意圖。
圖4是圖3J的製作完成的圖案化線路結構的側視圖。
圖5是圖3A至圖3J的圖案化結構的製作方法的流程示意圖。
圖6A至圖6G是根據本發明另一實施例繪示的圖案化線路結構的製作方法的示意圖。
圖7是圖6A至圖6G的圖案化線路結構的製作方法的流程示意圖。
圖8是以圖3A至圖3J以及圖6A至圖6G的製作方法製作完成的圖案化線路結構的剖面影像圖。
圖9是以習知的製作方法製作完成的圖案化線路結構的剖面影像圖。
圖2是根據本發明一實施例繪示的圖案化線路結構的示意圖。在本實施例中,圖案化線路結構100形成於多層線路基板50上。圖案化線路結構包括第一核心層110、至少一第一線路圖案120以及至少一第二線路圖案130。第一核心層110具有相對的
第一表面110a與第二表面110b。此外,第一線路圖案120配置於第一表面110a上。第二線路圖案130亦配置於第一表面110a上,並且第二線路圖案130相鄰於第一線路圖案120。再者,在本實施例中,第一線路圖案120的厚度小於第二線路圖案130的厚度。
在本實施例中,第一線路圖案120與第二線路圖案130例如是以電鍍銅材料形成,並且分別具有不同的銅厚。舉例而言,第一線路圖案120線路的是厚度介於300微吋至1000微吋之間,而第二線路圖案130的厚度介於1000微吋至3000微吋之間。因此,第一線路圖案120可傳遞來自感應天線(antenna)的高頻訊號。第二線路圖案130由於具有較厚的銅層,因此可承載像是電源電流的高電流。
此外,在本實施例中,第一線路圖案120與第二線路圖案130皆是位於第一核心層110的第一表面110a上。因此,第一線路圖案120與第二線路圖案130之間無需藉由鑽孔或是於多層線路基板50上形成凹槽的方式以形成第一與第二線路圖案120、130之間的電性連接。因此,本實施例的圖案化線路結構100與製作方式可避免鑽孔盲撈深度難以控制以及於鑽孔內電鍍時效過長等問題。再者,由於第一與第二線路圖案120、130之間無需以導電通孔或盲孔互相連接,因此,可有效減少多層線路基板50中的導電通孔60與盲孔65的數目,從而有效降低多層線路基板50的製作時間與成本。
在本實施例中,第一核心層110可經由其第二表面110b
層疊於多層線路基板50上,並且第一線路圖案120與第二線路圖案130共同配置於第一核心層110的第一表面110a上。再者,請再參考圖2,多層線路基板50可包括交互層疊的多層的第二核心層51、多層的介電層52、多層的第三線路圖案53以及配置於多層線路基板50底面的防焊層54。在本實施例中,多層線路基板50的線路層數可依實際的應用需求作調整,本發明對此並不加以限制。此外,本實施例的多層線路基板50以及層疊於其上方的圖案化線路結構100中還可包括多個導電通孔60以及多個導電盲孔65以電性連接圖案化線路結構100與多層線路基板50內的線路層。此外,在本實施例中,第一線路圖案120、第二線路圖案130以及形成於多層線路基板50表面的銅層結構上方還可配置多個金屬保護層(metal finish)70以保護第一線路圖案120、第二線路圖案130以及多層線路基板50的銅層所暴露出的金屬表面。
圖3A至圖3J是根據本發明一實施例繪示的圖案化線路結構的製作方法的示意圖。圖4是圖3J的製作完成的圖案化線路結構的側視圖。圖5是圖3A至圖3J的圖案化結構的製作方法的流程示意圖。請同時參考圖3A至圖3J以及圖5。如圖3A所示,在本實施例中,形成圖案化線路結構100的製作方法步驟,首先包括形成第一金屬層152於第一核心層110上(步驟S201),其中第一核心層152是層疊於如圖2所示的多層線路基板50上。接著,如圖3B所示,在第一金屬層152上可形成第一圖案化光阻層162,以圖案化並且覆蓋部分的第一金屬層152(步驟S202)。然後,如圖
3C所示,以例如是蝕刻液的化學蝕刻方式,蝕刻未被第一光阻層162覆蓋的部份第一金屬層152(步驟203),而於第一金屬層152中央暴露出部份第一核心層110的表面。接著,如圖3D所示,移除第一圖案化光阻層162,以顯露出第一線路圖案120(步驟204)。
接下來,如圖3E所示,形成覆蓋於第一線路圖案120的第二圖案化光阻層164(步驟205)。然後,如圖3F所示,以例如是電鍍的方式形成第二金屬層154於未被第二圖案化光阻層164覆蓋的第一金屬層152上(步驟206),其中第一金屬層152的材料可為基材銅或電鍍銅,而第二金屬層154的材料可為電鍍銅。然而,本發明對於第一金屬層152與第二金屬層154的材料並不加以限制。此外,第二金屬層154於第一金屬層152上增加的厚度可介於1000微吋至2000微吋之間。舉例來說,本實施例的第二金屬層154於第一金屬層152上增加的厚度為1200微吋至1500微吋。
再來,如圖3G所示,將第二圖案化光阻層164移除(步驟207)。
此時,第一線路圖案120的表面與第二金屬層154的表面在垂直第一核心層110的方向上已具有高度差。
接著,如圖3H所示,形成覆蓋第一線路圖案120及部分的第二金屬層154的第三圖案化光阻層166(步驟208)。然後,如圖3I所示,針對未被第三圖案化光阻層166覆蓋的第二金屬層154及其下方的第一金屬層152進行蝕刻(步驟209)。蝕刻後,第一核心層110的表面上僅留下第三圖案化光阻層166所覆蓋的部份。最後,如圖3J所示,移除第三光阻層166以顯露出第一線路圖案
120以及第二線路圖案130,並且完成圖案化線路結構100的製作(步驟210)。
請參考圖4,在本實施中,完成後的第一線路圖案120與第二線路圖案130具有不同的厚度。在本實施例中,第一線路圖案120的厚度d1是介於300微吋至1000微吋之間,而第二線路圖案130的厚度d2則是大於1000微吋以上,並且介於1000微吋與3000微吋之間。以圖4為例,圖4中的第一線路圖案120的厚度d1的大小為800微吋,而第二線路圖案130的厚度d2的大小為2000微吋。然而,第一與第二線路圖案120、130的厚度可依實際的應用需求作適當的調整,本發明對於第一線路圖案120與第二線路圖案130的厚度並不加以限制。
進一步而言,本實施例的第一線路圖案120具有較薄的厚度。因此,第一線路圖案120適於應用在像是感應天線訊號的傳輸上,以確保訊號的消耗程度。此外,第二線路圖案130具有較厚的線路厚度,因此,第二線路圖案130適於承載像是電源電流的高電流。此外,本實施例的圖案化線路結構100的製作方法可對於線寬公差(tolerance)具有較好的管控,以符合更為嚴格的線寬規範,並可取得較好的製程管控數據。舉例而言,本實施例的製作方法可達成的製程能力指標(process capability index,簡稱Cpk)是大於1.67。
圖6A至圖6G是根據本發明另一實施例繪示的圖案化線路結構的製作方法的示意圖。圖7是圖6A至圖6G的圖案化線路
結構的製作方法的流程示意圖。圖6A至圖6G的實施例與圖3A至圖3J的實施例具有相似的結構,因此相同或相似的構件以相同或相似的符號表示,且不再重複說明,請同時參考圖6A至圖6G以及圖7。如圖6A所示,在本實施例中,圖案化線路結構100的製作方式包括形成第一金屬層152於第一核心層110上(步驟301),並且第一核心層110是層疊於如圖1的多層線路基板50上。
接著,請參考圖6B,第一圖案化光阻層172可形成於第一金屬層152上,以覆蓋部分的第一金屬層152(步驟302)。然後,如圖6C所示,在未被第一圖案化光阻層172覆蓋的第一金屬層152上,形成第二金屬層156(步驟303),其中本實施例的第一金屬層152的材料可為基材銅或電鍍銅,而第二金屬層156的材料可為電鍍銅。此外,第二金屬層156於第一金屬層152上所增加的厚度是介於1200微吋至1500微吋之間。
再來,請參考圖6D,將第一圖案化光阻層172移除後,第二金屬層156的中央會暴露出部分下方的第一金屬層152(步驟304)。接著,請參考圖6E,第二圖案化光阻層174形成並且覆蓋部份的第二金屬層156以及部分暴露於第二金屬層156中的第一金屬層152(步驟305)。然後,請參考圖6F,對於未被第二圖案化光阻層174覆蓋的第一金屬層152及第二金屬層156進行蝕刻(步驟306)。蝕刻後,第一核心層110的表面僅剩下第二圖案化光阻層174所覆蓋的部份第一金屬層152及第二金屬層156。最後,如圖6G所示,將第二光阻層174移除,以顯露出第一線路圖案120
以及第二線路圖案130,並且完成圖案化線路結構100的製作過程(步驟307)。
相較於圖3A至圖3J的實施例的實施方式,本實施例的
圖案化線路結構100的製作方法可於第一核心層110的表面上同時形成第一線路圖案120與第二線路圖案130。因此,本實施例相較於上述的實施例具有更為省略的製程步驟,以節省製程時間與材料成本。
圖8是以圖3A至圖3J以及圖6A至圖6G的製作方法製
作完成的圖案化線路結構的剖面影像圖。請參考圖8,上述實施例的製作方法可形成具有線路厚度介於300微吋至1000微吋之間的圖案化線路層,以及具有線路厚度介於1000微吋至3000微吋之間的圖案化線路層。例如,圖8分別顯示具有線路厚度為0.768密耳(mil),也就是768微吋的圖案化線路層,以及線路厚度為2.052密耳,也就是2052微吋的圖案化線路層。
圖9是以習知的製作方法製作完成的圖案化線路結構的
剖面影像圖。請參考圖8及圖9,圖9所顯示的以一般習知技術製作完成的圖案化線路結構具有2.180密耳(也就是2180微吋)的單一厚度線路層。因此,相較於圖9所顯示的一般習知的圖案化線路結構,圖8中以上述實施例的製作方法製作完成的圖案化線路結構可於單一線路層上具有不同的線路厚度大小。也因此,本發明可在單一線路層上製作出可分別應用於高頻訊號傳遞以及承載高電流的圖案化線路結構。
綜上所述,本發明藉由上述多個實施例中的圖案化線路結構與製作方法,可在單一的線路層上製作出具有不同厚度的線路圖案,以適應不同的線路應用需求像是傳輸高頻訊號或是承載高電流等。因此,多層線路基板的訊號層與電源/接地層之間不需透過鑽孔以形成導電通孔或盲孔的方式,或是形成凹槽後電鍍的方式以電性連接位於不同線路層的訊號層與電源/接地層。因此,本發明的實施方式可有效減少多層線路基板中所需製作的線路層層數以及導電通孔與盲孔的數目,從而減少多層線路基板的製程時間與材料等製作成本。此外,本發明的技術方法可依不同應用需求在單一線路層上形成具有不同線路厚度的圖案化線路結構,因此,本發明的圖案化線路結構的製作方法可對於線寬公差(tolerance)具有較好的管控,以符合更為嚴格的製作規範,並可達成較好的製程能力指標。
將雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
50‧‧‧多層線路基板
51‧‧‧第二核心層
52‧‧‧介電層
53‧‧‧第三線路圖案
54‧‧‧防焊層
60‧‧‧導電通孔
65‧‧‧導電盲孔
70‧‧‧金屬保護層
100‧‧‧圖案化線路結構
110‧‧‧第一核心層
110a‧‧‧第一表面
110b‧‧‧第二表面
120‧‧‧第一線路圖案
130‧‧‧第二線路圖案
Claims (15)
- 一種圖案化線路結構,適於形成於一多層線路基板上,包括:一第一核心層,具有相對的一第一表面與一第二表面;至少一第一線路圖案,配置於該第一表面上,以傳輸一訊號電流;以及至少一第二線路圖案,配置於該第一表面上並相鄰於該至少一第一線路圖案,以承載一電源電流,其中該第一線路圖案的線路厚度小於該第二線路圖案的線路厚度,該第一線路圖案的線路厚度介於300微吋至1000微吋之間。
- 如申請專利範圍第1項所述的圖案化線路結構,更包括多個導電通孔,貫穿該第一核心層以及該多層線路基板,並且該些導電通孔分別電性連接該第一線路圖案、該第二線路圖案以及該多層線路基板。
- 如申請專利範圍第1項所述的圖案化線路結構,更包括多個導電盲孔,以電性連接該第一線路圖案、該第二線路圖案以及該多層線路基板。
- 如申請專利範圍第1項所述的圖案化線路結構,其中該第二線路圖案的線路厚度介於1000微吋至3000微吋之間。
- 如申請專利範圍第1項所述的圖案化線路結構,其中該多層線路基板包括一防焊層、至少一介電層、至少一第三線路圖案以及至少一第二核心層,其中該第一核心層經由該第二表面層壓 於該多層線路基板上。
- 一種圖案化線路結構的製作方法,包括:形成一第一金屬層於一第一核心層上,其中該第一核心層層疊於一多層線路基板上;形成一第一圖案化光阻層於該第一金屬層上,以覆蓋部分的第一金屬層;蝕刻未被該第一光阻層覆蓋的另一部份的該第一金屬層;移除該第一圖案化光阻層,以顯露出一第一線路圖案;形成一第二圖案化光阻層,並且該第二圖案化光阻層覆蓋該第一線路圖案;形成一第二金屬層於未被該第二圖案化光阻層覆蓋的該第一金屬層上;移除該第二圖案化光阻層;形成一第三圖案化光阻層,並且該第三圖案化光阻層覆蓋該第一線路圖案以及部分的該第二金屬層;蝕刻未被該第三圖案化光阻層覆蓋的該第二金屬層及其下方的該第一金屬層;以及移除該第三圖案化光阻層,以顯露出該第一線路圖案以及一第二線路圖案,其中該第一線路圖案的線路厚度小於該第二線路圖案的線路厚度。
- 如申請專利範圍第6項所述的圖案化線路結構的製作方 法,更包括在形成該第一金屬層於該第一核心層上之前,形成多個通孔於該多層線路基板中。
- 如申請專利範圍第6項所述的圖案化線路結構的製作方法,更包括在形成該第一金屬層於該第一核心層上之前,形成多個盲孔於該多層線路基板中。
- 如申請專利範圍第6項所述的圖案化線路結構的製作方法,其中該第一線路圖案的線路厚度介於300微吋至1000微吋之間。
- 如申請專利範圍第6項所述的圖案化線路結構的製作方法,其中該第二線路圖案的線路厚度介於1000微吋至3000微吋之間。
- 一種圖案化線路結構的製作方法,包括:形成一第一金屬層於一第一核心層上,其中該第一核心層層疊於一多層線路基板上;形成一第一圖案化光阻層於該第一金屬層上,以覆蓋部分的該第一金屬層;形成一第二金屬層於未被該第一圖案化光阻層覆蓋的該第一金屬層上;移除該第一圖案化光阻層,並且在該第二金屬層中暴露出部分的該第一金屬層;形成一第二圖案化光阻層,並且該第二圖案化光阻層覆蓋部分的該第一金屬層以及部分的該第二金屬層; 蝕刻未被該第二圖案化光阻層覆蓋的該第一金屬層及該第二金屬層;以及移除該第二圖案化光阻層以顯露出一第一線路圖案以及一第二線路圖案,其中該第一線路圖案的厚度小於該第二線路圖案的厚度。
- 如申請專利範圍第11項所述的圖案化線路結構的製作方法,更包括在形成該第一金屬層於該第一核心層上之前,形成多個通孔於該多層線路基板中。
- 如申請專利範圍第11項所述的圖案化線路結構的製作方法,更包括在形成該第一金屬層於該第一核心層上之前,形成多個盲孔於該多層線路基板中。
- 如申請專利範圍第11項所述的圖案化線路結構的製作方法,其中該第一線路圖案的線路厚度介於300微吋至1000微吋之間。
- 如申請專利範圍第11項所述的圖案化線路結構的製作方法,其中該第二線路圖案的線路厚度介於1000微吋至3000微吋之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104114517A TWI611743B (zh) | 2015-05-07 | 2015-05-07 | 圖案化線路結構及其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104114517A TWI611743B (zh) | 2015-05-07 | 2015-05-07 | 圖案化線路結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201640975A TW201640975A (zh) | 2016-11-16 |
TWI611743B true TWI611743B (zh) | 2018-01-11 |
Family
ID=57850789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104114517A TWI611743B (zh) | 2015-05-07 | 2015-05-07 | 圖案化線路結構及其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI611743B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI685288B (zh) * | 2018-08-22 | 2020-02-11 | 健鼎科技股份有限公司 | 電路板及其製造方法 |
TWI787983B (zh) * | 2021-08-31 | 2022-12-21 | 健鼎科技股份有限公司 | 印刷電路板結構及其製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM451775U (zh) * | 2012-10-12 | 2013-04-21 | Boardtek Electronics Corp | 電路板改良 |
-
2015
- 2015-05-07 TW TW104114517A patent/TWI611743B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM451775U (zh) * | 2012-10-12 | 2013-04-21 | Boardtek Electronics Corp | 電路板改良 |
Also Published As
Publication number | Publication date |
---|---|
TW201640975A (zh) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101420543B1 (ko) | 다층기판 | |
TWI478642B (zh) | 具有內埋元件的電路板及其製作方法 | |
TW201517709A (zh) | 基板結構及其製作方法 | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
TW201720259A (zh) | 柔性電路板及其製作方法 | |
TWI611743B (zh) | 圖案化線路結構及其製作方法 | |
TWI678952B (zh) | 線路板結構及其製作方法 | |
TWI606763B (zh) | 電路板及其製作方法 | |
CN106304663B (zh) | 图案化线路结构及其制作方法 | |
TW201531198A (zh) | 蓋板結構及其製作方法 | |
TWI576033B (zh) | 線路基板及其製作方法 | |
TWI605741B (zh) | 線路板及其製作方法 | |
JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
KR100573494B1 (ko) | 동축 라인이 내장된 인쇄 회로 기판 제조 방법 | |
TW201545621A (zh) | 印刷電路板的製造方法 | |
JP2005166764A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
TWI608769B (zh) | 柔性電路板及其製作方法 | |
CN104219892A (zh) | 电路板制作方法 | |
TWI505759B (zh) | 印刷電路板及其製造方法 | |
CN112312671B (zh) | 电路板以及电路板的制备方法 | |
KR100822441B1 (ko) | 복합 임피던스를 지닌 고밀도 회로 기판 제조 방법 | |
CN109673099A (zh) | 多层线路结构及其制作方法 | |
JP2006339349A (ja) | プリント配線板とその製造方法 | |
TWI619415B (zh) | Method for making printed circuit board by semi-additive method |