CN106304663B - 图案化线路结构及其制作方法 - Google Patents

图案化线路结构及其制作方法 Download PDF

Info

Publication number
CN106304663B
CN106304663B CN201510363612.1A CN201510363612A CN106304663B CN 106304663 B CN106304663 B CN 106304663B CN 201510363612 A CN201510363612 A CN 201510363612A CN 106304663 B CN106304663 B CN 106304663B
Authority
CN
China
Prior art keywords
layer
line
metal layer
line pattern
patterned lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510363612.1A
Other languages
English (en)
Other versions
CN106304663A (zh
Inventor
郑仲宏
范字远
石汉青
杨伟雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jian Ding (hubei) Electronics Co Ltd
Original Assignee
Tripod Wuxi Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tripod Wuxi Electronic Co Ltd filed Critical Tripod Wuxi Electronic Co Ltd
Priority to CN201510363612.1A priority Critical patent/CN106304663B/zh
Publication of CN106304663A publication Critical patent/CN106304663A/zh
Application granted granted Critical
Publication of CN106304663B publication Critical patent/CN106304663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Abstract

本发明公开一种图案化线路结构及其制作方法,其图案化线路结构适于配置于多层线路基板上。图案化线路结构包括第一核心层、至少一第一线路图案以及至少一第二线路图案。第一核心层具有相对的第一表面与第二表面。第一线路图案配置于第一表面上,以传输高频信号电流。第二线路图案配置于该第一表面上并且相邻于第一线路图案,以承载电源电流,其中第一线路图案的厚度小于第二线路图案的厚度。此外,一种图案化线路结构的制作方法亦被提及。

Description

图案化线路结构及其制作方法
技术领域
本发明涉及一种多层线路板,且特别是涉及一种多层线路板的图案化线路结构。
背景技术
近年来,随着电子技术的日新月异,各种人性化且功能更佳的高科技电子产品不断地推陈出新,并且朝向轻、薄、短、小的趋势设计。为了符合前述的发展趋势,电子装置的线路布线密度也随之不断提升。为了制作出高布线密度的线路,多层线路板普遍地使用于各种电子装置中。在目前一般的多层线路板中,传递高频信号的信号层以及承载高电流的电源/接地层通常是位于不同的线路层中。因此,需通过基板钻孔或于基板上形成凹槽,并且利用电镀或是塞铜孔的方式使信号层与电源/接地层电连接。
然而,上述的多层线路板的制作方式在作业流程上相对繁琐,且存在盲捞的深度控制不易以及电镀时效过长等问题。因此,需要一种新的图案化线路结构及制作方法来解决上述的问题。
图1是一种现有的图案化线路结构的剖视图。请参考图1,例如是美国专利第6651324号的现有技术内容记载了一种导电核层11,其具有厚导电区12。此外,厚导电区12可以热压(hot pressing)的方式插置于绝缘子层(insulating sublayer)13中,以形成具有不同厚度的图案化线路层。
然而,由于现有技术的厚导电区12是插置于绝缘子层13中,并且绝缘子层13为了容纳厚导电区12于其中而需具有较厚的厚度。因此,将增加整体线路基板的厚度,不利于电子产品薄型化的发展趋势。此外,现有技术仍需先以例如是电镀及蚀刻的方式于导电核层11上形成厚导电区12,后续再将厚导电区12以热压的方式配置进入绝缘子层13中。因此,现有技术的制作方式需增加多道的制作工艺步骤,从而增加整体图案化线路结构的制作时间与成本。
发明内容
本发明的目的在于提供一种图案化线路结构,其在相同的线路层上具有不同线路厚度的线路图案,以在相同的线路层上传输高频信号并且负载高电流。
本发明的再一目的在于提供一种图案化线路结构的制作方法,其于相同的线路层上制作出具有不同厚度的线路图案。
本发明的另一目的在于提供一种图案化线路结构的制作方法,其于相同的线路层上同时形成不同厚度的线路图案。
为达上述目的,本发明提出一种图案化线路结构,其适于形成于多层线路基板上。图案化线路结构包括第一核心层、至少一第一线路图案以及至少一第二线路图案。第一核心层具有相对的第一表面与第二表面。第一线路图案配置于第一表面上,以传输高频信号电流。第二线路图案,配置于第一表面上并且相邻于第一线路图案,以承载电源电流。此外,第一线路图案的厚度小于第二线路图案的厚度。
本发明提出一种图案化线路结构的制作方法,其包括形成第一金属层于第一核心层上,其中第一核心层层叠于多层线路基板上。形成第一图案化光致抗蚀剂层于第一金属层上,以覆盖部分的第一金属层。此外,蚀刻未被第一图案化光致抗蚀剂层覆盖的另一部分的第一金属层。接着,移除第一图案化光致抗蚀剂层,以显露出第一线路图案。形成第二图案化光致抗蚀剂层,并且第二图案化光致抗蚀剂层覆盖第一线路图案。再者,形成第二金属层于未被第二图案化光致抗蚀剂层覆盖的第一金属层上。接着,移除第二图案化光致抗蚀剂层。形成第三图案化光致抗蚀剂层,并且第三图案化光致抗蚀剂层覆盖第一线路图案以及部分的第二金属层。蚀刻未被第三光致抗蚀剂层覆盖的第二金属层及其下方的第一金属层。最后,移除第三图案化光致抗蚀剂层,以显露出第一线路图案与第二线路图案,其中第一线路图案的厚度小于第二线路图案的厚度。
本发明提出一种图案化线路结构的制作方法,其包括形成第一金属层于第一核心层上,其中第一核心层层叠于多层线路基板上。形成第一图案化光致抗蚀剂层于第一金属层上,以覆盖部分的第一金属层。形成第二金属层于未被第一图案化光致抗蚀剂层覆盖的第一金属层上。此外,移除第一图案化光致抗蚀剂层,并且暴露出部分的第一金属层。然后,形成第二图案化光致抗蚀剂层,并且第二图案化光致抗蚀剂层覆盖部分的第一金属层及部分的第二金属层。再者,蚀刻未被第二图案化光致抗蚀剂层覆盖的第一金属层及第二金属层。最后,移除第二图案化光致抗蚀剂层以显露出第一线路图案以及第二线路图案,其中第一线路图案的厚度小于第二线路图案的厚度。
在本发明的一实施例中,上述的图案化线路结构还包括多个导电通孔。导电通孔贯穿第一核心层,并且导电通孔分别电连接第一线路图案、二线路图案以及多层线路基板。
在本发明的一实施例中,上述的图案化线路结构还包括多个导电盲孔,以电连接第一线路图案、第二线路图案以及多层线路基板。
在本发明的一实施例中,上述的第一线路图案的厚度介于300微吋至1000微吋之间。
在本发明的一实施例中,上述的第二线路图案的厚度介于1000微吋至3000微吋之间。
在本发明的一实施例中,上述的多层线路基板包括防焊层、至少一介电层、至少一第三线路图案以及至少一第二核心层,其中该第一核心层经由该第二表面层压于多层线路基板上。
在本发明的一实施例中,上述的图案化线路结构的制作方法还包括在形成第一金属层于多层线路基板上之前,形成多个导电通孔于多层线路基板中。
在本发明的一实施例中,上述的图案化线路结构的制作方法还包括在形成第一金属层于多层线路基板上之前,形成多个盲孔于多层线路基板中。
在本发明的一实施例中,上述的第一金属层为电镀铜层。
基于上述,本发明通过上述实施例中的图案化线路结构及制作方法于单一的线路层上制作出具有不同厚度的线路图案,以适应不同的线路应用需求像是传输高频信号或是承载高电流等。因此,多层线路基板的信号传输层与电源/接地层之间不需通过钻孔以形成导电通孔或盲孔或是通过形成凹槽后电镀的方式将信号传输层与电源/接地层电连接。因此,多层线路基板的线路层数以及其中导电通孔与盲孔的数目可有效减少,以减少时间与材料等制作成本。此外,本发明的图案化线路结构的制作方法可依不同应用需求在单一线路层上形成具有不同线路厚度的图案化线路结构。此外,本发明的制作方法可对于线宽公差(tolerance)具有较好的管控,以符合更为严格的制作规范,并可达成较好的制作工艺能力指标。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附的附图作详细说明如下。
附图说明
图1是一种现有的图案化线路结构的剖视图;
图2是根据本发明一实施例绘示的图案化线路结构的示意图;
图3A至图3J是根据本发明一实施例绘示的图案化线路结构的制作方法的示意图;
图4是图3J的制作完成的图案化线路结构的侧视图;
图5是图3A至图3J的图案化结构的制作方法的流程示意图;
图6A至图6G是根据本发明另一实施例绘示的图案化线路结构的制作方法的示意图;
图7是图6A至图6G的图案化线路结构的制作方法的流程示意图;
图8是以图3A至图3J以及图6A至图6G的制作方法制作完成的图案化线路结构的剖面影像图;
图9是以现有的制作方法制作完成的图案化线路结构的剖面影像图。
符号说明
11:导电核层
12:厚导电区
13:绝缘子层
50:多层线路基板
51:第二核心层
52:介电层
53:第三线路图案
54:防焊层
60:导电通孔
65:导电盲孔
70:金属保护层
100:图案化线路结构
110:第一核心层
110a:第一表面
110b:第二表面
120:第一线路图案
130:第二线路图案
152:第一金属层
154、156:第二金属层
162、172:第一图案化光致抗蚀剂层
164、174:第二图案化光致抗蚀剂层
166:第三图案化光致抗蚀剂层
S201~S210、S301~S307:步骤
d1、d2:厚度
具体实施方式
图2是根据本发明一实施例绘示的图案化线路结构的示意图。在本实施例中,图案化线路结构100形成于多层线路基板50上。图案化线路结构包括第一核心层110、至少一第一线路图案120以及至少一第二线路图案130。第一核心层110具有相对的第一表面110a与第二表面110b。此外,第一线路图案120配置于第一表面110a上。第二线路图案130也配置于第一表面110a上,并且第二线路图案130相邻于第一线路图案120。再者,在本实施例中,第一线路图案120的厚度小于第二线路图案130的厚度。
在本实施例中,第一线路图案120与第二线路图案130例如是以电镀铜材料形成,并且分别具有不同的铜厚。举例而言,第一线路图案120线路的是厚度介于300微吋至1000微吋之间,而第二线路图案130的厚度介于1000微吋至3000微吋之间。因此,第一线路图案120可传递来自感应天线(antenna)的高频信号。第二线路图案130由于具有较厚的铜层,因此可承载像是电源电流的高电流。
此外,在本实施例中,第一线路图案120与第二线路图案130都是位于第一核心层110的第一表面110a上。因此,第一线路图案120与第二线路图案130之间无需通过钻孔或是于多层线路基板50上形成凹槽的方式以形成第一与第二线路图案120、130之间的电连接。因此,本实施例的图案化线路结构100与制作方式可避免钻孔盲捞深度难以控制以及于钻孔内电镀时效过长等问题。再者,由于第一与第二线路图案120、130之间无需以导电通孔或盲孔互相连接,因此,可有效减少多层线路基板50中的导电通孔60与盲孔65的数目,从而有效降低多层线路基板50的制作时间与成本。
在本实施例中,第一核心层110可经由其第二表面110b层叠于多层线路基板50上,并且第一线路图案120与第二线路图案130共同配置于第一核心层110的第一表面110a上。再者,请再参考图1,多层线路基板50可包括交互层叠的多层的第二核心层51、多层的介电层52、多层的第三线路图案53以及配置于多层线路基板50底面的防焊层54。在本实施例中,多层线路基板50的线路层数可依实际的应用需求作调整,本发明对此并不加以限制。此外,本实施例的多层线路基板50以及层叠于其上方的图案化线路结构100中还可包括多个导电通孔60以及多个导电盲孔65以电连接图案化线路结构100与多层线路基板50内的线路层。此外,在本实施例中,第一线路图案120、第二线路图案130以及形成于多层线路基板50表面的铜层结构上方还可配置多个金属保护层(metal finish)70以保护第一线路图案120、第二线路图案130以及多层线路基板50的铜层所暴露出的金属表面。
图3A至图3J是根据本发明一实施例绘示的图案化线路结构的制作方法的示意图。图4是图3J的制作完成的图案化线路结构的侧视图。图5是图3A至图3J的图案化结构的制作方法的流程示意图。请同时参考图3A至图3J以及图5。如图3A所示,在本实施例中,形成图案化线路结构100的制作方法步骤,首先包括形成第一金属层152于第一核心层110上(步骤S201),其中第一核心层152是层叠于如图2所示的多层线路基板50上。接着,如图3B所示,在第一金属层152上可形成第一图案化光致抗蚀剂层162,以图案化并且覆盖部分的第一金属层152(步骤S202)。然后,如图3C所示,以例如是蚀刻液的化学蚀刻方式,蚀刻未被第一图案化光致抗蚀剂层162覆盖的部分第一金属层152(步骤203),而于第一金属层152中央暴露出部分第一核心层110的表面。接着,如图3D所示,移除第一图案化光致抗蚀剂层162,以显露出第一线路图案120(步骤204)。
接下来,如图3E所示,形成覆盖于第一线路图案120的第二图案化光致抗蚀剂层164(步骤205)。然后,如图3F所示,以例如是电镀的方式形成第二金属层154于未被第二图案化光致抗蚀剂层164覆盖的第一金属层152上(步骤206),其中第一金属层152的材料可为基材铜或电镀铜,而第二金属层154的材料可为电镀铜。然而,本发明对于第一金属层152与第二金属层154的材料并不加以限制。此外,第二金属层154于第一金属层152上增加的厚度可介于1000微吋至2000微吋之间。举例来说,本实施例的第二金属层154于第一金属层152上增加的厚度为1200微吋至1500微吋。再来,如图3G所示,将第二图案化光致抗蚀剂层164移除(步骤207)。此时,第一线路图案120的表面与第二金属层154的表面在垂直第一核心层110的方向上已具有高度差。
接着,如图3H所示,形成覆盖第一线路图案120及部分的第二金属层154的第三图案化光致抗蚀剂层166(步骤208)。然后,如图3I所示,针对未被第三图案化光致抗蚀剂层166覆盖的第二金属层154及其下方的第一金属层152进行蚀刻(步骤209)。蚀刻后,第一核心层110的表面上仅留下第三图案化光致抗蚀剂层166所覆盖的部分。最后,如图3J所示,移除第三光致抗蚀剂层166以显露出第一线路图案120以及第二线路图案130,并且完成图案化线路结构100的制作(步骤210)。
请参考图4,在本实施中,完成后的第一线路图案120与第二线路图案130具有不同的厚度。在本实施例中,第一线路图案120的厚度d1是介于300微吋至1000微吋之间,而第二线路图案130的厚度d2则是大于1000微吋以上,并且介于1000微吋与3000微吋之间。以图4为例,图4中的第一线路图案120的厚度d1的大小为800微吋,而第二线路图案130的厚度d2的大小为2000微吋。然而,第一与第二线路图案120、130的厚度可依实际的应用需求作适当的调整,本发明对于第一线路图案120与第二线路图案130的厚度并不加以限制。
进一步而言,本实施例的第一线路图案120具有较薄的厚度。因此,第一线路图案120适于应用在像是感应天线信号的传输上,以确保信号的消耗程度。此外,第二线路图案130具有较厚的线路厚度,因此,第二线路图案130适于承载像是电源电流的高电流。此外,本实施例的图案化线路结构100的制作方法可对于线宽公差(tolerance)具有较好的管控,以符合更为严格的线宽规范,并可取得较好的制作工艺管控数据。举例而言,本实施例的制作方法可达成的制作工艺能力指标(process capability index,简称Cpk)是大于1.67。
图6A至图6G是根据本发明另一实施例绘示的图案化线路结构的制作方法的示意图。图7是图6A至图6G的图案化线路结构的制作方法的流程示意图。图6A至图6G的实施例与图3A至图3J的实施例具有相似的结构,因此相同或相似的构件以相同或相似的符号表示,且不再重复说明,请同时参考图6A至图6G以及图7。如图6A所示,在本实施例中,图案化线路结构100的制作方式包括形成第一金属层152于第一核心层110上(步骤301),并且第一核心层110是层叠于如图1的多层线路基板50上。接着,请参考图6B,第一图案化光致抗蚀剂层172可形成于第一金属层152上,以覆盖部分的第一金属层152(步骤302)。然后,如图6C所示,在未被第一图案化光致抗蚀剂层172覆盖的第一金属层152上,形成第二金属层156(步骤303),其中本实施例的第一金属层152的材料可为基材铜或电镀铜,而第二金属层156的材料可为电镀铜。此外,第二金属层156于第一金属层152上所增加的厚度是介于1200微吋至1500微吋之间。
再来,请参考图6D,将第一图案化光致抗蚀剂层172移除后,第二金属层156的中央会暴露出部分下方的第一金属层152(步骤304)。接着,请参考图6E,第二图案化光致抗蚀剂层174形成并且覆盖部分的第二金属层156以及部分暴露于第二金属层156中的第一金属层152(步骤305)。然后,请参考图6F,对于未被第二图案化光致抗蚀剂层174覆盖的第一金属层152及第二金属层156进行蚀刻(步骤306)。蚀刻后,第一核心层110的表面仅剩下第二图案化光致抗蚀剂层174所覆盖的部分第一金属层152及第二金属层156。最后,如图6G所示,将第二光致抗蚀剂层174移除,以显露出第一线路图案120以及第二线路图案130,并且完成图案化线路结构100的制作过程(步骤307)。
相较于图3A至图3J的实施例的实施方式,本实施例的图案化线路结构100的制作方法可于第一核心层110的表面上同时形成第一线路图案120与第二线路图案130。因此,本实施例相较于上述的实施例具有更为省略的制作工艺步骤,以节省制作工艺时间与材料成本。
图8是以图3A至图3J以及图6A至图6G的制作方法制作完成的图案化线路结构的剖面影像图。请参考图8,上述实施例的制作方法可形成具有线路厚度介于300微吋至1000微吋之间的图案化线路层,以及具有线路厚度介于1000微吋至3000微吋之间的图案化线路层。例如,图8分别显示具有线路厚度为0.768密耳(mil),也就是768微吋的图案化线路层,以及线路厚度为2.052密耳,也就是2052微吋的图案化线路层。
图9是以现有的制作方法制作完成的图案化线路结构的剖面影像图。请参考图8及图9,图9所显示的以一般现有技术制作完成的图案化线路结构具有2.180密耳(也就是2180微吋)的单一厚度线路层。因此,相较于图9所显示的一般现有的图案化线路结构,图8中以上述实施例的制作方法制作完成的图案化线路结构可于单一线路层上具有不同的线路厚度大小。也因此,本发明可在单一线路层上制作出可分别应用于高频信号传递以及承载高电流的图案化线路结构。
综上所述,本发明通过上述多个实施例中的图案化线路结构与制作方法,可在单一的线路层上制作出具有不同厚度的线路图案,以适应不同的线路应用需求像是传输高频信号或是承载高电流等。因此,多层线路基板的信号层与电源/接地层之间不需通过钻孔以形成导电通孔或盲孔的方式,或是形成凹槽后电镀的方式以电连接位于不同线路层的信号层与电源/接地层。因此,本发明的实施方式可有效减少多层线路基板中所需制作的线路层层数以及导电通孔与盲孔的数目,从而减少多层线路基板的制作工艺时间与材料等制作成本。此外,本发明的技术方法可依不同应用需求在单一线路层上形成具有不同线路厚度的图案化线路结构,因此,本发明的图案化线路结构的制作方法可对于线宽公差(tolerance)具有较好的管控,以符合更为严格的制作规范,并可达成较好的制作工艺能力指标。
虽然结合以上实施例公开了本发明,然而其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种图案化线路结构的制作方法,包括:
形成一第一金属层于一第一核心层上,其中该第一核心层层叠于一多层线路基板上;
形成一第一图案化光致抗蚀剂层于该第一金属层上,以覆盖部分的第一金属层;
蚀刻未被该第一图案化光致抗蚀剂层覆盖的另一部分的该第一金属层;
移除该第一图案化光致抗蚀剂层,以显露出一第一线路图案;
形成一第二图案化光致抗蚀剂层,并且该第二图案化光致抗蚀剂层覆盖该第一线路图案;
形成一第二金属层于未被该第二图案化光致抗蚀剂层覆盖的该第一金属层上;
移除该第二图案化光致抗蚀剂层;
形成一第三图案化光致抗蚀剂层,并且该第三图案化光致抗蚀剂层覆盖该第一线路图案以及部分的该第二金属层;
蚀刻未被该第三图案化光致抗蚀剂层覆盖的该第二金属层及其下方的该第一金属层;以及
移除该第三图案化光致抗蚀剂层,以显露出该第一线路图案以及一第二线路图案,
其中该第一线路图案的线路厚度小于该第二线路图案的线路厚度。
2.如权利要求1所述的图案化线路结构的制作方法,还包括在形成该第一金属层于该第一核心层上之前,形成多个通孔于该多层线路基板中。
3.如权利要求1所述的图案化线路结构的制作方法,还包括在形成该第一金属层于该第一核心层上之前,形成多个盲孔于该多层线路基板中。
4.如权利要求1所述的图案化线路结构的制作方法,其中该第一线路图案的线路厚度介于300微吋至1000微吋之间。
5.如权利要求1所述的图案化线路结构的制作方法,其中该第二线路图案的线路厚度介于1000微吋至3000微吋之间。
6.一种图案化线路结构的制作方法,包括:
形成一第一金属层于一第一核心层上,其中该第一核心层层叠于一多层线路基板上;
形成一第一图案化光致抗蚀剂层于该第一金属层上,以覆盖部分的该第一金属层;
形成一第二金属层于未被该第一图案化光致抗蚀剂层覆盖的该第一金属层上;
移除该第一图案化光致抗蚀剂层,并且在该第二金属层中暴露出部分的该第一金属层;
形成一第二图案化光致抗蚀剂层,并且该第二图案化光致抗蚀剂层覆盖部分的该第一金属层以及部分的该第二金属层;
蚀刻未被该第二图案化光致抗蚀剂层覆盖的该第一金属层及该第二金属层;以及
移除该第二图案化光致抗蚀剂层以显露出一第一线路图案以及一第二线路图案,
其中该第一线路图案的厚度小于该第二线路图案的厚度。
7.如权利要求6所述的图案化线路结构的制作方法,还包括在形成该第一金属层于该第一核心层上之前,形成多个通孔于该多层线路基板中。
8.如权利要求6所述的图案化线路结构的制作方法,还包括在形成该第一金属层于该第一核心层上之前,形成多个盲孔于该多层线路基板中。
9.如权利要求6所述的图案化线路结构的制作方法,其中该第一线路图案的线路厚度介于300微吋至1000微吋之间。
10.如权利要求6所述的图案化线路结构的制作方法,其中该第二线路图案的线路厚度介于1000微吋至3000微吋之间。
CN201510363612.1A 2015-06-26 2015-06-26 图案化线路结构及其制作方法 Active CN106304663B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510363612.1A CN106304663B (zh) 2015-06-26 2015-06-26 图案化线路结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510363612.1A CN106304663B (zh) 2015-06-26 2015-06-26 图案化线路结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106304663A CN106304663A (zh) 2017-01-04
CN106304663B true CN106304663B (zh) 2019-03-15

Family

ID=57651047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510363612.1A Active CN106304663B (zh) 2015-06-26 2015-06-26 图案化线路结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106304663B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822197B (zh) * 2022-01-13 2023-11-11 欣興電子股份有限公司 電路板結構及其製作方法
CN114725014B (zh) * 2022-04-12 2023-05-05 业成科技(成都)有限公司 导电结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101316475A (zh) * 2007-06-01 2008-12-03 欣兴电子股份有限公司 线路板的立体图案化结构及其工艺
CN102281700A (zh) * 2010-06-10 2011-12-14 南亚电路板股份有限公司 多层印刷电路板电性结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030006489A1 (en) * 2001-07-06 2003-01-09 Kenzo Fujii Flexible wiring substrate interposed between semiconductor element and circuit substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101316475A (zh) * 2007-06-01 2008-12-03 欣兴电子股份有限公司 线路板的立体图案化结构及其工艺
CN102281700A (zh) * 2010-06-10 2011-12-14 南亚电路板股份有限公司 多层印刷电路板电性结构及其制造方法

Also Published As

Publication number Publication date
CN106304663A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN101286454B (zh) 印制电路板的制作方法
US5072075A (en) Double-sided hybrid high density circuit board and method of making same
US8536464B2 (en) Multilayer substrate
TW200623318A (en) Method for fabricating a multi-layer circuit board with fine pitch
EP2563105B1 (en) Printed substrate manufacturing method and printed substrate employing same
WO2009055049A1 (en) Differential trace profile for printed circuit boards
CN104244597A (zh) 一种对称结构的无芯基板的制备方法
CN107241875A (zh) 一种双面埋线印制板的制造方法
CN106304663B (zh) 图案化线路结构及其制作方法
CN105491796B (zh) 电路板的制作方法
CN105592639B (zh) 电路板及其制作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
CN104768324B (zh) 核心基材与线路板的制作方法
TWI611743B (zh) 圖案化線路結構及其製作方法
US6846993B2 (en) Multilayer printed wiring board and its manufacturing method
CN104302099A (zh) 电路板及其制造方法
CN107172800B (zh) 一种用于天线射频传输的pcb板及其制作方法
CN100490613C (zh) 线路板的制造方法
CN104902698A (zh) 电路板金手指的加工方法和具有金手指的电路板
CN102149255B (zh) 多引线通孔的形成方法
US9173297B2 (en) Method of making a three dimensional circuit with an imprint tool
CN104902700A (zh) 内层厚铜电路板的加工方法和内层厚铜电路板
TW200623997A (en) Method for fabricating a multi-layer packaging substrate
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
JP4161577B2 (ja) 電気配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190319

Address after: 433000 Wuzhou Avenue, Xiantao City, Hubei Province, 5, 7, 9

Patentee after: Jian Ding (Hubei) Electronics Co., Ltd.

Address before: 214101 No. 6 Tuanjiezhong Road, Xishan Economic Development Zone, Wuxi City, Jiangsu Province

Patentee before: Tripod (Wuxi) Electronic Co., Ltd.

TR01 Transfer of patent right