CN104768324B - 核心基材与线路板的制作方法 - Google Patents
核心基材与线路板的制作方法 Download PDFInfo
- Publication number
- CN104768324B CN104768324B CN201410075954.9A CN201410075954A CN104768324B CN 104768324 B CN104768324 B CN 104768324B CN 201410075954 A CN201410075954 A CN 201410075954A CN 104768324 B CN104768324 B CN 104768324B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper foil
- nickel
- releasing
- patterned line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 title abstract 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 146
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 99
- 239000011889 copper foil Substances 0.000 claims abstract description 95
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000000059 patterning Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims 4
- 239000010949 copper Substances 0.000 claims 4
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 235000008242 dietary patterns Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开一种核心基材与线路板的制作方法。核心基材包括介电层、至少一离形层、至少一第一铜箔层以及至少一镍层。离形层配置于介电层上且直接覆盖介电层。第一铜箔层配置于离形层上且直接覆盖离形层。镍层配置于第一铜箔层上且直接覆盖第一铜箔层。
Description
技术领域
本发明是有关于一种核心基材以及线路板的制作方法，且特别是有关于一种核心基材及应用此核心基材的线路板的制作方法。
背景技术
一般来说，若欲形成具有内埋式线路的线路板，首先会先提供核心基材。此核心基材是由依序堆迭的介电层、第一铜箔层以及第二铜箔层所组成，其中第一铜箔层直接覆盖介电层，而第二铜箔层直接覆盖第一铜箔层。此处，第一铜箔层的厚度为18微米，而第二铜箔层的厚度为5微米，可视为超薄铜箔且具有较高的生产成本。接着，于第二铜箔层上形成图案化线路层。接着，于图案化线路层上形成绝缘层，来覆盖图案化线路层与暴露于图案化线路层外的第二铜箔层。之后，通过特殊治具来使第一铜箔层与第二铜箔层分开。最后，通过蚀刻步骤来移除第二铜箔层，而暴露出绝缘层与图案化线路层，而完成通过具有内埋式线路的线路板的制作。
然而，可视为超薄铜箔的第二铜箔层的成本较高，因而导致整体线路板的制作成本提高。再者，第一铜箔层与第二铜箔层之间也必须通过特殊治具才能分离，故此步骤也因需要此特殊治具而增加线路板整体的制作成本。此外，当通过蚀刻步骤来移除第二铜箔层时，由于蚀刻液也会同时侵蚀图案化线路层，因而导致图案化线路层的表面平整度降低，进而影响线路板的结构可靠度。
发明内容
本发明的目的在于提供一种核心基材，其具有成本较低的优势。
本发明还一目的在于提供一种线路板的制作方法，其应用上述的核心基材，具有较佳的表面平整度与结构可靠度。
为达上述目的，本发明的核心基材，其包括介电层、至少一离形层、至少一第一铜箔层以及至少一镍层。离形层配置于介电层上且直接覆盖介电层。第一铜箔层配置于离形层上且直接覆盖离形层。镍层配置于第一铜箔层上且直接覆盖第一铜箔层。
在本发明的一实施例中，上述的第一铜箔层的厚度介于12微米至35微米之间。
在本发明的一实施例中，上述的核心基材，还包括：第二铜箔层，配置于镍层上且直接覆盖镍层。
在本发明的一实施例中，上述的第二铜箔层的厚度介于5微米至35微米之间。
本发明的线路板的制作方法，其包括以下步骤。提供核心基材，此核心基材包括介电层、至少一离形层、至少一第一铜箔层以及至少一镍层。离形层配置于介电层上且直接覆盖介电层。第一铜箔层配置于离形层上且直接覆盖离形层。镍层配置于第一铜箔层上且直接覆盖第一铜箔层。形成至少一图案化线路层于镍层上，其中图案化线路层暴露出镍层的一部分。形成至少一绝缘层于图案化线路层上，其中绝缘层覆盖图案化线路层与镍层的部分。进行掀离步骤，以使离形层与介电层分离。以镍层为蚀刻终止层来进行第一次蚀刻步骤，以移除第一铜箔层，而暴露出镍层。进行剥离步骤，以移除镍层而暴露出图案化线路层。图案化线路层的顶面与绝缘层的上表面切齐。
在本发明的一实施例中，上述的形成图案化线路层的步骤包括：形成至少一图案化光致抗蚀剂层于镍层上，其中图案化光致抗蚀剂层暴露出镍层的另一部分。以镍层为电镀种子层，电镀图案化线路层于镍层的另一部分上。移除图案化光致抗蚀剂层，而暴露出镍层的部分。
在本发明的一实施例中，上述的第一铜箔层的厚度介于12微米至35微米之间。
在本发明的一实施例中，上述的核心基材还包括第二铜箔层，配置于镍层上且直接覆盖镍层。
在本发明的一实施例中，上述的第二铜箔层的厚度介于5微米至70微米之间。
在本发明的一实施例中，上述的形成图案化线路层的步骤包括：形成至少一图案化光致抗蚀剂层于第二铜箔层上，其中图案化光致抗蚀剂层暴露出第二铜箔层一部分。以图案化光致抗蚀剂层为蚀刻掩模，移除暴露于图案化光致抗蚀剂层之外的第二铜箔层的部分。移除团案化光致抗蚀剂层，而形成图案化线路层。
基于上述，由于本发明的核心基材至少是由介电层、离形层、第一铜箔层以及镍层所组成，其中离形层、第一铜箔层与镍层的成本较低。因此，相较于通过核心基材是由介电层、18微米的第一铜箔层以及5微米的第二铜箔层所组成而言，本发明的核心基材可具有成本较低的优势。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1绘示为本发明的一实施例的一种核心基材的剖面示意图。
图2绘示为本发明的另一实施例的一种核心基材的剖面示意图。
图3绘示为本发明的另一实施例的一种核心基材的剖面示意图。
图4A至图4G绘示为本发明的一实施例的线路板的制作方法的剖面示意图。
图5A至图5D绘示为本发明的另一实施例的线路板的制作方法的剖面示意图。
符号说明
100a、100b、100c、100d：核心基材
110：介电层
120、120a、120b：离形层
130、130a、130b：第一铜箔层
140、140a、130b：镍层
150：第二铜箔层
200a、200a’、200b：线路板
210a、210b、210a’、210b’：图案化线路层
212a、212a’、212b：顶面
220a、220b：绝缘层
222a、222b：上表面
M1、M2、M3、M4：图案化光致抗蚀剂层
具体实施方式
图1绘示为本发明的一实施例的一种核心基材的剖面示意图。请参考图1，在本实施例中，核心基材100a包括介电层110、至少一离形层120（图1中仅示意地绘示一个）、至少一第一铜箔层130（图1中仅示意地绘示一个）以及至少一镍层140（图1中仅示意地绘示一个）。
详细来说，本实施例的离形层120配置于介电层110上且直接覆盖介电层110。第一铜箔层130配置于离形层120上且直接覆盖离形层120。镍层140配置于第一铜箔层130上且直接覆盖第一铜箔层130。更具体来说，在本实施例中，介电层110例如是胶片（prepreg,pp），离形层120完全覆盖介电层110的表面。此时，第一铜箔层130的厚度，较佳地，例如是介于12微米至35微米之间。镍层140的厚度，较佳地，例如是介于1微米至3微米之间。
由于本实施例的核心基材100a是由介电层110、离形层120、第一铜箔层130以及镍层140所组成，其中离形层120的厚度、第一铜箔层130的厚度与镍层140的厚度并非特殊材质或特殊尺寸，故其成本较低。因此，相较于通过核心基材是由介电层、18微米的第一铜箔层以及5微米的第二铜箔层所组成而言，本实施例的核心基材100a可具有成本较低的优势。此外，虽然此处的核心基材100a是以单面板结构作为举例说明，但并不以此为限。
图2绘示为本发明的另一实施例的一种核心基材的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请参考图2，本实施例的核心基材100b与前述实施例的核心基材100a主要的差异是在于：本实施例核心基材100b还包括第二铜箔层150，其中第二铜箔层150配置于镍层140上且直接覆盖镍层140。此处，第二铜箔层150的厚度，较佳地，例如是介于5微米至70微米之间。
图3绘示为本发明的另一实施例的一种核心基材的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请参考图3，本实施例的核心基材100c与前述实施例的核心基材100a主要的差异是在于：本实施例的核心基材100c实质上为双面板结构。详细来说，在本实施例中，核心基材100c是由介电层110、二离形层120a、120b、二第一铜箔层130a、130b以及二镍层140a、140b所组成。离形层120a、120b分别配置于介电层110彼此相对的两表面上，而第一铜箔层130a、130b分别位于离形层120a、120b上且直接覆盖离形层120a、120b。镍层140a、140b分别位于第一铜箔层130a、130b上且直接覆盖第一铜箔层130a、130b。
以下将应用上述的核心基材100c来制作线路板，并配合图4A至图4G对本发明的线路板的制作方法进行详细的说明。
图4A至图4G绘示为本发明的一实施例的线路板的制作方法的剖面示意图。请先参考图4A，依照本实施例的线路板的制作方法，首先，提供图3的核心基材100c，其中此核心基材100c是由介电层110、二离形层120a、120b、二第一铜箔层130a、130b以及二镍层140a、140b所组成。离形层120a、120b分别配置于介电层110彼此相对的两表面上，而第一铜箔层130a、130b分别位于离形层120a、120b上且直接覆盖离形层120a、120b。镍层140a、140b分别位于第一铜箔层130a、130b上且直接覆盖第一铜箔层130a、130b。此处，第一铜箔层130a（或130b）的厚度，较佳地，介于12微米至35微米之间，而镍层140a（或140b）的厚度，较佳地，例如是介于1微米至3微米之间。
接着，请参考图4B、4C，形成至少一图案化线路层（图4C中示意地绘示两层图案化线路层210a、210b）于镍层140a、140b上，其中图案化线路层210a、210b暴露出镍层140a、140b的一部分。详细来说，请参考图4B，形成至少一图案化光致抗蚀剂层（图4B中示意地绘示两个图案化光致抗蚀剂层M1、M2）于镍层140a、140b上，其中图案化光致抗蚀剂层M1、M2分别暴露出镍层140a、140b的另一部分。此时，图案化光致抗蚀剂层M1、M2是分别且直接配置于镍层140a、140b上。接着，请参考图4C，以镍层140a、140b为电镀种子层，电镀图案化线路层210a、210b于镍层140a、140b的另一部分上。之后，移除图案化光致抗蚀剂层M1、M2，而暴露出镍层140a、140b的部分，如图4C所示。至此，已将图案化线路层210a、210b形成于镍层140a、140b上。
接着，请参考图4D，形成至少一绝缘层（图4C中示意地绘示两层绝缘层220a、220b）于图案化线路层210a、210b上，其中绝缘层220a、220b分别覆盖图案化线路层210a、210b与镍层140a、140b的部分。
接着，请参考图4E，进行掀离步骤，以使离形层120a、120b与介电层110分离。
接着，请同时参考图4E与图4F，以镍层140a、140b为蚀刻终止层来进行第一次蚀刻步骤，以移除第一铜箔层130a、130b，而暴露出镍层140a、140b。
最后，请参考图4G，进行剥离步骤，以移除镍层140a、140b而暴露出图案化线路层210a、210b。此时，图案化线路层210a、210b的顶面212a、212b与绝缘层220a、220b的上表面222a、222b实质上切齐。至此，已完成具有内埋式线路（即图案化线路层210a、210b）的线路板200a、220b的制作。
由于本实施例的线路板200a、200b是通过核心基材100c来制作，因此可通过掀离的方式来分离离形层120a、120b与介电层110。接着，以蚀刻方式来移除第一铜箔层130a、130b时，镍层140a、140b可是为蚀刻终止层，可避免蚀刻液（未绘示）侵蚀到图案化线路层210a、210b。最后，再以剥离的方式来移除镍层140a、140b，故完全不会破坏到图案化线路层210a、210b的结构及表面平整度。简言之，本实施例的线路板200a、200b可具有较佳的表面平整度与结构可靠度。
图5A至图5D绘示为本发明的另一实施例的线路板的制作方法的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请先参考图5A，依照本实施例的线路板的制作方法，首先，核心基材100d，其中此核心基材100d与前述实施例的核心基材100c相似，主要的差异是在于：本实施例核心基材100d还包括二第二铜箔层150a、150b，其中第二铜箔层150a、150b配置于镍层140a、140b上且直接覆盖镍层140a、140b。此处，第二铜箔层150a（或150b）的厚度，较佳地，例如是介于5微米至70微米之间。
接着，请参图5A，形成至少一图案化光致抗蚀剂层（图5B中示意地绘示两个图案化光致抗蚀剂层M3、M4）于第二铜箔层150a、150b上，其中图案化光致抗蚀剂层M3、M4暴露出第二铜箔层150a、150b一部分。
接着，请同时参考图5B与图5C，以图案化光致抗蚀剂层M3、M4为蚀刻掩模，移除暴露于图案化光致抗蚀剂层M3、M4之外的第二铜箔层150a、150b的部分。接着，移除团案化光致抗蚀剂层M3、M4，而分别形成图案化线路层210a’、210b’于镍层140a、140b上。之后，依序上述图4D至图4F的步骤，而完成图5D的线路板200a’的制作。须说明的是，为了方便说明起见，图5D仅示意地绘示一个线路板200a’。此时，线路板200a’的图案化线路层210a’的顶面212a’实质上切齐于绝缘层220a的上表面222a。
值得一提的是，于其他未绘示的实施例中，亦可选用于如前述实施例所提及的核心基材100a、100b，本领域的技术人员当可参照前述实施例的说明，依据实际需求，而选用前述构件，以达到所需的技术效果。
综上所述，由于本发明的核心基材至少是由介电层、离形层、第一铜箔层以及镍层所组成，其中离形层、第一铜箔层与镍层的成本较低。因此，相较于通过核心基材是由介电层、18微米的第一铜箔层以及5微米的第二铜箔层所组成而言，本发明的核心基材可具有成本较低的优势。此外，采用本发明的核心基材所制作出的线路板，可具有较佳的表面平整度与结构可靠度。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (10)
1.一种核心基材，包括：
介电层；
至少一离形层，配置于该介电层上且直接覆盖该介电层；
至少一第一铜箔层，配置于该离形层上且直接覆盖该离形层，且该离形层位于该介电层与该第一铜箔层之间；
至少一镍层，配置于该第一铜箔层上且直接覆盖该第一铜箔层；以及
至少一图案化线路层，配置于该镍层上且直接覆盖该镍层，其中该图案化线路层是由铜层所构成。
2.如权利要求1所述的核心基材，其中该第一铜箔层的厚度介于12微米至35微米之间。
3.如权利要求1所述的核心基材，其中该铜层为第二铜箔层。
4.如权利要求3所述的核心基材，其中该第二铜箔层的厚度介于5微米至70微米之间。
5.一种线路板的制作方法，包括：
提供核心基材，该核心基材包括：
介电层；
至少一离形层，配置于该介电层上且直接覆盖该介电层；
至少一第一铜箔层，配置于该离形层上且直接覆盖该离形层，且该离形层位于该介电层与该第一铜箔层之间；以及
至少一镍层，配置于该第一铜箔层上且直接覆盖该第一铜箔层；
形成至少一图案化线路层于该镍层上，其中该图案化线路层是由铜层所构成，且该图案化线路层暴露出该镍层的一部分；
形成至少一绝缘层于该图案化线路层上，其中该绝缘层覆盖该图案化线路层与该镍层的该部分；
进行掀离步骤，以使该离形层与该介电层分离；
以该镍层为蚀刻终止层来进行第一次蚀刻步骤，以移除该第一铜箔层，而暴露出该镍层；以及
进行剥离步骤，以移除该镍层而暴露出该图案化线路层，其中该图案化线路层的顶面与该绝缘层的上表面切齐。
6.如权利要求5所述的线路板的制作方法，其中形成该图案化线路层的步骤包括：
形成至少一图案化光致抗蚀剂层于该镍层上，其中该图案化光致抗蚀剂层暴露出该镍层的另一部分；
以该镍层为电镀种子层，电镀该图案化线路层于该镍层的该另一部分上；以及
移除该图案化光致抗蚀剂层，而暴露出该镍层的该部分。
7.如权利要求5所述的线路板的制作方法，其中该第一铜箔层的厚度介于12微米至35微米之间。
8.如权利要求5所述的线路板的制作方法，其中该铜层为第二铜箔层，配置于该镍层上且直接覆盖该镍层。
9.如权利要求8所述的线路板的制作方法，其中该第二铜箔层的厚度介于5微米70微米之间。
10.如权利要求8所述的线路板的制作方法，其中形成该图案化线路层的步骤包括：
形成至少一图案化光致抗蚀剂层于该第二铜箔层上，其中该图案化光致抗蚀剂层暴露出该第二铜箔层一部分；
以该图案化光致抗蚀剂层为蚀刻掩模，移除暴露于该图案化光致抗蚀剂层之外的该第二铜箔层的该部分；以及
移除该图案化光致抗蚀剂层，而形成该图案化线路层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103100208A TWI499364B (zh) | 2014-01-03 | 2014-01-03 | 核心基材與線路板的製作方法 |
| TW103100208 | 2014-01-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104768324A CN104768324A (zh) | 2015-07-08 |
| CN104768324B true CN104768324B (zh) | 2018-04-24 |
Family
ID=53496294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410075954.9A Expired - Fee Related CN104768324B (zh) | 2014-01-03 | 2014-03-04 | 核心基材与线路板的制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9282643B2 (zh) |
| CN (1) | CN104768324B (zh) |
| TW (1) | TWI499364B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI542271B (zh) * | 2015-02-11 | 2016-07-11 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
| TWI576033B (zh) * | 2016-05-06 | 2017-03-21 | 旭德科技股份有限公司 | 線路基板及其製作方法 |
| CN111491456A (zh) * | 2019-01-29 | 2020-08-04 | 上海美维科技有限公司 | 一种含有隐埋线路的印制电路板的制作方法 |
| CN112599424A (zh) * | 2020-12-16 | 2021-04-02 | 南通越亚半导体有限公司 | 一种超薄基板结构的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200835411A (en) * | 2007-02-15 | 2008-08-16 | Unimicron Technology Corp | Circuit structure and process thereof |
| US20090173531A1 (en) * | 2008-01-03 | 2009-07-09 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
| JP2009272600A (ja) * | 2008-05-07 | 2009-11-19 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板の製造方法 |
| US20110018123A1 (en) * | 2009-07-23 | 2011-01-27 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| TW201248814A (en) * | 2011-05-24 | 2012-12-01 | Unimicron Technology Corp | Coreless package substrate and method of making same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW556453B (en) * | 2002-02-01 | 2003-10-01 | Shiue-Fang Wu | PCB with inlaid outerlayer circuits and production methods thereof |
| TWI357290B (en) * | 2008-04-10 | 2012-01-21 | Unimicron Technology Corp | Structure with embedded circuit and process thereo |
| US20090321932A1 (en) * | 2008-06-30 | 2009-12-31 | Javier Soto Gonzalez | Coreless substrate package with symmetric external dielectric layers |
| TWI398936B (zh) * | 2009-10-22 | 2013-06-11 | Unimicron Technology Corp | 無核心層封裝基板及其製法 |
| TWI433622B (zh) * | 2011-04-19 | 2014-04-01 | Mutual Tek Ind Co Ltd | 具平滑表面的電路基板結構的製造方法 |
| KR101489159B1 (ko) * | 2011-12-23 | 2015-02-05 | 주식회사 잉크테크 | 금속 인쇄회로기판의 제조방법 |
-
2014
- 2014-01-03 TW TW103100208A patent/TWI499364B/zh not_active IP Right Cessation
- 2014-03-04 CN CN201410075954.9A patent/CN104768324B/zh not_active Expired - Fee Related
- 2014-03-07 US US14/200,046 patent/US9282643B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200835411A (en) * | 2007-02-15 | 2008-08-16 | Unimicron Technology Corp | Circuit structure and process thereof |
| US20090173531A1 (en) * | 2008-01-03 | 2009-07-09 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
| JP2009272600A (ja) * | 2008-05-07 | 2009-11-19 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板の製造方法 |
| US20110018123A1 (en) * | 2009-07-23 | 2011-01-27 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| TW201248814A (en) * | 2011-05-24 | 2012-12-01 | Unimicron Technology Corp | Coreless package substrate and method of making same |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI499364B (zh) | 2015-09-01 |
| CN104768324A (zh) | 2015-07-08 |
| US9282643B2 (en) | 2016-03-08 |
| TW201528897A (zh) | 2015-07-16 |
| US20150195917A1 (en) | 2015-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104768324B (zh) | 核心基材与线路板的制作方法 | |
| KR20150087691A (ko) | 임베디드 트레이스 기판과 그의 범프 형성 방법 | |
| US9684237B2 (en) | Circuit board formation using organic substrates | |
| US20150327371A1 (en) | Method of making a flexible multilayer circuit board | |
| US20120219701A1 (en) | Method for fabricating touch sensor structure | |
| TW201625098A (zh) | 柔性電路板及其製作方法 | |
| CN104219872A (zh) | 配线电路基板 | |
| CN105592639B (zh) | 电路板及其制作方法 | |
| CN106328625B (zh) | 封装基板及其制作方法 | |
| TWI573506B (zh) | 電路板的製作方法 | |
| TW201811136A (zh) | 具厚銅線路的電路板及其製作方法 | |
| US20160073505A1 (en) | Manufacturing method of multilayer flexible circuit structure | |
| TWI605741B (zh) | 線路板及其製作方法 | |
| CN102762039B (zh) | 线路板及其制作方法 | |
| US9832888B1 (en) | Circuit board and method for making the same | |
| CN104902698A (zh) | 电路板金手指的加工方法和具有金手指的电路板 | |
| CN107347231B (zh) | 线路基板的制作方法 | |
| JP2010108537A (ja) | サスペンション基板の製造方法 | |
| CN106304663B (zh) | 图案化线路结构及其制作方法 | |
| JP2018085362A (ja) | 配線板及びその製造方法 | |
| CN101958306B (zh) | 内埋线路基板的制造方法 | |
| US20190116667A1 (en) | Multi-layer circuit structure and manufacturing method thereof | |
| CN109673099A (zh) | 多层线路结构及其制作方法 | |
| KR100736146B1 (ko) | 플렉서블 회로기판의 제조방법 | |
| CN107680942B (zh) | 线路载板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180424 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |