TWI576033B - 線路基板及其製作方法 - Google Patents

線路基板及其製作方法 Download PDF

Info

Publication number
TWI576033B
TWI576033B TW105114094A TW105114094A TWI576033B TW I576033 B TWI576033 B TW I576033B TW 105114094 A TW105114094 A TW 105114094A TW 105114094 A TW105114094 A TW 105114094A TW I576033 B TWI576033 B TW I576033B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
thickness
patterned circuit
circuit
Prior art date
Application number
TW105114094A
Other languages
English (en)
Other versions
TW201740777A (zh
Inventor
王金勝
陳慶盛
陳進達
張美勤
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW105114094A priority Critical patent/TWI576033B/zh
Priority to US15/176,130 priority patent/US20170325330A1/en
Priority to CN201610450440.6A priority patent/CN107347231B/zh
Priority to JP2016172367A priority patent/JP6574153B2/ja
Application granted granted Critical
Publication of TWI576033B publication Critical patent/TWI576033B/zh
Publication of TW201740777A publication Critical patent/TW201740777A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Chemically Coating (AREA)

Description

線路基板及其製作方法
本發明是有關於一種線路基板，且特別是有關於一種線路基板的製作方法。
在現今的線路基板的製作方法中，於形成接墊之後，通常會於接墊上依序形成化鍍鎳層、化鍍鈀層以及化鍍金層，而定義出具有化鍍鎳鈀金的表面鍍層，以有效保護接墊。為了讓線路基板能應用於高頻微波通信，化鍍鎳層的厚度必須要小於1微米，減少對高頻微波信號的干擾。然而，較薄的化鍍鎳層相較於一般厚度(厚度大於1微米)的化鍍鎳層而言，目前是直接形成化鍍鎳層於接墊上，其厚度不容易小於1微米，製程控管上較為困難，易有品質不佳、厚度不均以及覆蓋率不佳的問題產生。此外，因為化鍍鎳層的厚度很薄，所以後續形成於化鍍鎳層上的化鍍鈀層，其覆蓋率不佳，因而導致應用於高頻微波通信時訊號難以維 持完整性。
本發明提供一種線路基板的製作方法，其可形成薄型化鍍鎳層，容易且有效地控制薄型化鍍鎳層的厚度及品質，以符合高頻微波通信的需求。
本發明的線路基板的製作方法，其包含以下製作步驟。提供一核心層。核心層包括一核心介電層、一第一圖案化線路層以及一第二圖案化線路層。核心介電層具有彼此相對的一上表面與一下表面，而第一圖案化線路層配置於核心介電層的上表面上，且第二圖案化線路層配置於核心介電層的下表面上。形成一化鍍鎳層於第一圖案化線路層與第二圖案化線路層上，且覆蓋第一圖案化線路層與第二圖案化線路層。化鍍鎳層具有一第一厚度，且第一厚度介於1微米至10微米之間。對化鍍鎳層進行一薄化程序，以使化鍍鎳層由第一厚度減薄至一第二厚度，而形成一薄型化鍍鎳層。第二厚度介於0.01微米至0.9微米之間。形成一化鍍鈀層於薄型化鍍鎳層上且覆蓋薄型化鍍鎳層。形成一表面金屬保護層於化鍍鈀層上且覆蓋化鍍鈀層。
在本發明的一實施例中，上述的第一厚度介於2微米至6微米。
在本發明的一實施例中，上述的第二厚度介於0.08微米至0.2微米。
在本發明的一實施例中，上述的表面金屬保護層包括一化鍍金層或一化鍍銀層。
在本發明的一實施例中，上述的線路基板的製作方法更包括：於提供核心層之後且於形成化鍍鎳層之前，或者是，形成表面金屬保護層之後，形成一防焊層於核心介電層的上表面與下表面上。
在本發明的一實施例中，上述的線路基板的製作方法，更包括：形成一第三圖案化線路層於核心介電層的上表面；以及形成一有機保焊劑層(organic solderability preservative layer,OSP layer)於第三圖案化線路層上且覆蓋第三圖案化線路層。
在本發明的一實施例中，上述的化鍍鎳層為一含磷化鍍鎳層。
在本發明的一實施例中，上述的薄化程序為一蝕刻程序。
在本發明的一實施例中，上述的化鍍鈀層的厚度介於0.03微米至0.2微米。
在本發明的一實施例中，上述的表面金屬保護層的厚度介於0.03微米至0.2微米。
在本發明的一實施例中，上述的核心層更包括至少一導電通孔，貫穿核心介電層且電性連接第一圖案化線路層至第二圖案化線路層。
基於上述，由於本發明的線路板的製作方法，是先形成具有大於1微米之第一厚度的化鍍鎳層於核心層的第一圖案化線 路層與第二圖案化線路層上，以使化鍍鎳層對第一圖案化線路層及第二圖案化線路層具有較佳且完整的覆蓋率。之後，對具有第一厚度的化鍍鎳層進行薄化程序，而形成具有小於1微米之第二厚度的薄型化鍍鎳層。相較於習知於銅接墊上直接形成化鍍鎳層而言，本發明的線路板的製作方法所形成的薄型化鍍鎳層，其相對於第一圖案化線路層及第二圖案化線路層，或者是，對於後續形成於其上的化鍍鈀層而言，可具有較佳的覆蓋率且其厚度控管較簡單。因此，本發明的線路基板的製作方法所形成的線路基板應用於高頻微波通信時其訊號可以維持完整，可提供高品質的訊號傳遞效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100A、100B、100C、100D、100E‧‧‧線路基板
110‧‧‧核心層
111‧‧‧核心介電層
112‧‧‧上表面
113‧‧‧第一圖案化線路層
114‧‧‧下表面
115‧‧‧第二圖案化線路層
117‧‧‧導電通孔
119‧‧‧第三圖案化線路層
120‧‧‧化鍍鎳層
120A‧‧‧薄型化鍍鎳層
130‧‧‧化鍍鈀層
140‧‧‧表面金屬保護層
142‧‧‧頂表面
150、150A‧‧‧防焊層
152‧‧‧頂表面
160、160A‧‧‧有機保焊劑層
H‧‧‧高度差
P1、P2‧‧‧接墊
T1‧‧‧第一厚度
T2‧‧‧第二厚度
圖1A至圖1F繪示為本發明的一實施例的一種線路基板的製作方法的剖面示意圖。
圖2繪示為本發明的另一實施例的一種線路基板的剖面示意圖。
圖3繪示為本發明的另一實施例的一種線路基板的剖面示意圖。
圖4繪示為本發明的另一實施例的一種線路基板的剖面示意 圖。
圖1A至圖1F繪示為本發明的一實施例的一種線路基板的製作方法的剖面示意圖。關於本實施例的線路基板的製作方法，首先，請先參考圖1A，提供一核心層110。詳細來說，核心層110包括一核心介電層111、一第一圖案化線路層113以及一第二圖案化線路層115。核心介電層111具有彼此相對的一上表面112與一下表面114，而第一圖案化線路層113配置於核心介電層111的上表面112上，且第二圖案化線路層115配置於核心介電層111的下表面114上。此外，本實施例的核心層110可選擇性地更包括至少一導電通孔117，貫穿核心介電層111且連接第一圖案化線路層113與第二圖案化線路層115。此處，第一圖案化線路層113與第二圖案化線路層115例如可分別具有接墊，且第一圖案化線路層113與第二圖案化線路層115的材質例如是銅，但並不以此為限。
接著，請參考圖1B，形成一化鍍鎳層(Electroless plating nickel layer)120於第一圖案化線路層113與第二圖案化線路層115上，且覆蓋第一圖案化線路層113與第二圖案化線路層115。此處，如圖1B所示，化鍍鎳層120是完全包覆第一圖案化線路層113與第二圖案化線路層115，且暴露核心介電層111的部分上表面112與部分下表面114，其中化鍍鎳層120例如為一含磷化鍍鎳 層。特別是，化鍍鎳層120具有一第一厚度T1，且第一厚度T1介於1微米至10微米之間。較佳地，第一厚度T1介於2微米至6微米。也就是說，本實施例的化鍍鎳層120具有大於1微米的第一厚度T1，也就是化鍍鎳層120具有足夠的厚度達到完全覆蓋的效果，因此化鍍鎳層120相對於第一圖案化線路層113與第二圖案化線路層115而言可具有較佳且較完整的覆蓋率。
接著，請參考圖1C，對化鍍鎳層120進行一薄化程序，以使化鍍鎳層120由第一厚度T1減薄至一第二厚度T2，而形成一薄型化鍍鎳層120A，其中第二厚度T2介於0.01微米至0.9微米之間。較佳地，第二厚度T2介於0.08微米至0.2微米。此處，薄化程序例如為一蝕刻程序，意即透過蝕刻的方式使化鍍鎳層120薄化而形成薄型化鍍鎳層120A，如此一來，薄型化鍍鎳層120A的厚度在管控上相當簡單，可具有較佳的製程良率與較佳的製程品質。因此，相較於習知直接形成化鍍鎳層於接墊上而言，本實施例的薄型化鍍鎳層120A可達到極薄的厚度，仍具有較佳的均勻性與覆蓋率。
之後，請參考圖1D，形成一化鍍鈀層(Electroless plating palladium layer)130於薄型化鍍鎳層120A上且覆蓋薄型化鍍鎳層120A。此處，化鍍鈀層130完全包覆薄型化鍍鎳層120A且暴露出核心介電層111的部分上表面112與部分下表面114，其中化鍍鈀層130的厚度例如是介於0.03微米至0.2微米。由於本實施例是先形成具有大於1微米之第一厚度T1的化鍍鎳層120於第一圖 案化線路層113與第二圖案化線路層115上，之後，對具有第一厚度T1的化鍍鎳層120進行薄化程序，而形成具有小於1微米之第二厚度T2的薄型化鍍鎳層120A，薄型化鍍鎳層120A覆蓋完整，因此化鍍鈀層130亦可具有較佳且較完整的覆蓋率。
最後，請參考圖1E，形成一表面金屬保護層140於化鍍鈀層130上且覆蓋化鍍鈀層130。此處，表面金屬保護層140完全包覆化鍍鈀層130且暴露出核心介電層111的部分上表面112與部分下表面114，其中表面金屬保護層140例如是一化鍍金層(Electroless plating gold layer)或一化鍍銀層(Electroless plating silver layer)，比如可分別是一浸鍍金層(Immersion gold layer)或一浸鍍銀層(Immersion silver layer)，且表面金屬保護層140的厚度例如是介於0.03微米至0.2微米。至此，已完成線路基板100A的製作。
為了有效保護第一圖案化線路層113與第二圖案化線路層115，本實施例的線路基板的製作方法，亦可於形成表面金屬保護層140之後，選擇性地形成一防焊層150於核心介電層111的上表面112與下表面114上，而形成具有防焊層150的線路基板100B。如圖1F所示，線路基板100B的防焊層150的一頂表面152與表面金屬保護層140的一頂表面142之間具有一高度差H，且防焊層150於核心介電層111上的正投影不重疊於第一圖案化線路層113與第二圖案化線路層115於核心介電層111上的正投影，因而可定義出多個非焊罩定義型(Non-Solder Mask Defined， NSMD)接墊P1。
當然，本發明並不限定防焊層150與第一圖案化線路層113及第二圖案化線路層115之間的配置關係。於其他實施例中，請參考圖2，亦可於提供核心層110之後且於形成化鍍鎳層120之前，形成一防焊層150A於核心介電層111的上表面112與下表面114上，而形成具有防焊層150A的線路基板100C。如圖2所示，防焊層150A覆蓋部分第一圖案化線路層113與部分第二圖案化線路層115，而後於被防焊層150A所暴露出的第一圖案化線路層113與第二圖案化線路層115上依序形成薄型化鍍鎳層120A、化鍍鈀層130以及表面金屬保護層140，且覆蓋於被防焊層150A所暴露出的第一圖案化線路層113與第二圖案化線路層115上，即可定義出多個焊罩定義型(Solder Mask Defined，SMD)接墊P2。
圖3繪示為本發明的另一實施例的一種線路基板的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖3，本實施例的線路基板100D與圖2的線路基板100C相似，差異之處在於：本實施例的線路基板100D的製作方法更包括：形成一第三圖案化線路層119於核心介電層111的上表面112；以及形成一有機保焊劑層160於第三圖案化線路層119上且覆蓋第三圖案化線路層119。此處，例如第三圖案化線路層119可與第一圖案化線路層113同時形成，第三圖案化線 路層119可暫時性地被保護，而形成化鍍鎳層120與表面金屬保護層140之後，去除第三圖案化線路層119的保護，再於第三圖案化線路層119上形成有機保焊劑層160，於此並不加以限制。此外，如圖3所示，雖然導電通孔117是繪示為電性連接第一圖案化線路層113與第二圖案化線路層115，但於其他未繪示的實施例中，亦可以是選擇性地導電通孔117電性連接第三圖案化線路層119與第二圖案化線路層115，此仍屬於本發明所欲保護的範圍。
圖4繪示為本發明的另一實施例的一種線路基板的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖4，本實施例的線路基板100E與圖1F的線路基板100B相似，差異之處在於：本實施例的線路基板100E的製作方法更包括：形成一第三圖案化線路層119於核心介電層111的上表面112；以及形成一有機保焊劑層160A於第三圖案化線路層119上且覆蓋第三圖案化線路層119。此處，第三圖案化線路層119可與第一圖案化線路層113同時形成，而有機保焊劑層160A可於形成化鍍鎳層120與表面金屬保護層140之後形成，於此並不加以限制。此外，如圖4所示，雖然導電通孔117是繪示為電性連接第一圖案化線路層113與第二圖案化線路層115，但於其他未繪示的實施例中，亦可以是選擇性地導電通孔117電性連接第三圖案化線路層119與第二圖案化線路層115，此仍屬於本發 明所欲保護的範圍。
綜上所述，由於本發明的線路板的製作方法，是先形成具有大於1微米之第一厚度的化鍍鎳層於核心層的第一圖案化線路層與第二圖案化線路層上，以使化鍍鎳層對第一圖案化線路層及第二圖案化線路層具有較佳的覆蓋率。之後，對具有第一厚度的化鍍鎳層進行薄化程序，而形成具有小於0.9微米之第二厚度的薄型化鍍鎳層。相較於習知於銅接墊上直接形成化鍍鎳層而言，本發明的線路板的製作方法所形成的薄型化鍍鎳層，可形成厚度極薄的薄型化鍍鎳層，且具有較佳的均勻性與覆蓋率，由於薄型化鍍鎳層的厚度極薄，可減少對高頻微波訊號的干擾。另外，相對於第一圖案化線路層及第二圖案化線路層，或者是，對於後續形成於其上的化鍍鈀層而言，薄型化鍍鎳層可具有較佳的均勻性與覆蓋率且其厚度控管較簡單。因此，本發明的線路基板的製作方法所形成的線路基板應用於高頻微波通訊時其訊號可以維持完整，可提供高品質的訊號傳遞效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
111‧‧‧核心介電層
112‧‧‧上表面
113‧‧‧第一圖案化線路層
114‧‧‧下表面
115‧‧‧第二圖案化線路層
117‧‧‧導電通孔
120A‧‧‧薄型化鍍鎳層
T2‧‧‧第二厚度

Claims (13)

  1. 一種線路基板的製作方法，包括：提供一核心層，該核心層包括一核心介電層、一第一圖案化線路層以及一第二圖案化線路層，其中該核心介電層具有彼此相對的一上表面與一下表面，而該第一圖案化線路層配置於該核心介電層的該上表面上，且該第二圖案化線路層配置於該核心介電層的該下表面上；形成一化鍍鎳層於該第一圖案化線路層與該第二圖案化線路層上，且覆蓋該第一圖案化線路層與該第二圖案化線路層，其中該化鍍鎳層具有一第一厚度，且該第一厚度介於1微米至10微米之間；對該化鍍鎳層進行一薄化程序，以使該化鍍鎳層由該第一厚度減薄至一第二厚度，而形成一薄型化鍍鎳層，其中該第二厚度介於0.01微米至0.9微米之間；形成一化鍍鈀層於該薄型化鍍鎳層上且覆蓋該薄型化鍍鎳層；以及形成一表面金屬保護層於該化鍍鈀層上且覆蓋該化鍍鈀層。
  2. 如申請專利範圍第1項所述的線路基板的製作方法，其中該第一厚度介於2微米至6微米。
  3. 如申請專利範圍第1項所述的線路基板的製作方法，其中該第二厚度介於0.08微米至0.2微米。
  4. 如申請專利範圍第1項所述的線路基板的製作方法，其中該表面金屬保護層包括一化鍍金層或一化鍍銀層。
  5. 如申請專利範圍第1項所述的線路基板的製作方法，更包括：於提供該核心層之後且於形成該化鍍鎳層之前，或者是形成該表面金屬保護層之後，形成一防焊層於該核心介電層的該上表面與該下表面上。
  6. 如申請專利範圍第1項所述的線路基板的製作方法，更包括：形成一第三圖案化線路層於該核心介電層的該上表面；以及形成一有機保焊劑層於該第三圖案化線路層上且覆蓋該第三圖案化線路層。
  7. 如申請專利範圍第1項所述的線路基板的製作方法，其中該化鍍鎳層為一含磷化鍍鎳層。
  8. 如申請專利範圍第1項所述的線路基板的製作方法，其中該薄化程序為一蝕刻程序。
  9. 如申請專利範圍第1項所述的線路基板的製作方法，其中該化鍍鈀層的厚度介於0.03微米至0.2微米。
  10. 如申請專利範圍第1項所述的線路基板的製作方法，其中該表面金屬保護層的厚度介於0.03微米至0.2微米。
  11. 如申請專利範圍第1項所述的線路基板的製作方法，其中該核心層更包括至少一導電通孔，貫穿該核心介電層且電性連接該第一圖案化線路層至該第二圖案化線路層。
  12. 一種線路基板，包括：一核心層，包括一核心介電層、一第一圖案化線路層以及一第二圖案化線路層，其中該核心介電層具有彼此相對的一上表面與一下表面，而該第一圖案化線路層配置於該核心介電層的該上表面上，且該第二圖案化線路層配置於該核心介電層的該下表面上；一薄型化鍍鎳層，配置於該第一圖案化線路層與該第二圖案化線路層上，且覆蓋該第一圖案化線路層與該第二圖案化線路層，其中該薄型化鍍鎳層具有一厚度，且該厚度介於0.01微米至0.9微米之間；一化鍍鈀層，於該薄型化鍍鎳層上且覆蓋該薄型化鍍鎳層；以及一表面金屬保護層，於該化鍍鈀層上且覆蓋該化鍍鈀層。
  13. 如申請專利範圍第12項所述的線路基板，更包括：一第三圖案化線路層，配置於該核心介電層的該上表面；以及一有機保焊劑層，配置於該第三圖案化線路層上且覆蓋該第三圖案化線路層。
TW105114094A 2016-05-06 2016-05-06 線路基板及其製作方法 TWI576033B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105114094A TWI576033B (zh) 2016-05-06 2016-05-06 線路基板及其製作方法
US15/176,130 US20170325330A1 (en) 2016-05-06 2016-06-07 Manufacturing method of circuit substrate
CN201610450440.6A CN107347231B (zh) 2016-05-06 2016-06-20 线路基板的制作方法
JP2016172367A JP6574153B2 (ja) 2016-05-06 2016-09-05 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105114094A TWI576033B (zh) 2016-05-06 2016-05-06 線路基板及其製作方法

Publications (2)

Publication Number Publication Date
TWI576033B true TWI576033B (zh) 2017-03-21
TW201740777A TW201740777A (zh) 2017-11-16

Family

ID=58766145

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114094A TWI576033B (zh) 2016-05-06 2016-05-06 線路基板及其製作方法

Country Status (4)

Country Link
US (1) US20170325330A1 (zh)
JP (1) JP6574153B2 (zh)
CN (1) CN107347231B (zh)
TW (1) TWI576033B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
US20220199503A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Novel lga architecture for improving reliability performance of metal defined pads

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200426990A (en) * 2003-05-27 2004-12-01 Megic Corp High performance system-on-chip passive device using post passivation process
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
TW200735315A (en) * 2006-03-07 2007-09-16 Phoenix Prec Technology Corp Package substrate and the manufacturing method making the same
TW201004526A (en) * 2008-07-02 2010-01-16 Subtron Technology Co Ltd Fabricating process for circuit board
US20120164854A1 (en) * 2010-12-24 2012-06-28 Unimicron Technology Corporation Packaging substrate and method of fabricating the same
TW201404264A (zh) * 2012-07-02 2014-01-16 Subtron Technology Co Ltd 基板結構的製作方法
US20150195917A1 (en) * 2014-01-03 2015-07-09 Subtron Technology Co., Ltd. Core substrate and method for fabricating circuit board

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297524A (ja) * 1994-04-21 1995-11-10 Ibiden Co Ltd Ｉｃカード用プリント配線板
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections
JPH11251353A (ja) * 1998-03-03 1999-09-17 Canon Inc 半導体装置およびその製造方法
JP2004039771A (ja) * 2002-07-02 2004-02-05 Nitto Denko Corp 配線回路基板の製造方法
CN101005733A (zh) * 2006-12-29 2007-07-25 上海芯光科技有限公司 薄型半导体照明平面集成光源模块的制造方法
JP2009031951A (ja) * 2007-07-25 2009-02-12 Sony Corp 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
CN101426345B (zh) * 2007-10-29 2010-06-09 欣兴电子股份有限公司 电路板的制造方法及其结构
JP2010232590A (ja) * 2009-03-30 2010-10-14 Sanyo Electric Co Ltd 回路基板の製造方法
WO2011156511A2 (en) * 2010-06-08 2011-12-15 Smith & Nephew, Inc. Implant components and methods
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
US8889995B2 (en) * 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US8803295B2 (en) * 2011-05-04 2014-08-12 Subtron Technology Co., Ltd. Circuit structure and manufacturing method thereof
KR101310256B1 (ko) * 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR101897013B1 (ko) * 2011-12-08 2018-10-29 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP6201622B2 (ja) * 2013-10-21 2017-09-27 日立化成株式会社 接続端子及びそれを用いた半導体チップ搭載用基板
JP2016039302A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板とその製造方法および半導体パッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
TW200426990A (en) * 2003-05-27 2004-12-01 Megic Corp High performance system-on-chip passive device using post passivation process
TW200735315A (en) * 2006-03-07 2007-09-16 Phoenix Prec Technology Corp Package substrate and the manufacturing method making the same
TW201004526A (en) * 2008-07-02 2010-01-16 Subtron Technology Co Ltd Fabricating process for circuit board
US20120164854A1 (en) * 2010-12-24 2012-06-28 Unimicron Technology Corporation Packaging substrate and method of fabricating the same
TW201404264A (zh) * 2012-07-02 2014-01-16 Subtron Technology Co Ltd 基板結構的製作方法
CN103531485A (zh) * 2012-07-02 2014-01-22 旭德科技股份有限公司 基板结构的制作方法
US20150195917A1 (en) * 2014-01-03 2015-07-09 Subtron Technology Co., Ltd. Core substrate and method for fabricating circuit board

Also Published As

Publication number Publication date
CN107347231B (zh) 2019-11-15
JP2017201677A (ja) 2017-11-09
CN107347231A (zh) 2017-11-14
TW201740777A (zh) 2017-11-16
JP6574153B2 (ja) 2019-09-11
US20170325330A1 (en) 2017-11-09

Similar Documents

Publication Publication Date Title
JP2010267948A (ja) コアレス・パッケージ基板およびその製造方法
TWI557855B (zh) 封裝載板及其製作方法
US20050196898A1 (en) Process of plating through hole
CN104576596B (zh) 半导体基板及其制造方法
TWI615071B (zh) 封裝基板之線路製作方法及利用該方法製作之封裝基板
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
US20130025926A1 (en) Circuit substrate
TWI397358B (zh) 打線基板及其製作方法
US8110752B2 (en) Wiring substrate and method for manufacturing the same
TWI576033B (zh) 線路基板及其製作方法
TWI532424B (zh) 蓋板結構及其製作方法
TW201618622A (zh) 電路板及其製作方法
US8510940B2 (en) Method of fabricating a multi-trace via substrate
US20070186413A1 (en) Circuit board structure and method for fabricating the same
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
TWI436713B (zh) 線路基板、線路基板製程
US8686568B2 (en) Semiconductor package substrates having layered circuit segments, and related methods
TWI611743B (zh) 圖案化線路結構及其製作方法
TWI691243B (zh) 印刷電路板的製造方法
TW201742213A (zh) 電路板及其製作方法
JP5890978B2 (ja) 配線基板の製造方法
TWI657552B (zh) 晶片封裝以及複合型系統板
TWI577248B (zh) 線路載板及其製作方法
US8720053B2 (en) Process of fabricating a circuit board
TW201138581A (en) Circuit board structure and fabrication method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees