CN107347231A - 线路基板的制作方法 - Google Patents
线路基板的制作方法 Download PDFInfo
- Publication number
- CN107347231A CN107347231A CN201610450440.6A CN201610450440A CN107347231A CN 107347231 A CN107347231 A CN 107347231A CN 201610450440 A CN201610450440 A CN 201610450440A CN 107347231 A CN107347231 A CN 107347231A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned line
- line layer
- nickel coating
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract description 212
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 168
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 84
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 27
- 238000007747 plating Methods 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000012792 core layer Substances 0.000 claims abstract description 16
- 239000011248 coating agent Substances 0.000 claims description 79
- 238000000576 coating method Methods 0.000 claims description 79
- 238000002360 preparation method Methods 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 19
- 238000003466 welding Methods 0.000 claims description 14
- 239000003755 preservative agent Substances 0.000 claims description 9
- 230000002335 preservative effect Effects 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 240000007594 Oryza sativa Species 0.000 claims description 2
- 235000007164 Oryza sativa Nutrition 0.000 claims description 2
- 235000009566 rice Nutrition 0.000 claims description 2
- 238000007772 electroless plating Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Chemically Coating (AREA)
Abstract
本发明公开一种线路基板的制作方法，包括下列步骤。提供具有核心介电层、第一图案化线路层以及第二图案化线路层的核心层。形成化镀镍层于第一图案化线路层与第二图案化线路层上。化镀镍层具有第一厚度，且第一厚度介于1微米至10微米之间。对化镀镍层进行薄化程序，以使化镀镍层由第一厚度减薄至第二厚度，而形成薄型化镀镍层。第二厚度介于0.01微米至0.9微米之间。形成化镀钯层于薄型化镀镍层上。形成表面金属保护层于化镀钯层上。
Description
技术领域
本发明涉及一种线路基板，且特别是涉及一种线路基板的制作方法。
背景技术
在现今的线路基板的制作方法中，在形成接垫之后，通常会于接垫上依序形成化镀镍层、化镀钯层以及化镀金层，而定义出具有化镀镍钯金的表面镀层，以有效保护接垫。为了让线路基板能应用于高频微波通信，化镀镍层的厚度必须要小于1微米，减少对高频微波信号的干扰。然而，较薄的化镀镍层相较于一般厚度(厚度大于1微米)的化镀镍层而言，目前是直接形成化镀镍层于接垫上，其厚度不容易小于1微米，制作工艺控管上较为困难，易有品质不佳、厚度不均以及覆盖率不佳的问题产生。此外，因为化镀镍层的厚度很薄，所以后续形成于化镀镍层上的化镀钯层，其覆盖率不佳，因而导致应用于高频微波通信时信号难以维持完整性。
发明内容
本发明提供一种线路基板的制作方法，其可形成薄型化镀镍层，容易且有效地控制薄型化镀镍层的厚度及品质，以符合高频微波通信的需求。
本发明的线路基板的制作方法，其包含以下制作步骤。提供核心层。核心层包括核心介电层、第一图案化线路层以及第二图案化线路层。核心介电层具有彼此相对的上表面与下表面，而第一图案化线路层配置于核心介电层的上表面上，且第二图案化线路层配置于核心介电层的下表面上。形成化镀镍层于第一图案化线路层与第二图案化线路层上，且覆盖第一图案化线路层与第二图案化线路层。化镀镍层具有第一厚度，且第一厚度介于1微米至10微米之间。对化镀镍层进行薄化程序，以使化镀镍层由第一厚度减薄至第二厚度，而形成薄型化镀镍层。第二厚度介于0.01微米至0.9微米之间。形成化镀钯层于薄型化镀镍层上且覆盖薄型化镀镍层。形成表面金属保护层于化镀钯层上且覆盖化镀钯层。
在本发明的一实施例中，上述的第一厚度介于2微米至6微米。
在本发明的一实施例中，上述的第二厚度介于0.08微米至0.2微米。
在本发明的一实施例中，上述的表面金属保护层包括化镀金层或化镀银层。
在本发明的一实施例中，上述的线路基板的制作方法还包括：于提供核心层之后且于形成化镀镍层之前，或者是，形成表面金属保护层之后，形成防焊层于核心介电层的上表面与下表面上。
在本发明的一实施例中，上述的线路基板的制作方法，还包括：形成第三图案化线路层于核心介电层的上表面；以及形成有机保焊剂层(organic solderabilitypreservative layer,OSP layer)于第三图案化线路层上且覆盖第三图案化线路层。
在本发明的一实施例中，上述的化镀镍层为含磷化镀镍层。
在本发明的一实施例中，上述的薄化程序为蚀刻程序。
在本发明的一实施例中，上述的化镀钯层的厚度介于0.03微米至0.2微米。
在本发明的一实施例中，上述的表面金属保护层的厚度介于0.03微米至0.2微米。
在本发明的一实施例中，上述的核心层还包括至少一导电通孔，贯穿核心介电层且电连接第一图案化线路层至第二图案化线路层。
基于上述，由于本发明的线路板的制作方法，是先形成具有大于1微米的第一厚度的化镀镍层于核心层的第一图案化线路层与第二图案化线路层上，以使化镀镍层对第一图案化线路层及第二图案化线路层具有较佳且完整的覆盖率。之后，对具有第一厚度的化镀镍层进行薄化程序，而形成具有小于1微米的第二厚度的薄型化镀镍层。相较于现有于铜接垫上直接形成化镀镍层而言，本发明的线路板的制作方法所形成的薄型化镀镍层，其相对于第一图案化线路层及第二图案化线路层，或者是，对于后续形成于其上的化镀钯层而言，可具有较佳的覆盖率且其厚度控管较简单。因此，本发明的线路基板的制作方法所形成的线路基板应用于高频微波通信时其信号可以维持完整，可提供高品质的信号传递效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1F为本发明的一实施例的一种线路基板的制作方法的剖面示意图；
图2为本发明的另一实施例的一种线路基板的剖面示意图；
图3为本发明的另一实施例的一种线路基板的剖面示意图；
图4为本发明的另一实施例的一种线路基板的剖面示意图。
符号说明
100A、100B、100C、100D、100E：线路基板
110：核心层
111：核心介电层
112：上表面
113：第一图案化线路层
114：下表面
115：第二图案化线路层
117：导电通孔
119：第三图案化线路层
120：化镀镍层
120A：薄型化镀镍层
130：化镀钯层
140：表面金属保护层
142：顶表面
150、150A：防焊层
152：顶表面
160、160A：有机保焊剂层
H：高度差
P1、P2：接垫
T1：第一厚度
T2：第二厚度
具体实施方式
图1A至图1F绘示为本发明的一实施例的一种线路基板的制作方法的剖面示意图。关于本实施例的线路基板的制作方法，首先，请先参考图1A，提供核心层110。详细来说，核心层110包括核心介电层111、第一图案化线路层113以及第二图案化线路层115。核心介电层111具有彼此相对的上表面112与下表面114，而第一图案化线路层113配置于核心介电层111的上表面112上，且第二图案化线路层115配置于核心介电层111的下表面114上。此外，本实施例的核心层110可选择性地还包括至少一导电通孔117，贯穿核心介电层111且连接第一图案化线路层113与第二图案化线路层115。此处，第一图案化线路层113与第二图案化线路层115例如可分别具有接垫，且第一图案化线路层113与第二图案化线路层115的材质例如是铜，但并不以此为限。
接着，请参考图1B，形成化镀镍层(Electroless plating nickel layer)120于第一图案化线路层113与第二图案化线路层115上，且覆盖第一图案化线路层113与第二图案化线路层115。此处，如图1B所示，化镀镍层120是完全包覆第一图案化线路层113与第二图案化线路层115，且暴露核心介电层111的部分上表面112与部分下表面114，其中化镀镍层120例如为含磷化镀镍层。特别是，化镀镍层120具有第一厚度T1，且第一厚度T1介于1微米至10微米之间。较佳地，第一厚度T1介于2微米至6微米。也就是说，本实施例的化镀镍层120具有大于1微米的第一厚度T1，也就是化镀镍层120具有足够的厚度达到完全覆盖的效果，因此化镀镍层120相对于第一图案化线路层113与第二图案化线路层115而言可具有较佳且较完整的覆盖率。
接着，请参考图1C，对化镀镍层120进行薄化程序，以使化镀镍层120由第一厚度T1减薄至第二厚度T2，而形成薄型化镀镍层120A，其中第二厚度T2介于0.01微米至0.9微米之间。较佳地，第二厚度T2介于0.08微米至0.2微米。此处，薄化程序例如为蚀刻程序，意即通过蚀刻的方式使化镀镍层120薄化而形成薄型化镀镍层120A，如此一来，薄型化镀镍层120A的厚度在管控上相当简单，可具有较佳的制作工艺良率与较佳的制作工艺品质。因此，相较于现有直接形成化镀镍层于接垫上而言，本实施例的薄型化镀镍层120A可达到极薄的厚度，仍具有较佳的均匀性与覆盖率。
之后，请参考图1D，形成化镀钯层(Electroless plating palladium layer)130于薄型化镀镍层120A上且覆盖薄型化镀镍层120A。此处，化镀钯层130完全包覆薄型化镀镍层120A且暴露出核心介电层111的部分上表面112与部分下表面114，其中化镀钯层130的厚度例如是介于0.03微米至0.2微米。由于本实施例是先形成具有大于1微米的第一厚度T1的化镀镍层120于第一图案化线路层113与第二图案化线路层115上，之后，对具有第一厚度T1的化镀镍层120进行薄化程序，而形成具有小于1微米的第二厚度T2的薄型化镀镍层120A，薄型化镀镍层120A覆盖完整，因此化镀钯层130也可具有较佳且较完整的覆盖率。
最后，请参考图1E，形成表面金属保护层140于化镀钯层130上且覆盖化镀钯层130。此处，表面金属保护层140完全包覆化镀钯层130且暴露出核心介电层111的部分上表面112与部分下表面114，其中表面金属保护层140例如是化镀金层(Electroless platinggold layer)或化镀银层(Electroless plating silver layer)，比如可分别是浸镀金层(Immersion gold layer)或浸镀银层(Immersion silver layer)，且表面金属保护层140的厚度例如是介于0.03微米至0.2微米。至此，已完成线路基板100A的制作。
为了有效保护第一图案化线路层113与第二图案化线路层115，本实施例的线路基板的制作方法，也可于形成表面金属保护层140之后，选择性地形成防焊层150于核心介电层111的上表面112与下表面114上，而形成具有防焊层150的线路基板100B。如图1F所示，线路基板100B的防焊层150的顶表面152与表面金属保护层140的顶表面142之间具有高度差H，且防焊层150于核心介电层111上的正投影不重叠于第一图案化线路层113与第二图案化线路层115于核心介电层111上的正投影，因而可定义出多个非焊罩定义型(Non-SolderMask Defined，NSMD)接垫P1。
当然，本发明并不限定防焊层150与第一图案化线路层113及第二图案化线路层115之间的配置关系。于其他实施例中，请参考图2，也可于提供核心层110之后且于形成化镀镍层120之前，形成防焊层150A于核心介电层111的上表面112与下表面114上，而形成具有防焊层150A的线路基板100C。如图2所示，防焊层150A覆盖部分第一图案化线路层113与部分第二图案化线路层115，而后于被防焊层150A所暴露出的第一图案化线路层113与第二图案化线路层115上依序形成薄型化镀镍层120A、化镀钯层130以及表面金属保护层140，且覆盖于被防焊层150A所暴露出的第一图案化线路层113与第二图案化线路层115上，即可定义出多个焊罩定义型(Solder Mask Defined，SMD)接垫P2。
图3绘示为本发明的另一实施例的一种线路基板的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请参考图3，本实施例的线路基板100D与图2的线路基板100C相似，差异之处在于：本实施例的线路基板100D的制作方法还包括：形成第三图案化线路层119于核心介电层111的上表面112；以及形成有机保焊剂层160于第三图案化线路层119上且覆盖第三图案化线路层119。此处，例如第三图案化线路层119可与第一图案化线路层113同时形成，第三图案化线路层119可暂时性地被保护，而形成化镀镍层120与表面金属保护层140之后，去除第三图案化线路层119的保护，再于第三图案化线路层119上形成有机保焊剂层160，于此并不加以限制。此外，如图3所示，虽然导电通孔117是绘示为电连接第一图案化线路层113与第二图案化线路层115，但于其他未绘示的实施例中，也可以是选择性地导电通孔117电连接第三图案化线路层119与第二图案化线路层115，此仍属于本发明所欲保护的范围。
图4绘示为本发明的另一实施例的一种线路基板的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请参考图4，本实施例的线路基板100E与图1F的线路基板100B相似，差异之处在于：本实施例的线路基板100E的制作方法还包括：形成第三图案化线路层119于核心介电层111的上表面112；以及形成有机保焊剂层160A于第三图案化线路层119上且覆盖第三图案化线路层119。此处，第三图案化线路层119可与第一图案化线路层113同时形成，而有机保焊剂层160A可于形成化镀镍层120与表面金属保护层140之后形成，于此并不加以限制。此外，如图4所示，虽然导电通孔117是绘示为电连接第一图案化线路层113与第二图案化线路层115，但于其他未绘示的实施例中，也可以是选择性地导电通孔117电连接第三图案化线路层119与第二图案化线路层115，此仍属于本发明所欲保护的范围。
综上所述，由于本发明的线路板的制作方法，是先形成具有大于1微米的第一厚度的化镀镍层于核心层的第一图案化线路层与第二图案化线路层上，以使化镀镍层对第一图案化线路层及第二图案化线路层具有较佳的覆盖率。之后，对具有第一厚度的化镀镍层进行薄化程序，而形成具有小于0.9微米的第二厚度的薄型化镀镍层。相较于现有于铜接垫上直接形成化镀镍层而言，本发明的线路板的制作方法所形成的薄型化镀镍层，可形成厚度极薄的薄型化镀镍层，且具有较佳的均匀性与覆盖率，由于薄型化镀镍层的厚度极薄，可减少对高频微波信号的干扰。另外，相对于第一图案化线路层及第二图案化线路层，或者是，对于后续形成于其上的化镀钯层而言，薄型化镀镍层可具有较佳的均匀性与覆盖率且其厚度控管较简单。因此，本发明的线路基板的制作方法所形成的线路基板应用于高频微波通讯时其信号可以维持完整，可提供高品质的信号传递效果。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (13)
1.一种线路基板的制作方法，包括：
提供核心层，该核心层包括核心介电层、第一图案化线路层以及第二图案化线路层，其中该核心介电层具有彼此相对的上表面与下表面，而该第一图案化线路层配置于该核心介电层的该上表面上，且该第二图案化线路层配置于该核心介电层的该下表面上；
形成化镀镍层于该第一图案化线路层与该第二图案化线路层上，且覆盖该第一图案化线路层与该第二图案化线路层，其中该化镀镍层具有第一厚度，且该第一厚度介于1微米至10微米之间；
对该化镀镍层进行薄化程序，以使该化镀镍层由该第一厚度减薄至第二厚度，而形成薄型化镀镍层，其中该第二厚度介于0.01微米至0.9微米之间；
形成化镀钯层于该薄型化镀镍层上且覆盖该薄型化镀镍层；以及
形成表面金属保护层于该化镀钯层上且覆盖该化镀钯层。
2.如权利要求1所述的线路基板的制作方法，其中该第一厚度介于2微米至6微米。
3.如权利要求1所述的线路基板的制作方法，其中该第二厚度介于0.08微米至0.2微米。
4.如权利要求1所述的线路基板的制作方法，其中该表面金属保护层包括化镀金层或化镀银层。
5.如权利要求1所述的线路基板的制作方法，还包括：
于提供该核心层之后且于形成该化镀镍层之前，或者是形成该表面金属保护层之后，形成防焊层于该核心介电层的该上表面与该下表面上。
6.如权利要求1所述的线路基板的制作方法，还包括：
形成第三图案化线路层于该核心介电层的该上表面；以及
形成有机保焊剂层于该第三图案化线路层上且覆盖该第三图案化线路层。
7.如权利要求1所述的线路基板的制作方法，其中该化镀镍层为含磷化镀镍层。
8.如权利要求1所述的线路基板的制作方法，其中该薄化程序为蚀刻程序。
9.如权利要求1所述的线路基板的制作方法，其中该化镀钯层的厚度介于0.03微米至0.2微米。
10.如权利要求1所述的线路基板的制作方法，其中该表面金属保护层的厚度介于0.03微米至0.2微米。
11.如权利要求1所述的线路基板的制作方法，其中该核心层还包括至少一导电通孔，贯穿该核心介电层且电连接该第一图案化线路层至该第二图案化线路层。
12.一种线路基板，包括：
核心层，包括核心介电层、第一图案化线路层以及第二图案化线路层，其中该核心介电层具有彼此相对的上表面与下表面，而该第一图案化线路层配置于该核心介电层的该上表面上，且该第二图案化线路层配置于该核心介电层的该下表面上；
薄型化镀镍层，配置于该第一图案化线路层与该第二图案化线路层上，且覆盖该第一图案化线路层与该第二图案化线路层，其中该化镀镍层具有厚度，且该厚度介于0.01微米至0.9微米之间；
化镀钯层，于该薄型化镀镍层上且覆盖该薄型化镀镍层；以及
表面金属保护层，于该化镀钯层上且覆盖该化镀钯层。
13.如权利要求12所述的线路基板，还包括：
第三图案化线路层，配置于该核心介电层的该上表面；以及
有机保焊剂层，配置于该第三图案化线路层上且覆盖该第三图案化线路层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105114094 | 2016-05-06 | ||
| TW105114094A TWI576033B (zh) | 2016-05-06 | 2016-05-06 | 線路基板及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107347231A true CN107347231A (zh) | 2017-11-14 |
| CN107347231B CN107347231B (zh) | 2019-11-15 |
Family
ID=58766145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610450440.6A Expired - Fee Related CN107347231B (zh) | 2016-05-06 | 2016-06-20 | 线路基板的制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20170325330A1 (zh) |
| JP (1) | JP6574153B2 (zh) |
| CN (1) | CN107347231B (zh) |
| TW (1) | TWI576033B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017199712A1 (ja) * | 2016-05-16 | 2017-11-23 | 株式会社村田製作所 | セラミック電子部品 |
| US20220199503A1 (en) * | 2020-12-21 | 2022-06-23 | Intel Corporation | Novel lga architecture for improving reliability performance of metal defined pads |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039771A (ja) * | 2002-07-02 | 2004-02-05 | Nitto Denko Corp | 配線回路基板の製造方法 |
| CN101005733A (zh) * | 2006-12-29 | 2007-07-25 | 上海芯光科技有限公司 | 薄型半导体照明平面集成光源模块的制造方法 |
| CN101426345A (zh) * | 2007-10-29 | 2009-05-06 | 欣兴电子股份有限公司 | 电路板的制造方法及其结构 |
| JP2010232590A (ja) * | 2009-03-30 | 2010-10-14 | Sanyo Electric Co Ltd | 回路基板の製造方法 |
| US20130003332A1 (en) * | 2011-06-28 | 2013-01-03 | Samsung Electro-Mechanics Co., Ltd. | Electroless surface treatment plated layers of printed circuit board and method for preparing the same |
| CN103531485A (zh) * | 2012-07-02 | 2014-01-22 | 旭德科技股份有限公司 | 基板结构的制作方法 |
| JP2015082534A (ja) * | 2013-10-21 | 2015-04-27 | 日立化成株式会社 | 接続端子及びそれを用いた半導体チップ搭載用基板 |
| US20160044783A1 (en) * | 2014-08-08 | 2016-02-11 | Ibiden Co., Ltd. | Printed wiring board, method for manufacturing the same and semiconductor package |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297524A (ja) * | 1994-04-21 | 1995-11-10 | Ibiden Co Ltd | Ｉｃカード用プリント配線板 |
| US5910644A (en) * | 1997-06-11 | 1999-06-08 | International Business Machines Corporation | Universal surface finish for DCA, SMT and pad on pad interconnections |
| JPH11251353A (ja) * | 1998-03-03 | 1999-09-17 | Canon Inc | 半導体装置およびその製造方法 |
| WO2004103039A1 (ja) * | 2003-05-19 | 2004-11-25 | Dai Nippon Printing Co., Ltd. | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 |
| TWI312181B (en) * | 2003-05-27 | 2009-07-11 | Megica Corporatio | High performance system-on-chip passive device using post passivation process |
| TWI301662B (en) * | 2006-03-07 | 2008-10-01 | Phoenix Prec Technology Corp | Package substrate and the manufacturing method making the same |
| JP2009031951A (ja) * | 2007-07-25 | 2009-02-12 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
| TWI377656B (en) * | 2007-09-19 | 2012-11-21 | Method for manufacturing packaging substrate | |
| TW201004526A (en) * | 2008-07-02 | 2010-01-16 | Subtron Technology Co Ltd | Fabricating process for circuit board |
| WO2011156509A2 (en) * | 2010-06-08 | 2011-12-15 | Smith & Nephew, Inc. | Implant components and methods |
| JP5502624B2 (ja) * | 2010-07-08 | 2014-05-28 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
| TW201227898A (en) * | 2010-12-24 | 2012-07-01 | Unimicron Technology Corp | Package substrate and fabrication method thereof |
| US8889995B2 (en) * | 2011-03-03 | 2014-11-18 | Skyworks Solutions, Inc. | Wire bond pad system and method |
| US8803295B2 (en) * | 2011-05-04 | 2014-08-12 | Subtron Technology Co., Ltd. | Circuit structure and manufacturing method thereof |
| KR101897013B1 (ko) * | 2011-12-08 | 2018-10-29 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| TWI499364B (zh) * | 2014-01-03 | 2015-09-01 | Subtron Technology Co Ltd | 核心基材與線路板的製作方法 |
-
2016
- 2016-05-06 TW TW105114094A patent/TWI576033B/zh not_active IP Right Cessation
- 2016-06-07 US US15/176,130 patent/US20170325330A1/en not_active Abandoned
- 2016-06-20 CN CN201610450440.6A patent/CN107347231B/zh not_active Expired - Fee Related
- 2016-09-05 JP JP2016172367A patent/JP6574153B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004039771A (ja) * | 2002-07-02 | 2004-02-05 | Nitto Denko Corp | 配線回路基板の製造方法 |
| CN101005733A (zh) * | 2006-12-29 | 2007-07-25 | 上海芯光科技有限公司 | 薄型半导体照明平面集成光源模块的制造方法 |
| CN101426345A (zh) * | 2007-10-29 | 2009-05-06 | 欣兴电子股份有限公司 | 电路板的制造方法及其结构 |
| JP2010232590A (ja) * | 2009-03-30 | 2010-10-14 | Sanyo Electric Co Ltd | 回路基板の製造方法 |
| US20130003332A1 (en) * | 2011-06-28 | 2013-01-03 | Samsung Electro-Mechanics Co., Ltd. | Electroless surface treatment plated layers of printed circuit board and method for preparing the same |
| CN103531485A (zh) * | 2012-07-02 | 2014-01-22 | 旭德科技股份有限公司 | 基板结构的制作方法 |
| JP2015082534A (ja) * | 2013-10-21 | 2015-04-27 | 日立化成株式会社 | 接続端子及びそれを用いた半導体チップ搭載用基板 |
| US20160044783A1 (en) * | 2014-08-08 | 2016-02-11 | Ibiden Co., Ltd. | Printed wiring board, method for manufacturing the same and semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170325330A1 (en) | 2017-11-09 |
| CN107347231B (zh) | 2019-11-15 |
| JP6574153B2 (ja) | 2019-09-11 |
| TWI576033B (zh) | 2017-03-21 |
| JP2017201677A (ja) | 2017-11-09 |
| TW201740777A (zh) | 2017-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
| US11723153B2 (en) | Printed circuit board and method of fabricating the same | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
| CN104219876A (zh) | 电路板及其制作方法 | |
| CN108323002B (zh) | 一种印制电路板及方法 | |
| CN107347231B (zh) | 线路基板的制作方法 | |
| US10154584B2 (en) | Method of producing a fine line 3D non-planar conforming circuit | |
| CN113630962B (zh) | 基于四面包金工艺的印制线路板制作方法及印制线路板 | |
| US8904631B2 (en) | Method of fabricating an interconnect device | |
| TWI581686B (zh) | 電路板及其制法 | |
| TW201618622A (zh) | 電路板及其製作方法 | |
| CN112449494A (zh) | 一种印制电路板的制作方法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| US20070257375A1 (en) | Increased interconnect density electronic package and method of fabrication | |
| TWI657552B (zh) | 晶片封裝以及複合型系統板 | |
| JP5890978B2 (ja) | 配線基板の製造方法 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| CN103582323A (zh) | 一种多层pcb板线路图形的制作方法 | |
| JP3278302B2 (ja) | 両面配線型フィルムキャリアの製造方法 | |
| CN101483971B (zh) | 线路板及其制作方法 | |
| JP7224940B2 (ja) | 印刷配線板の製造方法 | |
| CN111629513B (zh) | 同时具有贯孔及盲孔的多层电路板结构及其制法 | |
| CN104979733A (zh) | 连接器的制造方法 | |
| CN118042726A (zh) | 一种线路板加工制作方法及线路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20191115 Termination date: 20200620 |