CN103531485A - 基板结构的制作方法 - Google Patents

基板结构的制作方法 Download PDF

Info

Publication number
CN103531485A
CN103531485A CN201210352995.9A CN201210352995A CN103531485A CN 103531485 A CN103531485 A CN 103531485A CN 201210352995 A CN201210352995 A CN 201210352995A CN 103531485 A CN103531485 A CN 103531485A
Authority
CN
China
Prior art keywords
layer
patterned copper
copper layer
gold medal
board structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210352995.9A
Other languages
English (en)
Other versions
CN103531485B (zh
Inventor
陈庆盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Publication of CN103531485A publication Critical patent/CN103531485A/zh
Application granted granted Critical
Publication of CN103531485B publication Critical patent/CN103531485B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种基板结构的制作方法。该制作方法提供一基材。基材具有一核心层、一第一图案化铜层、一第二图案化铜层以及至少一导电通孔。第一图案化铜层与第二图案化铜层分别位于核心层的一第一表面与一第二表面上。导电通孔贯穿核心层且连接第一图案化铜层与第二图案化铜层。分别形成一第一防焊层与一第二防焊层于第一表面与第二表面上。第一防焊层与第二防焊层分别暴露出部分第一图案化铜层与部分第二图案化铜层。形成一第一金层于第一防焊层与第二防焊层所暴露出的第一图案化铜层与第二图案化铜层上。形成一镍层于第一金层上。形成一第二金层于镍层上。

Description

基板结构的制作方法
技术领域
本发明涉及一种基板结构的制作方法，且特别是涉及一种具有较佳制作工艺良率的基板结构的制作方法。
背景技术
体电路的封装是半导体后段制作工艺中相当重要一部分，其目的是使加工完成后的每一颗芯片受到保护，并且使芯片上的焊垫与印刷电路板（printed circuit board,PCB）达成电连接。印刷电路板及芯片承载（chipcarrier）基板上有许多焊点（solder joints），且这些焊点与印刷电路板或芯片承载基板的线路层的接触面，在焊接前需经表面处理（surface finish）或金属化（Metallization）。一般来说，可在线路层的焊垫上形成镍-钯（Ni/Pd）或镍-金（Ni/Au）的双金属层或镍-钯-金（Ni/Pd/Au）的三金属层等表面处理方式。
目前的线路层的焊垫的材质大都为铜，而形成镍层于焊垫上时是采用无电电镀法（Electroless Plating），或称为化学镀（chemical plating）。由于镍层含有硼或磷的成分，意即Ni-P或Ni-B，因此会影响到微波通讯信号的完整性，尤其是在高频率时其影响相当明显。再者，由于是采用化学镀的方式来形成镍层，即采用还原型的镀镍方式，因此容易产生电镀液不稳定及镀层覆盖不完全的问题产生，进而导致后续化学镀钯时发生跳镀（skip plating）的现象。此外，由于无电电镀的初始过程中会产生气体（如氢气），如果初始形成的镍层的厚度较薄，则容易产生空洞（void）或形成金属氧化物或带有杂质的硬度较大的非纯金属物质在其表面。因此，化学镀所形成的镍层的厚度通常需累积至一定的厚度以上，例如1.5微米以上，然而这样的镍层厚度易导致线路间隙较小的产品造成间距（space）不足的现象。
发明内容
本发明的目的在于提供一种基板结构的制作方法，其图案化铜层上依序形成有第一金层、镍层以及第二金层，除了可具有较佳的制作工艺良率外，也可维持微波通讯信号的完整性。
为达上述目的，本发明提出一种基板结构的制作方法，其包括以下步骤。提供一基材。基材具有一核心层、一第一图案化铜层、一第二图案化铜层以及至少一导电通孔。核心层具有彼此相对的一第一表面与一第二表面。第一图案化铜层与第二图案化铜层分别位于第一表面与第二表面上。导电通孔贯穿核心层且连接第一图案化铜层与第二图案化铜层。分别形成一第一防焊层与一第二防焊层于核心层的第一表面与第二表面上。第一防焊层与第二防焊层分别暴露出部分第一图案化铜层与部分第二图案化铜层。形成一第一金层于第一防焊层与第二防焊层所暴露出的第一图案化铜层与第二图案化铜层上。形成一镍层于第一金层上。形成一第二金层于镍层上。
在本发明的一实施例中，上述形成第一金属的方法包括浸镀(immersionplating)。
在本发明的一实施例中，上述第一金层的厚度介于0.02微米至0.05微米之间。
在本发明的一实施例中，上述形成镍层的方法包括还原反应。
在本发明的一实施例中，上述镍层的厚度介于0.1微米至5微米之间。
在本发明的一实施例中，上述形成第二金属的方法包括浸镀(immersionplating)。
在本发明的一实施例中，上述第二金层的厚度介于0.02微米至0.2微米之间。
在本发明的一实施例中，上述基材还具有至少一贯孔。贯孔贯穿第一图案化铜层、核心层以及第二图案化铜层，且第一金层覆盖贯孔的内壁。
基于上述，本发明的基板结构是于其图案化铜层上依序形成有第一金层、镍层以及第二金层。相比较于现有于基板结构的图案化铜层上依序形成镍层、钯层与金层而言，本发明的基板结构的制作方法可具有较佳的制作工艺良率外，也可维持微波通讯信号的完整性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1E为本发明的一实施例的一种基板结构的制作方法的剖面示意图。
主要元件符号说明
100：基板结构
110：基材
111：第一表面
112：核心层
113：第二表面
114：第一图案化铜层
116：第二图案化铜层
118：导电通孔
119：贯孔
120：第一防焊层
130：第二防焊层
140：第一金层
150：镍层
160：第二金层
具体实施方式
图1A至图1E为本发明的一实施例的一种基板结构的制作方法的剖面示意图。依照本实施例的基板结构的制作方法，首先，请参考图1A，提供一基材110。详细来说，基材110具有一核心层112、一第一图案化铜层114、一第二图案化铜层116以及至少一导电通孔118（图1A中仅示意地绘示一个）。核心层112具有彼此相对的一第一表面111与一第二表面113。第一图案化铜层114与第二图案化铜层116分别位于第一表面111与第二表面113上。导电通孔118贯穿核心层112且连接第一图案化铜层114与第二图案化铜层116。此外，本实施例的基材110还具有一至少一贯孔119（图1A中仅示意地绘示一个），其中贯孔119贯穿第一图案化铜层114、核心层223以及第二图案化铜层116。
接着，请参考图1B，分别形成一第一防焊层120与一第二防焊层130于核心层112的第一表面111与第二表面114上。于此，第一防焊层120与第二防焊层130分别暴露出部分第一图案化铜层114与部分第二图案化铜层116，其中第一防焊层120与第二防焊层130所暴露出的第一图案化铜层114与第二图案化铜层116可定义为多个接垫。
接着，请参考图1C，形成一第一金层140于第一防焊层120与第二防焊层130所暴露出的第一图案化铜层114与第二图案化铜层116上。其中，第一金层140完全包覆第一防焊层120与第二防焊层130所暴露出的第一图案化铜层114与第二图案化铜层116，且第一金层140覆盖贯孔119的内壁。于此，第一金层140为纯金层，且无含磷或硼的成分。本实施例形成第一金属140的方法例如是浸镀(immersion plating)，或称为置换镀（displacementplating），而第一金层140的厚度例如是介于0.02微米至0.05微米之间。
之后，请参考图1D，形成一镍层150于第一金层140上，其中镍层150完全包覆第一金层140。在本实施例中，形成镍层150的方法例如是还原反应，而镍层150的厚度例如是介于0.1微米至5微米之间。
最后，请参考图1E，形成一第二金层160于镍层150上，其中第二金层160完全包覆镍层150。于此，第二金层160为纯金层，且无含磷或硼的成分。本实施例形成第二金属160的方法例如是浸镀(immersion plating)，或称为置换镀（displacement plating），而第二金层160的厚度例如是介于0.02微米至0.2微米之间。至此，已完成基板结构100的制作。
由于本实施例是于第一防焊层120与第二防焊层130所暴露出的第一图案化铜层114与第二图案化铜层116上依序形成有第一金层140、镍层150以及第二金层160。相比较于现有于线路层的焊垫上依序形成镍层、钯层与金层而言，第一金层140为纯金层且无含磷或硼的成分，因此不会影响微波通讯信号的完整性，故可维持微波通讯信号的完整性。再者，由于本实施例是采用浸镀(immersion plating)，或称为置换镀（displacement plating），来形成第一金层140，其中浸镀(immersion plating)相比较于无电电镀法（Electroless Plating）较为稳定且镀层的覆盖完整性较佳，有利于后续镀层的形成，因此具有较佳的制作工艺良率。此外，第一金层140的厚度相对小于现有的镍层的厚度，因此可应用于线路间距较小的产品上。
综上所述，本发明的基板结构是于其图案化铜层上依序形成有第一金层、镍层以及第二金层。相较于现有于基板结构的图案化铜层上依序形成镍层、钯层与金层而言，本发明的基板结构的制作方法可具有较佳的制作工艺良率外，也可维持微波通讯信号的完整性。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (8)

1.一种基板结构的制作方法，包括：
提供一基材，该基材具有核心层、第一图案化铜层、第二图案化铜层以及至少一导电通孔，其中该核心层具有彼此相对的第一表面与第二表面，该第一图案化铜层与该第二图案化铜层分别位于该第一表面与该第二表面上，而该导电通孔贯穿该核心层且连接该第一图案化铜层与该第二图案化铜层；
分别形成一第一防焊层与一第二防焊层于该核心层的该第一表面与该第二表面上，其中该第一防焊层与该第二防焊层分别暴露出部分该第一图案化铜层与部分该第二图案化铜层；
形成一第一金层于该第一防焊层与该第二防焊层所暴露出的该第一图案化铜层与该第二图案化铜层上；
形成一镍层于该第一金层上；以及
形成一第二金层于该镍层上。
2.如权利要求1所述的基板结构的制作方法，其中形成该第一金属的方法包括浸镀。
3.如权利要求1所述的基板结构的制作方法，其中该第一金层的厚度介于0.02微米至0.05微米之间。
4.如权利要求1所述的基板结构的制作方法，其中形成该镍层的方法包括还原反应。
5.如权利要求1所述的基板结构的制作方法，其中该镍层的厚度介于0.1微米至5微米之间。
6.如权利要求1所述的基板结构的制作方法，其中形成该第二金属的方法包括浸镀。
7.如权利要求1所述的基板结构的制作方法，其中该第二金层的厚度介于0.02微米至0.2微米之间。
8.如权利要求1所述的基板结构的制作方法，其中该基材还具有至少一贯孔，该贯孔贯穿该第一图案化铜层、该核心层以及该第二图案化铜层，且该第一金层覆盖该贯孔的内壁。
CN201210352995.9A 2012-07-02 2012-09-20 基板结构的制作方法 Expired - Fee Related CN103531485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101123724 2012-07-02
TW101123724A TWI442852B (zh) 2012-07-02 2012-07-02 基板結構的製作方法

Publications (2)

Publication Number Publication Date
CN103531485A true CN103531485A (zh) 2014-01-22
CN103531485B CN103531485B (zh) 2016-12-21

Family

ID=49776658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210352995.9A Expired - Fee Related CN103531485B (zh) 2012-07-02 2012-09-20 基板结构的制作方法

Country Status (3)

Country Link
US (1) US8973258B2 (zh)
CN (1) CN103531485B (zh)
TW (1) TWI442852B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576033B (zh) * 2016-05-06 2017-03-21 旭德科技股份有限公司 線路基板及其製作方法
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS
WO2023000750A1 (zh) * 2021-07-20 2023-01-26 荣耀终端有限公司 一种电路板、电子设备以及电路板的生产方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558290B (zh) * 2015-08-24 2016-11-11 欣興電子股份有限公司 線路板的製造方法
US10080282B2 (en) * 2016-02-16 2018-09-18 Kabushiki Kaisha Toshiba Flexible printed circuit and electronic apparatus
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200910552A (en) * 2007-08-22 2009-03-01 Phoenix Prec Technology Corp Packaging substrate having conductive structure
CN101389184A (zh) * 2007-09-10 2009-03-18 英业达股份有限公司 印刷电路板的组合式贯孔结构
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
US6709980B2 (en) * 2002-05-24 2004-03-23 Micron Technology, Inc. Using stabilizers in electroless solutions to inhibit plating of fuses
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
JP4243279B2 (ja) * 2004-01-30 2009-03-25 積水化学工業株式会社 導電性微粒子及び異方性導電材料
TWI338942B (en) 2007-06-13 2011-03-11 Unimicron Technology Corp Substrate for semiconductor package and method for fabricating the same
TW201017839A (en) * 2008-10-24 2010-05-01 Advanced Semiconductor Eng Substrate for window ball grid array package and mehtod for making the same
TW201021183A (en) 2008-11-20 2010-06-01 Phoenix Prec Technology Corp Packaging substrate and method for manufacturing the same
TW201230897A (en) * 2011-01-14 2012-07-16 Askey Computer Corp Circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
TW200910552A (en) * 2007-08-22 2009-03-01 Phoenix Prec Technology Corp Packaging substrate having conductive structure
CN101389184A (zh) * 2007-09-10 2009-03-18 英业达股份有限公司 印刷电路板的组合式贯孔结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI576033B (zh) * 2016-05-06 2017-03-21 旭德科技股份有限公司 線路基板及其製作方法
CN107347231A (zh) * 2016-05-06 2017-11-14 旭德科技股份有限公司 线路基板的制作方法
CN107347231B (zh) * 2016-05-06 2019-11-15 旭德科技股份有限公司 线路基板的制作方法
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS
WO2023000750A1 (zh) * 2021-07-20 2023-01-26 荣耀终端有限公司 一种电路板、电子设备以及电路板的生产方法

Also Published As

Publication number Publication date
US8973258B2 (en) 2015-03-10
TW201404264A (zh) 2014-01-16
TWI442852B (zh) 2014-06-21
CN103531485B (zh) 2016-12-21
US20140000109A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
CN103531485A (zh) 基板结构的制作方法
CN102576693B (zh) 半导体芯片搭载用基板及其制造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
CN101690434B (zh) 元器件内置基板的制造方法
US9150002B2 (en) Electroless surface treatment plated layers of printed circuit board and method for preparing the same
CN101853789B (zh) 一种柔性封装载板焊盘金手指制作方法
KR20060048174A (ko) 극세선 패턴을 갖는 배선 기판의 제조 방법 및 배선 기판
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
CN103187314A (zh) 封装载板及其制作方法
JP2013207006A (ja) 貫通電極付き配線基板及びその製造方法
US20120186852A1 (en) Structure of electrolessly palladium and gold plated films and process for making the same, assembled structure of palladium and gold plated films bonded with copper or copper-palladium wire and assembling process therefore
CN101924038A (zh) 电子器件封装及制造方法
CN103515348A (zh) 布线基板
CN102244062B (zh) 半导体封装结构以及半导体封装工艺
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
CN103238204B (zh) 应用在无芯基板工艺中的电解金或金钯表面终饰
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
KR20140029241A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR20090034656A (ko) 기판 및 그 제조방법
JP5057139B2 (ja) 半導体装置用テープキャリアの製造方法
TWI859705B (zh) 多層佈線結構
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
KR20120031725A (ko) 인쇄회로기판 및 이의 제조 방법
JP2012069691A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161221

CF01 Termination of patent right due to non-payment of annual fee